CN101542992A - 具有嵌入式功率控制的一种可编程高速缆线 - Google Patents
具有嵌入式功率控制的一种可编程高速缆线 Download PDFInfo
- Publication number
- CN101542992A CN101542992A CNA2007800406367A CN200780040636A CN101542992A CN 101542992 A CN101542992 A CN 101542992A CN A2007800406367 A CNA2007800406367 A CN A2007800406367A CN 200780040636 A CN200780040636 A CN 200780040636A CN 101542992 A CN101542992 A CN 101542992A
- Authority
- CN
- China
- Prior art keywords
- circuit
- signal
- intensifier
- cable
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Dc Digital Transmission (AREA)
Abstract
一种承载高速编码数据的HDMI缆线,这些数据与一个时钟一起在数据通道上被差分地传输。在一个差分信号内的高频损耗和差分偏差可以由嵌入缆线中的模拟电路进行补偿。这些嵌入的电路在产生时通过观察所恢复的模拟信号的质量而调节到最优化的性能。这些嵌入的电路由该缆线内所承载的电源和从该高速信号本身所获得的电源两者的组合来供电。
Description
技术领域
本发明涉及承载电子设备之间的串行编码差分信号的高速缆线,并且具体地涉及多导体缆线互连的音频视频设备。
发明背景
电视信号的分配已经逐渐地变为数字化手段和数字编码形式的视频和音频信号为基础。与此同时,市场上已经出现了与更大和更高清晰度的显示器相配合的更高的分辨率(高清晰度电视)。为了满足这种高清晰度显示器和数字信号源(例如数字化通用磁盘(DVD)播放器和用于数字卫星以及视频信息的数字有线分配的接收器/解码器)之间的互连需求,已开发出一种数字接口标准,这种接口被称为高清晰度多媒体接口(HDMI)。HDMI的详细技术规范能够从网站“hdmi.org”上获得。目前可供使用的并且用于本申请的HDMI技术规范是日期为2006年6月22日的HDMI技术规范第1.3版,该技术规范通过引用结合在此。此HDMI标准能够用于通过承载多种数字信号和一个时钟信号的缆线将数字视频源连接到数字视频接收点。
例如可用于承载HDMI信号的高速差分信号缆线的固有特性和制造缺陷对该缆线所承载的高速信号具有不良的影响。
例如,任何缆线都具有一个有限的带宽并因此而具有一个低通滤波器的作用。缆线的带宽与它的长度有关,缆线越长,滤波效果就越强,并且它的带宽就越低。其结果是,通过缆线的高频信号被衰减,并且它们的边缘变得不太尖锐。这导致在缆线的接收器端上对接收数据的提高的误读风险,尤其是对于长缆线和高速数据。
图1A至1C示出了一条缆线的有限带宽对被传输的信号的影响。图1A示出了有待通过一条高速缆线传输的一个高速信号,图1B示出了在该缆线的接收器端接收的一个畸变的带宽受限的信号(在均衡化之前),并且图1C示出了均衡化之后在接收器端的接收到的信号。从图1B可以看出,这些信号边缘被变缓并且短脉冲被变窄,未达到完全的传输幅值。
差分信号缆线通常用于承载处于差分形式的高速数字信号,即在缆线的两股上传输的相反极性的脉冲。在这类缆线上承载的差分信号可以被扭曲,即两个信号分量(正极性V+和负极性V-)在时间上彼此相对被偏差(差分偏差),进一步使接收的信号畸变。
差分偏差的影响在图2A和2B中以时序图示出。
图2A示出了一个HDMI信道上的差分数据的两个单端信号分量(V+,V-)的一个示例时序图,此时可以由一个HDMI源将它传输到一条缆线中。图2A中的相应的差分信号(Vdiff-xmit)的一个时序图示出了相应的差分信号,该差分信号是干净的并且易于解释。
图2B示出了在一个HDMI信道上的差分数据的两个单端信号分量(V+和V-del)的一个示例时序图,此时可以在一条缆线的端部接收它。为清楚起见,在图2B中仅示出了差分偏差的影响。信号V+和V-彼此相对地在时间上被偏差。负信号分量V-相对于信号分量V+延迟了一个差分偏差延迟Td。图2B中相应的失真差分信号(Vdiff-rcv)的一个时序图说明,作为差分偏差的后果,差分信号Vdiff-rcv被严重的变形,使信号中差分信号为0的地方有清晰可见的高台。这些高台区域仅能够解释为由接收器带来的噪声,其结果是减少了有效数据窗口的宽度。这种减少被看作接收数据眼的关闭并且直接有损于信道质量。差分偏差延迟Td的量取决于各个独立缆线的特性,并且基本上是恒定的。
较早的提高缆线质量的方法迄今为止一直局限于缆线内的嵌入式无源均衡电路,该电路增强了缆线中被减弱的信号的高频。这类均衡器被固定为用于补偿固定的缆线长度。
尽管对于一个给定的缆线所要求的均衡主要取决于该缆线的长度,但高速信号缆线的其他特性(例如差分偏差)由于更为随机而可在缆线之间有实质性的变化。
因此,行业中对于开发一种改进的高速信号缆线存在一种需要,这种缆线将提供改进的信号特性。
较早的能够用于增强HDMI信号的高清晰度多媒体接口(HDMI)信号增强器使用外部功率输入,参见例如Gennum公司的产品LongReachTM,它能够在www.gennum.com/ip/pdffiles/gs8101.pdf中找到。其结果是,它们不能够被嵌入一条标准的HDMI缆线中。更新的进展是一种独立的“超级增强器”,它能够在线插入一条缆线,并且还能够获得集成在一条HDMI缆线中的形式,参见:Gefen公司,http://www.gefen.com/kvm/product.jsp?prod_id=2939,其中包括一个独立HDMI“超级增强器”的广告;该独立HDMI“超级增强器”的使用手册能够在http://www.gefen.com/pdf/EXT-HDMI-141SB.pdf中找到;以及在http://www.gefen.com/kvm/cables/hdmicables.jsp#hdmisb上的一种缆线的广告,该缆线带有一个集成的HDMI“超级增强器”。
在缆线内嵌入一种有源装置的可能性与一个问题相关联。首先,对于这样一种装置,除了通过缆线之外,是无法获得功率输入的,即:不提供外部电源。其次,在HDMI缆线的情形中,不存在足够的可供使用的功率来为一个简单的信号再生器供电,主要是因为对这些输入提供端接电压的技术规范要求。其结果是,显然不能为嵌入式有源装置提供所需要的功率。
更具体地讲,对于一个HDMI信号增强器的主要功率要求是要求对提供一个端接电压(3.3V),该端接电压有能力为三个HDMI输入各自提供12mA。从该缆线可获得的功率来自于一个5V的连线,当接收点装置为有源时,从该线路可以(按照HDMI技术规格V1.3)提取5mA的最大电流,即总的可供使用功率限制到50mW。另一方面,这些输入终端的综合的功率需求大约为12mA*3.3V*3=120mW。但令人遗憾的是,在一条标准的HDMI缆线中无法以简单的方式来满足这些要求。
因此,行业中对于开发带有改进的功率控制电路的一种改进的信号增强器存在一种需要,这是用于基于一种或多种有源装置的嵌入式缆线的应用,这些有源装置将避免或者缓解以上指出的问题。
发明概述
本发明的一个目的是提供带有嵌入式功率控制以及增强装置的一种改进的可编程缆线,连同用于校准该缆线的方法和系统。
根据本发明的一个方面,在此提供了一种缆线,该缆线用于将一个传输数据源装置连接到一个接收数据接收点(sink)装置并且承载多个差分数据信号,包括:一个增强装置,该增强装置用于增强这些差分数据信号中的至少一个,该增强装置包括:一个电子电路,该电路用于从这些差分数据信号中的该至少一个获取需要用来运行该增强装置的电功率中的至少一部分。
这些差分数据信号是差分高清晰度多媒体接口(HDMI)信号并且包括多个最小化传输差分信号(TMDS)编码的数据信道和一个时钟信道。
该增强装置包括:一个差分输入电路,该差分输入电路用于从该数据源装置接收这些差分数据信号之一;以及一个差分输出电路,该差分输出电路用于将这些差分数据信号的一个增强的信号传输到该数据接收点装置,其中从该数据源和接收点装置获取电功率中所述至少一部分。
该差分输出电路以及差分输入电路是串联连接,以便将电流从该数据接收点装置传导至该数据源装置上。
该差分输出电路以及差分输入电路在一个中间电压节点上连接,这样使负荷电流从该数据接收点装置通过该差分输出电路流向该中间电压节点,并且该中间电压节点作为对该差分输入电路的供电电压而被连接。
该缆线进一步包括位于该中间电压节点与为这些差分输入电路提供电压的一个第二中间电压节点之间的一个电压增强电路。
该电压增强电路包括一个开关电容器以及一个2相时钟,该电容器用于周期性地从该中间电压节点将电能传输到该第二中间电压节点。
该增强装置进一步包括具有传递函数的一个处理模块,该处理模块用于处理由该差分输入电路接收的差分信号并且将经过处理的信号传送至该差分输出电路。
该缆线进一步包括一个功率转换器,它用于对来自一个可供使用的较高电压的用于运行该处理模块的功率进行转换,该功率转换器包括多个开关电容和一个2相时钟,这些开关电容用于将来自该可供使用的较高电压的电能传输到该处理模块。
根据本发明的另一个方面,在此提供了一种方法,该方法用于向连接在一个传输数据源装置与一个接收数据接收点装置之间的一条缆线中的一个增强装置提供电能,该方法包括以下步骤:在该增强装置的一个差分输入电路中从数据源装置接收多个差分数据信号;将所接收的这些差分数据信号中的至少一个增强为一个增强的差分数据信号;利用该增强装置的一个差分输出电路将该增强的差分数据信号传输到该接收数据接收点装置;并且从该数据源和接收点装置通过它们分别与这些差分输入和输出电路的连接获取运行该增强装置的至少一部分电路的功率。
该方法进一步包括串联连接该差分输出电路和差分输入电路的步骤,以便将电流从该数据接收点装置传导至该数据源装置。
以上所述方法进一步包括以下步骤:将该差分输出电路与差分输入电路在一个中间电压节点上连接,这样使来自该数据接收点装置的负荷电流通过该差分输出电路流向该中间电压节点;并且连接该中间电压节点作为向该差分输入电路的供电电压。
根据本发明的又一个方面,在此提供了一种增强装置,该增强装置用于将一个传输数据源装置连接到一个接收数据接收点装置,该传输数据源装置将多个差分数据信号发送到该增强装置中,该增强装置用于增强这些差分数据信号中的至少一个,该增强装置包括一个电子电路,该电子电路从这些差分数据信号中的该至少一个获取运行该增强装置所要求的电功率中的至少一部分。
在上述增强装置中,这些差分数据信号是差分高清晰度多媒体接口(HDMI)信号并且包括多个最小化传输差分信号(TMDS)编码的数据信道和一个时钟信道。
该增强装置进一步包括:一个差分输入电路,该差分输入电路用于从该数据源装置接收这些差分数据信号之一;以及一个差分输出电路,该差分输出电路用于将这些差分数据信号中的一个增强的信号传输到该数据接收点装置;其中用于运行该增强装置的电功率中的所述至少一部分是从该数据源和接收点装置获取的。
在上述增强装置中,将该差分输出电路和差分输入电路串联连接,以便将电流从该数据接收点装置传导至该数据源装置。
该差分输出电路以及差分输入电路在一个中间电压节点上连接,这样使来自该数据接收点装置的负荷电流通过该差分输出电路流向该中间电压节点,并且该中间电压节点被连接作为用于该差分输入电路的供电电压。
上述增强装置进一步包括一个电压增强电路,它位于该中间电压节点与为该差分输入电路提供电压的一个第二中间电压节点之间。
该电压增强电路包括一个开关电容器和一个2相时钟,该电容器用于周期性地从该中间电压节点将电能传输到该第二中间电压节点。
该增强装置进一步包括具有传递函数的一个处理模块,该处理模块用于处理由该差分输入电路接收的差分信号并且将经过处理的信号传送至该差分输出电路。
该增强装置进一步包括从一个可供使用的较高电压对运行该处理模块的功率进行转换的一个功率转换器,该功率转换器包括多个开关电容和一个2相时钟,这些开关电容用于将电能从该可供使用的较高电压传输到该处理模块。
根据本发明的再一个方面,在此提供了一种缆线,该缆线用于将一个传输数据源装置连接到承载差分信号的一个接收数据接收点装置,该缆线包括:一个增强装置,该增强装置用于增强多个差分信号中的至少一个,该增强装置包括:一个输入电路,该输入电路用于从该数据源装置接收一个原始差分信号并且输出一个已恢复的信号;带有多个第一可调节参数的一个去偏差电路,该去偏差电路用于将该已恢复的信号处理成一个去偏差的信号;带有多个第二可调节参数的一个均衡电路,该均衡电路用于将该去偏差的信号处理成一个均衡的信号;以及一个输出电路,该输出电路用于将该均衡的信号放大成一个增强的信号并且将该增强的信号发送至该数据接收点装置。
在上述缆线中,该增强装置进一步包括一个参数存储器,它用于在这些第一和第二可调节参数被调整之后将它们保存。
该缆线进一步包括一个控制总线,并且从所述控制总线可以访问该参数存储器。
该均衡电路包括通过改变这些第二可调节参数来调整该去偏差的信号的一个频率响应以产生该均衡的信号的一个电路。优选该均衡电路具有用于调整该频率响应的这些第二可调节参数的至少两种设置。
在本发明的该实施方案的缆线中,该去偏差电路是一种模拟差分去偏差电路,它用于通过改变这些第一可调节参数来调整这些差分信号的两个极的一个现存的时间偏差。
该模拟差分去偏差电路包括:按顺序安排的多个延迟单元;一个模拟选择器,它选择由该模拟选择器选择的这些延迟单元产生的一个复合延迟;以及多个模拟开关,它们将该复合延迟插入该差分信号的这些极中。
这些模拟开关将该复合延迟插入这些差分信号的一极或另一极中。优选地,这些模拟延迟单元各自具有一个增益,该增益基本上等于1.0,并且这些模拟延迟单元各自包括一个或多个放大器。更具体地讲,每个模拟延迟单元包括:具有一个公共输入的第一和第二放大器,该公共输入是模拟延迟单元的输入,并且将它们的输出相加以产生该模拟延迟单元的输出;该第一放大器具有一个增益(1.0-Δ)以及等于一个预定的延迟值的延迟;并且该第二放大器具有一个增益Δ以及基本上与该第一放大器相同的延迟。该第一放大器方便地是一个跟随器级,并且该第二放大器具有用于设置该增益Δ的一个并联电容器。
根据本发明的又一个方面,在此提供了一种增强装置,该增强装置用于将一个传输数据源装置连接到一个接收数据接收点装置上,该传输数据源装置将多个差分数据信号发送到该增强装置中,该增强装置用于增强这些差分数据信号中的至少一个,该增强装置包括:一个输入电路,该输入电路用于从该数据源装置接收一个原始差分信号并且输出一个已恢复的信号;带有多个第一可调节参数的一个去偏差电路,该去偏差电路用于将该已恢复的信号处理成一个去偏差的信号;带有多个第二可调节参数的一个均衡电路,该均衡电路用于将该去偏差的信号处理成一个均衡的信号;以及一个输出电路,该输出电路用于将该均衡的信号放大成一个增强的信号并且将该增强的信号发送至该数据接收点装置。
该增强装置进一步包括保存这些第一和第二可调节参数的一个参数存储器。该增强装置还包括用于访问该参数存储器的一个控制输入。
该均衡电路包括一个电路,该电路用于通过改变这些第二可调节参数来调整该去偏差的信号的一个频率响应以产生该均衡的信号。该均衡电路具有用于调整该频率响应的该第二可调节参数的至少两个设置。
该去偏差电路是一种模拟差分去偏差电路,它用于通过改变这些第一可调节参数来调整这些差分信号的两极的一个现存的时间偏差。
优选地,该模拟差分去偏差电路包括:按顺序安排的多个延迟单元;一个模拟选择器,它选择由该模拟选择器选择的多个延迟单元产生的一个复合延迟;以及多个模拟开关,这些模拟开关用于将该复合延迟插入该差分信号的这些极中。有利地的是,这些模拟开关将该复合延迟插入这些差分信号的一个极或另一个极之中。
优选地,这些模拟延迟单元各自具有基本上等于1.0的一个增益并且包括一个或多个放大器。在本发明的这些实施方案中,每个模拟延迟单元包括:具有一个公共输入的第一和第二放大器,该公共输入是该模拟延迟单元的输入,并且将它们的输出相加以产生该模拟延迟单元的输出;该第一放大器具有一个增益(1.0-Δ)以及等于一个预定的延迟值的延迟;并且该第二放大器具有一个增益Δ以及基本上与该第一放大器相同的延迟。
方便地,该第一放大器是一个跟随器级,并且该第二放大器具有用于设置该增益Δ的一个并联电容器。
根据本发明的又一个方面,在此提供了一种方法,该方法用于通过一条缆线将差分信号从一个传输数据源装置发送到一个接收数据接收点装置,该缆线包括用于增强这些差分信号中的至少一个的一个增强装置,该方法包括以下步骤:从在该增强装置的一个输入电路中的该数据源装置接收一个原始差分信号并且输出一个已恢复的信号;在一个去偏差电路中利用多个第一可调节参数将该已恢复的信号处理成一个去偏差的信号;在一个均衡电路中利用多个第二可调节参数将该去偏差的信号处理成一个均衡的信号;在一个输出电路中将该均衡的信号放大成一个增强的信号;并且将该增强的信号发送至该数据接收点装置。
该方法进一步包括以下步骤:调整这些第一和第二可调节参数;将这些第一和第二可调节参数存储在参数存储器中;并且从一个控制输入访问该参数存储器。方便地,处理该恢复的信号的步骤包括以下步骤:通过改变这些第一可调节参数来调整该差分信号的两个极的一个现存的时间偏差;并且通过改变这些第二可调节参数来调整该去偏差的信号的一个频率响应。
更详细地讲,改变这些第一可调节参数的步骤包括以下步骤:按顺序安排多个延迟单元;选择由该多个延迟单元产生的一个复合延迟;并且将该复合延迟插入该差分信号的这些极中。有益的是,插入该复合延迟的步骤包括将该复合延迟插入到该差分信号的一个极或另一个极中。方便地,安排多个延迟单元的步骤包括选择多个模拟延迟单元的步骤,每一个模拟延迟单元具有一个基本上等于1.0的增益。
根据本发明的又一个方面,在此提供了一种缆线,该缆线用于将一个传输数据源装置连接到承载多个差分信号的一个接收数据接收点装置,该缆线包括:一个印刷电路板(PCB)以及一个增强装置,该PCB包括多个轨道,它们在将来自该数据源装置的一个原始差分信号连接到该增强装置的两个或更多输入时提供延迟;该增强装置用于增强这些差分信号中的至少一个,该增强装置包括:一个输入电路,该输入电路用于终止被延迟的原始差分信号;带有多个第一可调节参数的一个输入选择器电路,该输入选择器电路用于选择一个延迟的原始差分信号并且输出已去偏差的一个恢复的信号;带有多个第二可调节参数的一个均衡电路,该均衡电路用于将该恢复的信号处理成一个均衡信号;以及一个输出电路,该输出电路用于将该均衡的信号放大成一个增强的信号并且将该增强的信号发送到该数据接收点装置。
该增强装置进一步包括一个参数存储器,它用于保存这些第一和第二可调节参数。该缆线还包括一个控制总线,并且从所述控制总线可以访问该参数存储器。
在该增强装置中,用于选择该延迟的原始差分信号以调整该差分信号的两个极的一个现存的时间偏差的该输入选择器电路是通过改变这些第一可调节参数来进行控制的。该均衡电路包括一个电路,它通过改变这些第二可调节参数用于调整该去偏差的信号的一个频率响应以产生该均衡的信号。方便地,该均衡电路具有这些第二可调节参数的用于调整该频率响应的至少两种设置。
该PCB包括提供按顺序安排的多个延迟的多个轨道以及该输入选择器电路,该电路选择由该输入选择器电路选择的这些轨道所产生的一个复合延迟。
根据本发明的又一个方面,在此提供了一种缆线,该缆线用于将一个传输数据源装置连接到承载多个差分信号的一个接收数据接收点装置,该缆线包括:一个印刷电路板(PCB)以及一个增强装置,该PCB包括在将一个原始差分信号从该数据源装置连接到该增强装置的两个或更多输入时提供延迟的多个轨道;该增强装置用于增强这些差分信号中的至少一个,该增强装置包括:一个输入电路,该输入电路用于终止该延迟的原始差分信号;带有多个第一可调节参数的一个输入选择器电路,该输入选择器电路用于选择一个延迟的原始差分信号并且输出已粗略地去偏差的一个恢复的信号;带有多个第二可调节参数的一个去偏差电路,该去偏差电路用于将该恢复的并且已粗略地去偏差的信号处理成一个精细地去偏差的信号;带有多个第三可调节参数的一个均衡电路,该均衡电路用于将该精细地去偏差的信号处理成一个均衡的信号;以及一个输出电路,该输出电路用于将该均衡的信号放大成一个增强的信号并且将该增强的信号发送到该数据接收点装置。
类似于本发明的以上实施方案,该增强装置包括一个参数存储器,该参数存储器用于保存这些第一、第二和第三可调节参数。该缆线进一步包括一个控制总线,并且从所述控制总线可以访问该参数存储器。
用于选择该延迟的原始差分信号以粗略调整这些差分信号的两极的一个存在的时间偏差的输入选择电路是通过改变这些第一可调节参数来进行控制的,并且其中该去偏差电路是一个模拟差分去偏差电路,它用于通过改变这些第二可调节参数来精细调整差分信号的两个极的一个剩余的时间偏差。
该均衡电路包括一个电路,它用于通过改变这些第三可调节参数来调整该去偏差的信号的一个频率响应以产生该均衡的信号。该均衡电路具有这些第三可调节参数的用于调整该频率响应的至少两种设置。
上述缆线,其中该PCB包括提供按顺序安排的多个延迟的多个轨道,以及该输入选择器电路,它选择由该输入选择器电路选择的这些轨道产生的一个复合延迟,并且其中,进一步地,该模拟差分去偏差电路包括:按顺序安排的多个延迟单元;一个模拟选择器,它选择由该模拟选择器选择的多个延迟单元产生的一个复合延迟;以及多个模拟开关,它们将该复合延迟插入到该差分信号的这些极中。有益的是,这些模拟开关将该复合延迟插入到该差分信号的一个极或另一个极中。类似于上述的其他实施方案,这些模拟延迟单元各自具有基本上等于1.0的一个增益,并且包括一个或多个放大器。
每一个模拟延迟单元包括:具有一个公共输入的第一和第二放大器,该公共输入是该模拟延迟单元的输入,并且它们的输出相加以产生模拟延迟单元的输出;该第一放大器具有一个增益(1.0-Δ)以及等于一个预定的延迟值的延迟;并且该第二放大器具有一个增益Δ基本上与该第一放大器相同的延迟。方便地,该第一放大器是一个跟随器级,并且该第二放大器具有用于设置该增益Δ的一个并联电容器。
根据本发明的又一个方面,在此提供了一种缆线,该缆线用于将一个传输数据源装置连接到承载多个差分信号的一个接收数据接收点装置,该缆线包括:用于增强这些差分信号中的至少一个的一个增强装置,该增强装置包括:一个输入电路,该输入电路用于从该数据源装置接收一个原始差分信号并且输出一个已恢复的信号;具有多个可调节参数的一个去偏差电路,该去偏差电路用于将该恢复的信号处理成一个去偏差的信号;以及一个输出电路,该输出电路用于将该去偏差的信号放大成一个增强的信号并且将该增强的信号发送至该数据接收点装置。
该增强电路进一步包括用于调整该去偏差的信号的频率响应的一个均衡电路。
该增强装置还包括一个参数存储器,该参数存储器用于保存这些可调节参数。该缆线进一步包括一个控制总线,并且可以从所述控制总线访问该参数存储器。
在本发明的这一实施方案中,该增强装置进一步包括用于确定该缆线的性能的性能分析电路。
该性能分析电路包括:一个差分到单端模块,该模块用于将增强的信号转换到一个单端信号;一个线性相位补偿器,该补偿器将该单端信号与一个公共时钟信号相位对齐;一个过采样电路,该过采样电路提供该相位对齐的单端信号(一个预处理的数据信号)的一个数字表示;以及一个训练功能电路,该训练功能电路用于估算该经过预处理的数据信号的质量,并且(通过改变这些可调节参数)调整该去偏差和均衡电路的这些参数,以提高经过预处理的数据信号的质量。
该训练功能电路进一步包括:一个数字电路,该数字电路用于估算经过预处理的数据信号的质量并且产生表示所述质量的一个质量数;一个评估运行控制电路,该评估运行控制电路用于将该去偏差和均衡电路的多个参数调整到多个预定的设置上,并且用于监测每个设置的过采样位的一个预定数目;一个存储器,该存储器用于保存对应于最高质量数的最优化设置;以及用于将所述这些参数更新到最优化设置的装置。
该性能分析电路包括用于接收对于该评估运行控制电路的一个启动触发并且用于在该控制总线上报告最优化设置的装置。
根据本发明的另外的一个方面,在此提供了一种方法,该方法用于确定包括一个增强装置的缆线的性能,该增强装置接收一个差分数据信号,根据多个可调节参数将该差分数据信号去偏差并进行均衡,并且输出一个增强的信号,该增强装置进一步包括一个性能分析电路,该方法包括以下步骤:将该增强的信号变换成一个单端信号;将该单端信号与一个公共时钟信号相位对齐;对该相位对齐的单端信号进行过采样并且产生一个经过预处理的数据信号;估算该经过预处理的数据信号的质量;并且调整这些可调节参数以提高该经过预处理的数据信号的质量。
如权利要求29所述的方法,进一步包括一个评估步骤,它包括以下步骤:估算该经过预处理的数据信号的质量并且产生表示所述质量的一个质量数;将这些可调节参数调整到多个预定的设置上;监测用于每个设置的经过预处理的数据信号;保存对应于最高质量数的最优化设置;并且将这些可调节参数更新到该最优化设置。
上述方法进一步包括以下步骤:通过接收一个启动触发来启动该评估方法,并且在一个控制总线上报告该最优化设置。
根据本发明的又一个方面,在此提供了一种缆线,该缆线用于将一个传输数据源装置连接到承载多个差分信号的一个接收数据接收点装置,该缆线包括:一个增强装置,该增强装置用于增强这些差分信号中的至少一个,该增强装置包括:一个输入电路,该输入电路用于从该数据源装置接收一个原始差分信号并且输出一个已恢复的信号;带有多个可调节参数的一个去偏差电路和均衡电路,该去偏差电路和均衡电路用于将该已恢复的信号处理成一个去偏差的信号和均衡的信号;一个输出电路,该输出电路用于将该去偏差的和均衡的信号放大成一个增强的信号并且将该增强的信号发送至该数据接收点装置;一个参数存储器,该参数存储器用于存储这些可调节参数;以及性能分析电路,该性能分析电路用于确定该缆线的性能。
该缆线进一步包括一个控制总线,其中可以从该控制总线访问该参数存储器。
在本发明的这些实施方案中,该性能分析电路包括:一个差分到单端模块,该差分到单端模块用于将增强的信号变换成一个单端信号;一个线性相位补偿器,该线性相位补偿器使该单端信号与一个公共时钟信号相位对齐;一个过采样电路,该过采样电路提供该相位对齐的单端信号的一个数字表示以产生一个经过预处理的数据信号;以及一个训练功能电路,该训练功能电路用于估算该经过预处理的数据信号的质量,并且通过改变这些可调节参数来调整这些去偏差和均衡电路的多个参数,以提高经过预处理的数据信号的质量。
该训练功能电路进一步包括:一个数字电路,该数字电路用于估算该经过预处理的数据信号的质量并且产生表示所述质量的一个质量数;一个评估运行控制电路,该评估运行控制电路用于将去偏差和均衡电路的这些参数调整到多个预定的设置上,并且用于监测对于每个设置的过采样位的一个预定的数量;一个存储器,该存储器用于保存对应于最高质量数的最优化设置;以及用于将所述多个参数更新到该最优化设置的装置。
该性能分析电路包括用于接收对该评估运行控制电路的一个启动触发并且用于在该控制总线上报告最优化设置的装置。
还提供一种用于校准上述缆线的系统,该系统包括:一个控制计算机,该控制计算机附装到该缆线的控制总线上,以及一个数据模式发生器,该数据模式发生器附装到该缆线上并且被编程以将多个差分信号发送到该缆线中;该控制计算机被配置为通过该控制总线将一个触发发送到该性能分析电路以启动该评估运行控制电路;从该性能分析电路接收这些最优化设置;并且将对应于这些最优化设置的参数通过该控制总线载入该参数存储器中。
可替代地,用于校准上述缆线的系统包括:一个控制计算机,该控制计算机附装到该缆线的控制总线上,以及一个数据模式发生器,该数据模式发生器附装到该缆线上并且被编程以将多个差分信号发送到该缆线中;该控制计算机被配置为通过该控制总线将一个触发发送到该性能分析电路以启动该评估运行控制电路;并且该性能分析电路被配置为将对应于这些最优化设置的参数通过该控制总线载入到该参数存储器中。
提供了一种相应的用于校准一条缆线的方法,该缆线用于传输差分信号,该缆线包括用于去偏差和均衡这些差分信号的一个增强装置,该增强装置具有多个可调节参数和一个参数存储器,该方法包括以下步骤:将一个差分数据信号发送到该缆线中;将一个触发发送到该增强装置;在该增强装置中进行一个训练运行,其中该训练运行包括以下步骤:利用这些可调节参数的不同设置执行至少两个评估运行并且利用该至少两个设置的每一个来评估这些结果,保存这些最优化设置;并且在该参数存储器中存储这些最优化设置。
进行该评估运行的步骤包括以下步骤:将该差分数据信号处理成一个去偏差的信号;将该去偏差的信号处理成一个均衡的信号;并且生成一个经过预处理的信号,该经过预处理的信号是该均衡的信号的一种数字表示。
该评估步骤包括以下步骤:确定在至少一个位周期的一个窗口内该均衡的信号的数字表示中的连续的“1”或“0”样本的运行长度;在“N”位的一个观察期间的过程中计算所选择的多个运行长度的发生次数;根据选择的多个运行长度存储在多个计数器中所计数的发生次数;并且将这些计数器的输出处理成表明该均衡的信号的质量的一个质量数。
根据本发明的又一个方面,在此提供了用于校准缆线一个系统,该缆线用于传输多个差分信号,该缆线包括一个增强装置,该增强装置用于将这些差分信号去偏差并进行均衡,该增强装置具有多个可调节参数和一个参数存储器,该系统包括:用于将一个差分数据信号发送到该缆线中的装置;用于将一个触发发送到该增强装置的装置;用于在该增强装置中进行一个训练运行的装置,包括评估装置,该评估装置用于利用这些可调节参数的不同设置执行至少两个评估运行,利用该至少两个设置中的每一个来评估这些结果并且保存这些最优化设置;以及用于在该参数存储器中存储这些最优化设置的装置。
在上述用于校准缆线的系统中,该评估装置包括:将差分数据信号处理成一个去偏差的信号的装置;将该去偏差的信号处理成一个均衡的信号的装置;以及生成一个经过预处理的信号的装置,该经过预处理的信号是该均衡的信号的一个数字表示。
该评估装置包括:用于确定在至少一个位周期的一个窗口内该均衡的信号的数字表示中的连续的“1”或“0”样本的运行长度的装置;用于在“N”位的一个观察期间的过程中计算所选择的多个运行长度的发生次数的装置;用于根据选择的这些运行长度将所计算的发生次数存储在计数器中的装置;以及用于将这些计数器的输出处理成表明该均衡的信号的质量的一个质量数的装置。
根据本发明的又一个方面,在此提供了对用于传输多个差分信号的缆线进行校准的一个系统,该缆线包括一个增强装置,该增强装置具有多个可调节参数和一个参数存储器,该系统包括:一个网络分析器,该网络分析器能够将至少两个信号发送到一个缆线输入中并且测量在一个缆线输出上的响应;一个计算机,该计算机连接到该网络分析器并且连接到该缆线的参数存储器,该计算机具有一个计算机存储器;以及一个计算机程序代码,该代码存储在该计算机存储器中并且用于通过改变这些可调节参数使该计算机进行缆线的校准并且在该缆线的参数存储器中存储结果。
该计算机程序代码通过在该增强装置中进行一次训练运行使该计算机进行该缆线的校准,包括利用这些可调节参数的不同设置进行至少两个评估运行以及对于这些设置的每一个评估缆线的性能,并且保存这些最优化设置。该计算机程序代码还使得该计算机执行所述的至少两个评估运行,每个评估运行包括:将该差分信号处理成一个去偏差的信号;将该去偏差的信号处理成一个均衡的信号;并且生成一个经过预处理的信号,该经过预处理的信号是该均衡的信号的一个数字表示。该计算机程序代码通过以下步骤进一步使得该计算机评估用于这些设置的每一个的缆线的性能:确定在至少一个位周期的一个窗口内该均衡的信号的数字表示中的连续的“1”或“0”样本的运行长度;在“N”位的一个观察期间的过程中计算所选择的运行长度的发生次数;根据选择的这些运行长度,将所计算的发生次数存储在多个计数器中;并且将这些计数器的输出处理成表明该均衡信号质量的一个质量数。可任选地,用于校准该缆线的系统进一步包括该有待校准的缆线。
一种用于运行校准上述缆线的系统的方法,该方法包括以下步骤:(a)在该缆线的输出上测量这些差分信号的差分偏差;(b)当该差分偏差高于一个预定的偏差阈值时,改变这些可调节参数并且重复步骤(a);(c)测量在预定数量的频率的每一个上的衰减;(d)当该衰减在任何所测量的频率上在一个预定范围之外时,改变这些可调接参数并且重复步骤(c);并且(e)在该参数存储器中存储这些参数。
该方法进一步包括以下步骤:将该预定的偏差阈值设置为步骤(a)的一个预定重复次数之内观察到的最小值;将该预定范围设置为一个值,该值接近于0db并且小于在每个这些所测量频率处的一个预定的限度;并且将该预定的频率设置为近似于这些差分信号的一个频率,该缆线旨在用于这些差分信号。
因此,提供带有嵌入式功率控制和增强装置的一种改进的可编程缆线以及用于校准该缆线的方法和系统。
附图简要说明
现在以举例方式并参照附图对本发明的实施方案进行说明,在附图中:
图1A至图1C分别示出了有待通过该高速缆线传输的一个高速信号、在该缆线端部接收的一个畸变的有限带宽信号(在均衡之前)、以及在均衡之后接收的信号;
图2A分别示出了在一个差分信号信道上差分数据的单端信号分量以及相应的差分信号的时序图,正如它们可能由一个传输器传输到一个缆线中;
图2B示出了差分数据的多个单端信号分量以及相应的差分信号的示例时序图,正如它们可能从该缆线的端部被接收;
图3示出了一个现有技术的HDMI(高清晰度多媒体接口)系统;
图4示出了根据本发明的一个实施方案的HDMI系统10,该系统包括一个改进的HDMI缆线20;
图5是一个框图,示出了图4的改进的HDMI缆线20,该线缆包括多个信道增强电路100;
图6是图5的信道增强电路100的一个更详细的框图,该线缆包括一个差分去偏差电路110;
图7示出了图6的差分去偏差电路110的简化框图,该电路包括一个可调节延迟模块300;
图8示出了图7的可调节延迟模块300的优选实施方案;
图9示出了一个简单的RC延迟电路,它可以用于引入图2B的延迟Td;
图10示出了图9的RC电路的模拟结果;
图11示出了带有一个减小的时间常数的图9的RC电路的模拟结果;
图12示出了由三个RC级的级联形成的一个延迟电路;
图13示出了梯形输入脉冲(Vin)的波形以及在图12的电路的每个级之后的延迟的脉冲的波形;
图14示出了与图12所示相同的级联延迟电路,其中加上了两个缓冲器(放大器);
图15示出了图14的电路安排的模拟结果;
图16示出了一个简单的跟随器电路;
图17示出了一个AC连接的跟随器电路,它源自于图16的简单跟随器电路;
图18示出了一个缓冲延迟级400的简化框图,该缓冲延迟级可以是图6的可调节延迟300的延迟单元306的一个实施方案;
图19示出了图18的缓冲延迟级400的缓冲器404的优选实施方案;
图20示出了一个简单的N沟道跟随器;
图21示出了延迟级306的一个可替代实施方案404B;
图22示出了一条缆线的简化的传递函数;
图23示出了一个均衡器和一条缆线的级联的简化的传递函数;
图24示出了一个代表性的信道500的系统图,包括一个可任选的电压增强器514以及一个功率变换器520;
图25是图24的代表性信道500的简化复制550;
图26示出了图24的可任选的电压增强器514的框图;
图27示出了图24的功率变换器520的框图;
图28示出了图4的改进的HDMI缆线20,并且示出了可供用于校准该缆线的多个外部连接;
图29示出了一个实时配置540,包括在该实时缆线校准方法中使用的一个扩展的增强装置544;
图30示出了图29的扩展的增强装置544的一个简化框图,包括一个线性相位补偿器554、一个过采样和重新计时模块556、以及一个训练功能558;
图31示出了图30的线性相位补偿器554的一个示例性实现方式的框图,包括一个可编程模拟延迟568;
图32示出了在图31的可编程模拟延迟568中的数据相移以及在图30的过采样和重新计时模块556中的过采样;
图33示出了图30的训练功能558的优选实施方案700的简化框图;
图34示出了一个训练运行方法800的一个高水平流程图,图中描绘了图30的训练功能558的运行;
图35示出了一个示例性评估运行方法900的一个流程图,该图进一步详细说明了图34的训练运行方法800的步骤806;
图36示出了用于频率域校准方法和时域校准方法的一个通用的测试设定1000;
图37示出了一个校准方法1100的简化高水平流程图,该方法可以与图36的通用测试设定1000一起用于校准图4的改进的HDMI缆线20中的增强装置30;
图38示出了以一个经修改的改进的HDMI缆线1200的形式的本发明的一个可替代实施方案;以及
图39示出了修改的增强装置1206的一个修改的增强电路100A。
本发明实施方案的详细说明
图3示出了一个现有技术的HDMI(高清晰度多媒体接口)系统,包括一个HDMI传输器Tx(HDMI源装置)、一个HDMI接收器Rx(HDMI接收点装置)以及连接Tx和Rx的一条HDMI缆线。
图4示出了根据本发明的一个实施方案的一个HDMI系统10,该系统包括一个改进的HDMI缆线20。
HDMI系统10包括HDMI传输器Tx(HDMI源装置)、HDMI接收器Rx(HDMI接收点装置)、以及连接Tx和Rx的本发明实施例的改进的HDMI缆线20。
改进的HDMI缆线20包括一个嵌入式增强装置30(该装置的细节在以下说明)以及一个基本(无源式)HDMI缆线40。增强装置30位于最接近于HDMI接收器Rx的改进的HDMI缆线20的端部附近。无需限制应用的一般性原则,改进的HDMI缆线20可以用于将一个DVD播放器(HDMI源装置的一个实例)连接到一个电视屏幕(HDMI接收点装置的一个实例)。
图5是展示改进的HDMI缆线20的一个框图,该改进的缆线在HDMI传输器Tx和HDMI接收器Rx之间延伸,包括图4的增强装置30。图中还示出了从Tx通过基本HDMI缆线40延伸到增强装置30的多个HDMI输入50、从增强装置30延伸到Rx的多个HDMI输出52以及从Tx通过基本HDMI缆线40直接延伸到Rx的一组其他HDMI信号54。基本HDMI缆线40包括多个HDIM输入50和其他的多个HDMI信号54。
这些HDMI输入50提供多个连接,这些连接将来自HDMI传输器Tx(图4)的多个HDMI信号通过基本HDMI缆线40的多条导线连接到增强装置30的多个输入上。这些HDMI输入50包括四(4)个信号对:
-一个最小化传输差分信号(TMDS)信道输入0;
-一个TMDS信道输入1;
-一个TMDS信道输入2;以及
-一个时钟信道输入。
类似地,这些HDMI输出52包括增强的HDMI信号的四(4)个信号对:
-一个TMDS信道输出0;
-一个TMDS信道输出1;
-一个TMDS信道输出2;以及
-一个时钟信道输出。
这些HDMI输出52通过一个短连接将这些增强的HDMI信号从增强装置30连接到HDMI接收器Rx。
一个编程输入56以及一个+5V功率信号58从其他的这些HDMI信号54被连接到增强装置30。该图中未示出的是如一个或者多个装置承载器和连接器这样的物理特征,它们可以是改进的HDMI缆线20的一部分。
增强装置30包括多个信道增强电路100、一个参数存储器102。在本发明的优选实施方案中,该增强装置包括如图5所示的四(4)个信道增强电路100,每一个信道增强电路用来增强TMDS信道0、TMDS信道1以及TMDS信道2之一上的信号。
每个信道增强电路100包括一个HDMI输入电路106和一个HDMI输出电路108。有利地的是,每个信道增强电路100进一步包括一个差分(内联对)去偏差电路110,该电路用于调整通过基本HDMI缆线40和一个均衡电路112传递的一个差分数据信号的两个极的一个现存的时间偏差,以补偿基本HDMI缆线40的受限的带宽特性。因此,每个信道增强电路提供从各自的HDMI输入到相应的HDMI输出的一个传递函数,其中该传递函数的特性被设计为补偿基本缆线40中相应的差分对的递降。
该增强装置30可以由+5V的功率信号58以及由源自这些HDMI输出52(如以下所详细说明)的功率来供电。运行增强装置30的功率完全来自于改进的HDMI缆线20中承载的信号,并且是由HDMI传输器Tx和/或HDMI接收器Rx来提供。
在承载差分信号的一条缆线中,即在每个信号通过一对导线被承载的情况下,制造公差通常导致用于每个信道的这些导线的长度以及连接器之间的轻微偏差。其结果是通过该缆线对于该对中的每一条导线都有一个不同的延迟。这种差分(内联对)偏差使所接收的信号(见上面的图2A和2B)递降。消除内联对偏差可以通过将延迟加到穿过该对导线中较短的一条上的信号中来实现,以使其与通过该对导线中较长的一条的信号对齐。根据本发明的这些实施方案,借助于差分去偏差电路110来消除内联对偏差,该差分偏差电路是数字可编程的,如将在以下段落中说明。一旦在一种编程(校准)设定方法中确定了差分去偏差电路110的这些偏差设置,就可以用参数存储器102来保存它们。
类似地,缆线表现出不同的带宽特性,这些特性取决于该缆线的长度和物理构造。可以通过均衡电路112对这种受限的带宽(在一定程度上)进行补偿,该均衡电路也是数字可编程的。这些均衡设置也可类似地被保存在参数存储器102中。用于差分去偏差电路110和均衡电路112二者的这些适当设置可以在制造时在一个编程(校准)设定中来确定,并且通过编程输入56而载入参数存储器102中。该编程设定方法将在以下进一步更详细地说明(图29至37)。
图6示出了图5的信道增强电路100的一个单独情形的更详细的框图,包括HDMI输入电路106、差分去偏差电路110、均衡电路112、以及HDMI输出电路108。
到HDMI输入电路106的输入是一个原始的输入信号(对)116(这些HDMI输入50之一,图5)。HDMI输入电路106输出一个“已恢复的信号”(对)118,该“已恢复的信号”(对)被输入到差分去偏差电路110。差分去偏差电路110输出一个“去偏差的信号”(对)120,该“去偏差的信号”(对)被输入到均衡电路112。均衡电路112输出一个“均衡的信号”对112,该“均衡的信号”对被输入到HDMI输出电路108。最后,HDMI输出电路108输出一个“增强的信号”(对)124,该“增强的信号”(对)是这些HDMI输出52之一(图5)。
图6中还示出了在增强装置30的所有信道增强电路100之间共享的参数存储器102。它连接到差分去偏差电路110的一个去偏差参数输入126,并且单独地连接到均衡电路112的一个均衡参数输入128。
差分去偏差电路110
如以上所指出,在V+通路中(图2B的实例的情形中)、或者在相反情形中的V-通路中(如果输入V+信号相对于V-被延迟)通过插入具有延迟Td的一个延迟成分可以对该内联对差分偏差延迟进行补偿,或者在若不存在偏差时两者中都不插入。
图7示出了图6的差分去偏差电路110的简化框图,其中去除(补偿)了该差分偏差。相同的附图标记用于指代差分输入和输出(分别为已恢复的信号118和去偏差的信号120,它们各自具有一个正的[V+]终端和一个负的[V-]终端)以及用于这些去偏差参数126的控制输入。
如图7中所示,差分去偏差电路110包括一个可调节延迟300,该可调节延迟带有一个(单端)输入302和一个输出304以及六个ON/OFF开关S1至S6。可调节延迟300包括多个延迟级306。开关S1连接在该差分输入的正端子(已恢复的信号118V+)与该差分输出的正端子(去偏差的信号120V+)之间。类似地,开关S6连接在该差分输入的负端子(已恢复的信号118V-)与该差分输出的负端子(去偏差的信号120V-)之间。开关S2和S4连接在可调节延迟300的输入302与已恢复的信号118的对应的正(V+)端子以及负(V-)端子之间。类似地,这些开关S3和S5连接在可调节延迟300的输出304与去偏差的信号120的对应的正(V+)端子以及负(V-)端子之间。
本方案允许单一可调节延迟300对正的和负的差分偏差均进行校正。实际上,通过将其(可调节延迟300)分别切换到负的或者正的信号通路上,单一可调节延迟300即足以补偿正的或负的差分偏差(在正信号或者负信号相对于另一方被延迟的情况下)。例如,为了使正信号V+通过可调节延迟300(它由多个延迟单元的一个级联构成,下文详细说明),开关状态如下:S1=OFF,S2=ON,S3=ON,S4=OFF,S5=OFF且S6=ON。为了使V-通过可调节延迟300,开关状态如下:S1=ON,S2=OFF,S3=OFF,S4=ON,S5=ON,S6=OFF。为了将可调节延迟300切换出V-通路和V+通路,因此不提供该差分延迟的调节,切换状态如下:S1=ON,S2=OFF,S3=OFF,S4=OFF,S5=OFF,S6=ON。
去偏差问题的解决方案提出了两个挑战。首先是产生一个适当的延迟,第二是调节该延迟。产生延迟是一种挑战,因为该单元应当具有一个足够宽的带宽以传递这些信号,但同时该延迟模块必须提供一个有用的延迟。一个单一延迟级的宽的带宽自然地导致小的延迟,因此,需要多个级的一个级联以实现一个足够的延迟。
在美国专利6,268,753中说明了多个数字延迟级的一个级联,它包括多个数字开关以及提供总延迟的二进制可寻址选择的一个解码器。然而,本发明要求一种可调节延迟电路以将一个高速模拟信号延迟。
在图7提出的用于差分偏差补偿的配置中利用多个模拟延迟级的一个级联来解决的问题包括需要提供单位增益以及保持所要求的高带宽。
在现有技术中披露了几种数字延迟补偿方案,但是仅有少数电路提供用于模拟信号的可调节延迟。例如,在美国专利5,739,713中教授了使用一个跟随电路与一个增益级并联以增强一个数字电路的高频率响应。美国专利6,525,568教授了一种相移(延迟)级,它包括一个RC(电阻器-电容器)元件,随后是名义上的-1和+2增益的并联增益级,它们的输出相加以提供总的单位增益,该单位增益有一个十分复杂的频率传递函数。在美国专利申请20050083130中提出了一种高性能放大器,它包括一个延迟元件以补偿在替代信号通路中可能存在的信号传播延迟。
图8示出了图7的可调节延迟模块300的优选实施方案,以八个模拟延迟级(“延迟单元”)306的一个级联结合一个模拟选择级308作为一个解决方案来实现可调节延迟300。这八个延迟单元306串联连接(级联),每个延迟单元306的输出被输入到模拟选择级308。该级联的第一延迟单元306提供可调节延迟300的输入(IN 302)。
该去偏差参数控制信号(去偏差参数输入126)包括连接到模拟选择级308的一个3位二进制信号,该模拟选择级用于选择它的的输入之一,使之被切换通入可调节延迟300的输出(OUT 304)。
用于可调节延迟300的单个延迟单元306的一个示例性完整电路示于下面的图18中,该电路可以被级联以便各自提供一个单位延迟。
为了帮助理解单个延迟单元306的电路,首先给出这些要解决的问题的分步说明以及可能的解决方案。
图9示出了一个简单的RC延迟电路,它可以用于引入图2B的延迟Td。图9的电路是一个单端电路,它包括一个电阻R1、一个电容器C1,以及输入和输出端子(信号Vin和Vout)连同一个接地端0。电容器C1连接在Vout与地之间,并且该电阻连接在Vin与Vout之间。用如图9所示的一个RC延迟构成一个电路将会成功地将该信号延迟,但它还会将该信号过滤。
从图10所示的模拟结果可以看出图9的RC电路对一个脉冲的影响。图10示出了两个模拟的波形、一个梯形输入脉冲Vin以及一个输出脉冲Vout,该输出脉冲是将该梯形输入脉冲通过图9的简单的RC延迟电路而产生的。该梯形输入脉冲(信号Vin)经延迟和过滤(畸变)而成为输出信号Vout。可清楚地看到延迟和过滤作用。尽管这种延迟是所希望的,但过滤作用导致脉冲的分散和畸变。
为了减小电路的过滤作用,可以减小RC时间常数。图11中示出了模拟的结果。图11所示的模拟类似于图10所示的模拟,但是模拟的延迟电路中有一个减小的时间常数。减小时间常数有助于增加或者保持带宽(注意输入脉冲和输出脉冲二者的斜率),但如图11所示,所引入的信号延迟较低。
在图11的模拟中,脉冲宽度是0.7秒,并且该电路中的RC时间常数是79毫秒。选择长的脉冲持续时间和长的RC时间常数仅仅是便于在模拟过程中研究电路选择的效果,并且它们不代表本实施方案的时间尺度。
试图恢复延迟(如图10所示,相对于图9的带有原始时间常数的电路)的一个方法是将多个RC级进行级联。这在图12中示出。图12所示的是一个延迟电路,它由三个RC级的级联构成,包括部件R2、C2、R3、C3、R4和C4,每个RC级单独地具有相同的79毫秒的时间常数。将第一和第二级之后的信号分别标记为V1和V2。将该电路作为一个总体的输入和输出标记为Vin和Vout。
用一个梯形输入脉冲来模拟图12的电路的结果示于图13中,该图示出了梯形输入脉冲Vin的波形和图10的电路的每一级之后的延迟的脉冲的波形V1、V2和Vout。所产生的最终波形Vout被延迟,但是它在幅值上被相当程度地减小并且被弥散。
为了排除后续级的负荷影响,可以如图14所示对每个级进行缓冲。图14示出了与图12同样的级联延迟电路,但是插入了两个缓冲器(放大器),位于R1与R2之间的一个缓冲器“Buf1”,以及位于R2与R3之间的一个缓冲器“Buf2”。其结果是,中间信号V1和V2并未被后续级的负荷所衰减。
对图14的电路的模拟结果示于图15中。它们示出了图14的电路安排在将脉冲畸变保持在最小的同时达到了所希望的引入有意义的延迟的目的。在此模拟中,0.7秒的梯形输入脉冲被延迟了大约每一级77毫秒。
在数学意义上,该脉冲已经由单极单位增益级的一个级联被变换,每个级的传递函数为:
H(s)=1/(1+s/p)其中p[Rads]=1/(RC)
或者p[HZ]为1/(2πRC)
该电路的目的是将该脉冲延迟高达约半个脉冲宽度(位宽度)。在图15的模拟中所示出的情形中,所要求的延迟应是约0.35秒。为了用图14所示的方案实现这种延迟,这将要求约五个级。在图15所示的模拟中,将该RC时间常数被设置为79毫秒,这将极频率设置在1/(2π79ms)=2Hz处。因此,对于0.7秒的一个脉冲宽度(输入脉冲Vin),有2Hz的极频率的一个级将产生适当的延迟,这些延迟对该脉冲具有可接收的过滤效果。利用N位每秒(Nbps)的一个位速率来计算一个系统的极点位置的一个简单近似是在每个级中将极点设置为3*N Hz。例如,使用1Gbps的数据速率,需要极点在大约3GHz的一个级。
尽管已经示出了如何使用简单的RC级来实现每个级的适当的延迟,但是如何构建一个适当的缓冲放大器(图12的Buf1、Buf2)仍有待说明。即使在先进的CMOS工艺上,制造具有可达3GHZ的单位增益的一个单位增益缓冲器都是一种挑战。一个起始点将是使用图16所示的一个简单的跟随电路。图16的简单跟随电路包括与一个电流源I1串联连接的一个N沟道MOS场效应晶体管(MOSFET)M1。晶体管M1的漏极被连接到地0,而电流源I1的正端子连接到供电电压VDD。电路输入(IN)连接到晶体管M1的门极,并且它的源极提供电路输出(OUT)。
在这种公知的电路中,输出OUT跟随具有约为1的增益的输入IN。对于这种电路的第一个局限是输出的电平典型地被位移约0.6伏特。如果级联了多个级,则这种电平位移就是一个问题,因为连续的电平位移会导致输出升高到供电电压并因此使信号被限幅。为了解决这种局限,将AC耦合加入到图17所示的简单跟随器。图17中所示的电路是一种AC耦合跟随电路,它是由图16的简单跟随电路衍生的,这是通过在电路输入IN和晶体管M1的源极之间加入一个电容器C5、并在晶体管M1的源极与提供正偏压的偏压电源“BIAS”之间加入一个电阻器R5。
利用AC耦合,在使这些级进行级联时,级输出的电平从图17中由“BIAS”设置的偏压电平向上转移的事实就变得不重要了,因为这种电平位移作为跨越下一级的输入电容器的一个恒定压降而被存储。这基本上在每个级上将平均输入电压重置为由图17所示的偏压电源(BIAS)设置的偏置电压。
这种电路的一个进一步的局限来自于晶体管M1的非零输出电导。该跟随器的增益由gm1/(gm1+gds1)给出。这里gm1是小信号跨导,且gds1是M1的小信号输出电导。显然,对于所有大于零的gds1值而言,该级的增益是小于1的。当要求快速的宽带电路时,MOSFET M1的长度被减少到接近于最小值。这导致gds1增加到一个点,在此点上该增益现在趋于约0.9左右。这些级的一个级联将会极大地减少输入信号的幅值。
对这种减少的级增益进行校正的一个可能的架构示于图18,该图示出了一个缓冲的延迟级400的简化框图,这可以作为可调节延迟300(图6)的延迟单元306的一个实施方案。
缓冲的延迟级400包括一个单位增益放大器(缓冲器)404。缓冲器404具有一个输入410和一个输出412。
缓冲器404包括两个并联的放大器(具有大约为0.9的增益的一个跟随级414以及带有大约为0.1的增益的一个辅助级416),两个放大器均具有同样的频率响应(数学上用极点1/(1+s/p)表示)。两个放大器414和416共同使用缓冲器404的输入410,并且它们的输出相加成为输出412。
缓冲的延迟级400提供固有的延迟(内含于传递函数的极点p中),并且借助于这些放大器提供与该级联中的下一个延迟元件的隔离,如前所述(图14)。应当注意,在速度非常高的运行中,如果将缓冲器404的(受到必要限制的)频率响应设计为提供所要求的延迟,那么就需要外显式RC延迟元件。
缓冲的延迟级400接收连接到缓冲器404的输入410的缓冲的延迟级400的输入信号VIN;并且缓冲器404的输出412生成缓冲的延迟级400的输出信号VOUT。
在图19中详细地示出了作为基于N阱CMOS工艺的电路的缓冲器404的优选实施方案,这包括它的部件放大器(跟随级414和辅助级416)。
跟随级414是一种AC耦合电路,相似于图17的AC耦合跟随电路。它包括一个P沟道跟随晶体管M2、一个偏压电阻器R6、一个耦合电容器C6以及一个偏压电源“BIAS1”。
辅助级416包括一个N沟道放大晶体管M3以及两个P沟道晶体管M4(作为一个二极管起作用)和M5(作为一个电流源起作用);一个偏压电阻器R7;一个耦合电容器C7;一个并联电容器C8;以及一个偏压电源“BIAS2”。
偏置电压“BIAS1”和“BIAS2”被适配于所要求的电路功能和技术。
缓冲器404的输入410通过耦合电容器C6被连接到晶体管M2的门极,并且通过耦合电容器C7被连接到晶体管M3的门极。偏压电源“BIAS1”的正端子通过偏压电阻器R6被馈送到晶体管M2的门极。类似地,偏压电源“BIAS2”的正端子通过偏压电阻器R7被馈送到晶体管M3的门极。“BIAS1”和“BIAS2”的负端子、晶体管M2的漏极、晶体管M3的源极、以及并联电容器C8的一个端子被接地。并联电容器C8的另一个端子被连接到晶体管M3的门极。跟随晶体管M2的源极被连接到电流源晶体管M5的漏极以及缓冲器404的输出412。晶体管M3和M4的漏极被连接在一起,并且还连接到M4的门极。晶体管M4和M5的源极被连接到供电电压VDD。
从功能上讲,缓冲器404的输入410的信号由跟随级414以大约0.9的增益的放大,晶体管M5(在辅助级416中)向跟随晶体管M2提供一个电流源负荷。辅助级416的功能是将晶体管M3中的同一输入信号的一部分(该部分由连接电容器C7与并联电容器C8的比率来限定)放大成为一个变化的电流,该变化的电流通过晶体管M4和M5被镜像反射,并因此而向跟随晶体管M2提供一个变电流源负载。因此,跟随级414和辅助级416两者对在缓冲器404的输出412上的信号有所贡献,如以上图18所示,它们各自的贡献被有效地相加。
除了P沟道装置M2的输出电导(gds)之外,P沟道跟随电路414的增益实质上是一个单位。因为有速度的要求,所以需要一个短P沟道装置,并且因此该装置具有一个大的输出电导并且增益降到0.9。对于5级的一个级联而言,信号将会降到它原始值的60%。为了在信道数据速率上增强该简单跟随器的增益,以辅助级416的形式提供了并联的信号通路。
如上所述,缓冲器404包括一个第二通路(辅助级416)使输入信号410到达输出412。这个附加的通路是经过C7、M3、M4以及M5。在此通路中,高频输入信号经过C7并且该信号的一小部分出现在M3的门极。通过改变并联电容器C8的大小来改变该部分。利用一个偏压电路(“BIAS2”)将M3中的电流设置为一个标称值。当该输入信号到达M3的门极时,它改变M3中的电流。这种电流变化源自二极管连接装置(M4),然后该装置将电流变化镜像反射到M5。最终,M5改变M2中的电流,因此,最终结果是输入信号中的改变将改变M2中的电流。通过改变M2中的电流电平来改变装置中的过度驱动并因此而改变输出电压。总而言之,由于在并联通路中的电流引导,输入410上的一个正变化在输出412上产生一个正变化。同时,由于通过M2的简单跟随动作,在输出上存在一个正变化。通过将并联(辅助级416)和主(跟随级414)通路的作用相加,可以计算出输出上的整体变化。如果主通路产生0.9的增益,则可以通过改变C8的值来调节并联通路以提供0.1的增益。一旦调节到单位值,该级的增益在处理过程、供电电压、以及温度上在它的标称值的2%左右增幅之内保持稳定。
图19的缓冲电路404满足以下要求:
·一个单位值的总增益并因此级联不会放大或者减弱该信号;
·以最小的畸变能够进行非常宽带的运行(极点在2GHz到10GHz);以及
·多个级的级联的输入和输出电平保持在适当范围之内。
用于实现缓冲器404的一些典型值是:R6=200k,R7=200k,C6=200f,C7=200f,调节C8以便将该电路的总增益调整为单位值。
可以通过从一个简单的N沟道跟随器(而不是图16的P沟道跟随器,它已经导致了图18中所示的完整的缓冲器实现方式)开始来建立与图19所示的缓冲器电路404等效的一个缓冲器实施方案。该简单的N沟道跟随器示于图20中。
对于采用P阱技术的一种CMOS工艺而言,图19中所示的配置将是优选的实现方式,因为N沟道Mosfet的体积将自由地被连接到图20所示的源极。对于采用N阱技术的更标准的CMOS工艺而言,图19的缓冲器的电路将会产生另外的问题,因为在N沟道MOSFET上的体积连接是接地的。这种接地体积在该晶体管中产生了一个变化的源到体积电位并且从0.9进一步地降低了该级的增益,而且这种减少的增益使得保持该级的总增益为单位值变得更加困难。
图21示出用于制造用于延迟级306的缓冲级的一个替代配置,该图示出了一种修改的缓冲器404B。修改的缓冲器404B类似于缓冲器404并且还使用了用于输入410到输出412信号的两个并联通路,即跟随级414以及一个修改的辅助级416B。修改的辅助级416B执行与辅助级416相同的功能,但是实现起来有些不同。
辅助级416B包括五个N沟道晶体管(M6、M7、M8、M9以及M10)和两个P沟道晶体管(M11、M12)、一个偏压电阻器R8、一个连接电容器C9、一个并联电容器C10、以及一个电流接收点12。
辅助级416B的部件以不同方式相互连接、接地以及连接到VDD,如列举如下:
-N沟道晶体管(M6至M10)的源极以及并联电容器C10的一个引线连接到VDD;
-P沟道晶体管(M11和M12)的源极以及电流接收点I2的负端子接地;
-晶体管M6、M9以及M11各自以二极管模式连接,即它们的门极短接到它们的漏极上;
-晶体管M6的漏极/门极连接到电流源12的正端子、晶体管M7的门极并且通过偏压电阻器R8连接到晶体管M8的门极上;
-晶体管M7的漏极连接到晶体管M11的漏极/门极并且连接到晶体管M12的门极上;
-晶体管M8的门极进一步连接到并联电容器C10,并且通过耦合电容器C9连接到输入信号410;
-晶体管M8的漏极连接到晶体管M9的漏极/门极、连接到晶体管M10的门极、以及晶体管M12的漏极上;并且最后
-晶体管M10的漏极连接到跟随级414的晶体管M2的漏极以及输出412上。
在这种配置(辅助级416B)中,由电流接收点I2和晶体管M6构成的电路提供一个偏压,通过电阻器R8来从该偏压设置晶体管M8的运行点;并且进一步地,通过由M11和M12形成的电流镜设置由晶体管M8和M9所抽取的电流。
通过耦合电容器C9馈送到晶体管M8的门极的输入信号410改变了晶体管M8中的电流,并因此改变晶体管M9中的电流(M9中的电流是M12中设置的恒电流和M8中依赖信号的电流之差),并且因此改变由于M9和M10的镜像所产生的晶体管M10中的电流。晶体管M10(它与跟随级414中的晶体管M2串联)中的电流变化与前面所述的用于原始辅助级416的等效晶体管M5中的电流变化具有相同的作用。
同样,如果以上图20所示的一个N沟道跟随器为起点,则可以产生类似于缓冲器404B的电路的一种配置。
均衡电路112
缆线的输出示出了一个低通滤波响应并因此对接收的信号存在实质性畸变。畸变信号的挑战性特征是被减小的上升时间以及事实上一个单一数据位的变化不致使该信号跨越信号的幅值。
为了说明这种普遍存在的问题,在缆线的输入和输出上的典型波形已经示于以上的图1A和1B中。缆线的有限带宽抑制了数据信号的高频分量。缆线的简化传递函数示于图22中,以显示在高频处增益的降低。
传统上是通过在缆线中(或者在接收器中)设置一个均衡器来解决高频抑制。该均衡器在这些较高的频率处提供增加的增益,所以这些传递函数的级联效应在如图23所示的所感兴趣的频率上产生一个平坦的单位增益的传递函数。
例如,在美国专利号6819166中说明了一种现有的解决此问题的方法。这种现有的实现方式说明了具有一个可变传递函数的均衡器,以及检测缆线中高频抑制水平的一种方法,这样可以调节均衡器以便精确地抵消此问题的影响。
在本发明的实施方案中,在均衡电路112中(图6)提供了一个可调均衡器。并非提供无限可变的均衡,所实施的是一种有限数目的离散设置,它们可以在均衡参数输入128的控制下进行选择。
图24示出了一个代表性信道500的系统图,它包括一个典型的差分驱动电路502,该电路可见于图4的HDMI源装置Tx中;一个典型的差分终端电路504,该电路可见于图4的HDMI接收点装置Rx中;以及一个增强电路506。增强电路506是根据本发明的优选实施方案的图6的增强电路100的一个实现方式的更加详细的描述。
典型的差分驱动电路502是常规性的并且包括一个N沟道MOSFET(金属氧化物半导体场效应管)差分对M13和M14以及一个电流源I3。晶体管M13和M14的源极被联结在一起并且通过电流源I3连接到共地点,根据HDMI技术规范,对该电流源进行调节以便提供大约10mA的电流。利用一个差分信号(未示出)驱动晶体管M13和M14的门极,该差分信号可以是TMDS数据信号之一(如果信道500是一个TMDS数据信道),或者是时钟信号(如果信道500是时钟信道)。典型的差分驱动电路502的输出是图6的增强电路100的原始输入信号(对)116,该电路嵌入在增强电路实现方式506中。
典型的差分终端电路504包括两个电阻器(R9和R10,典型地各自具有50欧姆的阻值),这两个电阻器联结到处于HDMI接收点装置内部的一个供电电压上(典型地是3.3V)。差分终端电路504的输入(电阻器R9和R10的信号端)是“增强的信号”(对)124,它也是图6的增强电路100的输出,该电路嵌入在增强电路实现方式506中。
未在图24中示出的是基本(无源式)HDMI缆线40,它承载了从典型差分驱动电路502到增强电路100(506)的原始输入信号(对)116。
通过解释代表性信道500的运行,对应于前面示出的图3的现有技术简图,首先考虑没有增强电路506的情况。
在这种现有技术的情形中,典型的差分驱动电路502的输出(原始输入信号116)将直接通过基本HDMI缆线连接到典型差分终端电路504的输入124上。一个电流(它的大小(10mA)由电流源I3确定)从供电电压3.3V流出,经过电阻器R9和R10中的一个或者另一个;经过差分对116和124的相应的一个或者另一个电导;通过晶体管M13和M14的一个或者另一个(在差分信号打开晶体管之一的同时切断另一个);并且通过电流源I3接地。电阻器、电导、和晶体管中的一个或另一个是由差分信号的状态来确定的。逻辑“0”信号可以使得基本上所有电流流过晶体管M13和电阻器R9,而逻辑“1”会使得电流流经M14和R10。其结果是,在终端电阻器的信号端处的电压可以在3.3V和2.8V之间变化,由此提取出大约+/-0.5V的差分信号。在实践中,由于缆线的线损和在终端上的负荷,差分信号可能更低。
根据本发明,增强电路506的一个功能是在增强电路506的输入端模拟典型差分终端电路504的行为,并且在它的输出处模拟典型差分驱动电路502的行为。
示于图24中的增强电路506包括一个HDMI输入电路508(示出了图6的HDMI输入电路106的一个详细实现方式)、一个HDMI输出电路510(示出了图6的HDMI输出电路108的一个详细实现方式)以及包括图6的差分去偏差电路110和均衡电路112的一个处理模块512。
增强电路506可以进一步包括具有一个输入516和一个输出518的一个可任选的电压增强器514。当不提供可任选的电压增强器514时,它就被简单地绕过,也就是说,输入516直接连接到输出518。
HDMI输入电路508与典型的差分终端电路504非常相似,包括两个50欧姆的电阻器R11和R12,它们联结到一个供电电压V3上,并且具有连接到原始输入信号116的信号端。差分电压信号(利用经过电阻R11和R12的切换的电流交变而产生)作为“已恢复的信号”118简单地连接到处理模块512(还参见图6)的去偏差电路110的输入。供电电压V3由一个滤波电容C11提供,该滤波电容器被连接到可任选的电压增强器514的输出518上。
处理模块512从HDMI输入电路508接收“已恢复的信号”118,并且在对差分去偏差电路110和均衡电路112中的信号进行处理之后输出该“均衡的信号”122。从+5V的电源将功率提供给处理模块。处理模块512还包括一个功率转换器520,它可以用于有效地将供应的+5V功率转换到一个较低的电压,然后该较低电压被提供给差分去偏差电路110和均衡电路112。
HDMI输出电路510与典型差分驱动电路502具有一些相似性。HDMI输出电路510包括N沟道MOSFET M15和M16(或者可替代地,P沟道MOSFET M15和M16),它们类似于典型差分驱动电路502的晶体管M13和M14。晶体管M15和M16的源极联结在一起(因此形成一个晶体管对)并且连接到一个N沟道MOSFET M17的漏极。晶体管对M15和M16的门极连接到“均衡的信号”对122。晶体管对M15和M16的漏极连接到差分“增强的信号”(对)124并且驱动它,该差分“增强的信号”(对)被连接到HDMI接收点(Rx)中的典型差分终端电路504上。
HDMI输出电路510进一步包括一个N沟道MOSFET M18和电流源14。晶体管M17(它的漏极连接到晶体管对M15和M16的源极)的源极被连接到一个电压节点V4。晶体管M17的门极连接到节点V5,该节点连接晶体管M18的门极和漏极以及电流源14的负端子,电流源的正端子连接到+5V的电源。晶体管M18的源极连接到一个偏压节点“BIAS4”。实际上,晶体管M18被配置为处于BIAS4和电流源14的负端子之间的一个二极管,将电压V5提供给晶体管M17的基极,这样在晶体管M17的源极处的生成电压V4镜像反射BIAS4的电压。
HDMI输入和输出电路508和510的运行可以通过首先考虑它们的共模行为来说明。
图25是图24的代表性信道500的简化复制500,其目的是说明HDMI输入和输出电路508和510的共模功能性,通过这两个电路可以从信号获得功率。以粗线示出的是两个电流通路,它们从典型差分终端电路504中的3.3V电源延伸到典型差分驱动电路502的共地点。实粗线表示当晶体管M13和M15接通并且晶体管M14和M16关闭时的电流通路。虚粗线表示当对应的晶体管处于相反状态时的一个替代电流通路。
电流从3.3V电源沿着实粗线流经电阻R9;晶体管M15;晶体管M17;电阻R11;晶体管M13;以及电流源13到达地。可任选的电压增强器514被绕过(在图中未示出),但将在后续的图26中将会说明。实粗线中的电流大小由电流源13确定,大约为10mA,并且会在电阻器R11和R9中各自产生大约0.5V的电压降。在晶体管M13和M15中的电压降由在中间点处沿着电流通路的电压电势控制,即在无可任选的电压增强器514的情况下电压节点V3和V4是相等的。V4的电压等级被设计为大致上与偏压BIAS4相同,该偏压可以被方便地设置为大约2V,这足够地低,以避免使晶体管M15达到饱和。承载整个10mA电流的晶体管M17的确几乎是饱和的并且它的电压降较小。M17的运行点由镜像晶体管M18设置,该镜像晶体管的电流(由电流源14控制)可以是例如0.1mA。通过选择M18和M17的几何结构来匹配电流源的比率(0.1比10mA,或者1∶100),从晶体管M17的门极到源极的电压降将会是与M18相同的小值。
滤波电容器C11可以具有10nF的电容。其目的是当电流通路在实线和虚线所示的通路之间来回切换时使V3的电压水平(如果没有可任选的电压增强器514,它与V4相同)平滑。而且,来回切换R11和R12之间的电流通路不必与R9和R10之间的切换的准确地同时进行,因为延迟是由处理模块512引入的,其输出控制晶体管M15和M16的切换动作。产生的电流尖峰也是由滤波电容器C11来使之平滑。
图26示出了图24的可任选的电压增强器514的一个框图。
如图24所示,电压增强器514的输入516连接到电压节点V4,并且输出518连接到电容C11和电压节点V3。
电压增强器514作到一个电荷泵的作用并且类似于Favrat等人的“高效CMOS倍压器”(“High-Efficiency CMOS Voltage Doubler”),IEEEJ.固态电路(Solid State Circuits),33卷,第3期,第410-416页,1998年3月。该电路包括两个电容器C12和C13、两个“集电”开关S7和S8、以及两个“淀积”开关S9和S10。电容器C13设置在电压节点V4与地之间。电容器C12是一种“飞跨”电容器,它具有连接到开关S7和S9的一个正(+)端子以及连接到开关S8和S10的一个负(-)端子。这些开关周期性地关闭和打开并且由来自一个泵激振荡器(未示出)的信号来驱动,该泵激振荡器的频率可以方便地选为100MHz左右。运行这些开关的方式为:集电开关S7和S8关闭,同时淀积开关S9和S10打开,或者相反。可以在P沟道和/或N沟道MOSFET中方便地实现这些开关。电容器的尺寸不是非常重要,尺寸之间的比率也不是非常重要。在模拟该电路时,利用以下的值已获得令人满意的结果:C11=10nF;C12=1nF;且C13=10nF。
当这些集电开关被关闭时(在“集电阶段”的过程中),S7将C12的正端子连接到V4并且将负端子接地,从而使电容器C12与电容器C13并联。
在该集电阶段中,飞跨电容或者C12在电压节点V4从电容C13“汇集”一部分电荷。回想一下,节点V4由来自于晶体管M17(图24)的电流来供电,该晶体管连续地补充电容器C13的电荷。
当这些集电开关打开时,这些淀积开关就关闭(在“淀积阶段”的过程中),S9将C12的正端子连接到V3并且S10将C12的负端子连接到V4,从而在实际上使电容C12与电容器C13串联,并且使C12和C13的组合与C11并联。在淀积阶段中,来自于飞跨电容器C12的一部分电荷被传输(“淀积”)到电容器C11之中,从而将电压V3升高。
随着泵激振荡器如所述的那样周期性地打开和关闭开关S7至S10,飞跨电容器就因此而周期性地从电压节点V4将电荷泵送到电压节点V3,从而将V3提升以便在达到均衡态时(理想地)使V4处的电压倍增。电压增强器514几乎是无损耗地运行,因为只有一个可忽略量的功率在开关S7至S10中耗散。其结果是,电压节点V3处可供的负荷(HDMI输入电路508)使用的功率(电流乘以电压)几乎与输送到电压节点V4中的功率相等,该电压节点由与HDMI输出电路510串联的典型差分终端电路504来供电。因此,在典型差分驱动电路502中所抽取的电流量是由HDMI源Tx中的电流源13(10mA)来确定并且必须从V3中抽取的条件下,从HDMI接转Rx中的3.3V电源供应到电压节点V4(最终处于V3电压的一半)处的馈电C13的电流必须被倍增,即上升到20mA。
现在返回到图24的说明,我们可以得出结论,增强电路提供了一个HDMI终端,其形式为HDMI输入电路508,并且提供了一个HDMI驱动器,其形式为HDMI输出电路510,这两个电路经由节点V3和V4相互连接(带有或者不带有可任选的电压增强器514),并且在实际上不需要外部功率。从+5V的电源上仅提取0.1mA的小偏压电流(信号电流的1%),以通过控制V4来设置这些电路的运行点。
利用输入电路恢复的差分信号(已恢复的信号118)由处理模块512处理成均衡的信号122,该均衡信号如前面所述那样用于驱动输出电路。
处理模块512包括需要一定量功率的模拟处理电路(在图7至23中说明),根据技术和电路实现方式,该一定量的功率可以从电压节点V3或者V4获得。然而,在目前的设计约束条件下,将难以提供此功率并同时在增强电路506的输入和/或输出上满足HDMI技术规范。相反,根据本发明的优选实施方案,从+5V的电源获取用于处理模块512的功率,该+5V电源是由HDMI源Tx通过HDMI缆线来提供。但是,因为来自+5V电源的可用使用的电流非常小(5mA),保存该功率是必须的。将功率转换器520用于降低该电压,同时增加可供模拟处理电路使用的电流。
图27示出了功率转换器520的框图。此电路包括两个递降电路522和524。第一递降电路522从+5V电源产生一个中间电压(中间电压节点526,+2.5V),而第二递降电路524从该中间电压产生一个+1.25V的供电电压。然后,+1.25V的供电电压可用于为处理模块512中的模拟处理电路供电,即去偏差电路110和均衡电路112。
该第一递降电路522包括电容器C14和C15以及4个开关S11至S14。开关S11连接在+5电源与电容器C14的正端之间;开关S13连接在电容器C14的正端与中间电压节点526(2.5V)之间;电容器C14的负端经由开关S14连接到共地点,并且通过开关S12连接到中间节点526;并且电容器C15连接在中间节点526与共地点之间。
该第一递降电路522由一个二相时钟信号(未示出)驱动,该信号具有两个非重叠阶段,一个“充电”阶段和一个“放电”阶段。在“充电”阶段,开关S11和S12被关闭,而开关S13和S14被打开,并且电容器C14因此而被切换到+5V电源与中间电压节点526之间的一个电路中。在“放电”阶段,开关S11和S12被打开,而开关S13和S14被关闭,并且电容器C14因此被切换到与电容器C15并联的一个电路中,即处于中间电压节点526与地之间。该二相时钟信号的频率可以方便地在15MHz左右,相同的频率也可以用于在可任选的电压增强器514(图26)的相似电路中进行泵送。
在递降电路522已经运行了一个短时段并且已经达到均衡后,中间电压节点526处的电压将会从0V上升到+5V输入电压的大约一半,也就是2.5V。
该第一递降电路522有效地充当一个(几乎)无损耗的直流到直流转换器,它将+5V转换到+2.5V。第二递降电路524包括电容器C16和C17以及4个开关S15至S18。开关S15连接在中间电压节点526与电容器C16的正端之间;开关S17连接在电容器C14的正端与+1.25V的供电电压输出之间;电容器C16的负端经由开关S18连接到共地点,并且通过开关S16连接到+1.25V供电电压输出;并且电容器C17连接在+1.25V供电电压输出与共地点之间。
第二递降电路524的运行类似于第一递降电路522的运行,使用相同的2相时钟信号来关闭和打开这些开关S15至S18,以产生+1.25V的供电电压。
因此,可以将功率转换器520实现为第一和第二递降电路522和524的组合,这种组合是一种(几乎)无损耗的直流到直流转换器,它将+5V转换为+1.25V。
参数设置
包括4个增强电路的改进的HDMI缆线20可以利用很多不同长度的基本(无源式)HDMI缆线40中的任意一种来制作。本发明的另一个目的是提供用于校准去偏差和均衡参数的多种方法以补偿缆线的差分偏差和频率响应。
如以上的图5和图6所示,参数存储器102被连接到这些差分去偏差电路110各自的去偏差参数输入126上,并且连接到这些均衡电路112各自的均衡参数输入128上。可以在制造时为参数存储器102载入参数值。
参数存储器102可以整合在增强装置100之中,或者可以是一个分离的装置,与增强装置100一起安装在一个小的印刷电路板(PCB)或者其他承体上。
提出了过用于校准参数的三种替代方法:实时校准法;频率域校准法;以及时域校准法。因为物理缆线是十分稳定的,所以一旦对这些参数已经进行了原始设定,就不会动态地现场调整它们,尽管实时校准方法肯定能够被适配为进行这种调整。
在所有的校准方法中,在“其他HDMI信号”54(图5)中提供进入增强装置以控制校准过程(设置参数)的入口,其形式为包括“串行数据”(SDA)和“串行时钟”(SCL)的一种控制总线。
图28示出了图4的改进的HDMI缆线20,图中示出了可用于校准缆线的一些外部连接。注意,无进入增强装置30的直接物理入口,并且仅使用了现有的HDMI信号。在校准过程中使用的连接是:532:+5V电源以及接地(2根导线);534:4个差分信道输入(8根导线);536:4个差分信道输出(8根导线);以及538:控制总线SDA+SCL(2根导线)。
电源532的导线和控制总线538的导线简单地穿过缆线20,并因此出现在两端。差分输入和输出信道(分别是534和536)终止在缆线内的增强装置30(100)上。
图29示出了在实时缆线校准方法中使用的一个实时配置540。该实时配置540包括一个实时测试设备542和图4的改进的HDMI缆线20,然而该缆线包括一个扩展的增强装置544。该扩展的增强装置544包括增强装置30(图5)和用于分析增强信号124并提供进入控制总线538接入的附加电路。
实时测试设备542包括一个+5V电源以向该缆线提供功率(+5V电源和地532);一个数据模式发生器,该数据模式发生器用于生成与HDMI一致的差分数据和时钟信号以馈送到差分信道输入534,以及一个控制计算机(PC),该控制计算机控制由数据模式发生器输出的数据模式,并且在控制总线(SDA+SDL)538上与缆线中的扩展的增强装置544通信。包括一组典型的差分终端电路504(图24)的一个终端装置“Term”被连接到差分信道输出536上。
为了校准缆线(每根缆线在生产时独立地进行校准),该实时校准方法包括以下步骤:
-PC中的一个控制程序指令该数据模式发生器将HDMI数据模式发送到该缆线的差分信道输入534中;
-PC中的控制程序使用控制总线538将去偏差和均衡参数发送到扩展的增强装置544;
-扩展的增强装置544执行由这些设置参数确定的去偏差和均衡步骤;
-扩展的增强装置544分析去偏差的和均衡的信号的质量;
-扩展的增强装置544在控制总线538上向PC报告质量结果;
-对每个差分信道重复前述步骤并且使用不同的参数;
-确定最优化设置并且永久性地设置到扩展的增强装置544内的参数存储器102中。
为了进行一次附加核查以验证已校准的缆线的正确运行,可以在扩展的增强装置544中包含一个内装的自测试(BIST),其中在扩展的增强装置544中验证从数据模式发生器发送到这些缆线差分信道中的一个已知模式的接收。
图30示出了扩展的增强装置544的一个简化框图,该扩展的增强装置包括图5的增强装置30、一个控制接口546、以及一个性能分析电路548。四个信道增强电路100中仅有一个代表性的电路示于图30,应当理解,三个差分TMDS信道的每一个以及差分时钟信道是由一个对应的信道增强电路100进行处理。
控制接口546在控制总线538上与实时测试设备542进行通信,并且在参数设置连线550上与参数存储器102(在增强装置30中)进行通信。
性能分析电路548仅在校准扩展的增强装置544时被激活(在控制接口546的控制下接通电源)。
性能分析电路548包括一个差分到单端模块552、一个线性相位补偿器554、一个过采样和重新计时模块556、以及一个训练功能模块558。训练功能模块558的一个输出在控制连线560上连接到控制接口546的一个输入上。训练功能模块558的两个可任选的输出(参数连线561)被连接到信道增强电路100的去偏差和均衡参数输入126和128上,从而绕过参数存储器102。
未在图30中示出的是一个常规的时钟恢复电路,该电路从这些差分信道中的任何一个恢复时钟,并且生成一个多相时钟信号(时钟相位PH0至PH23)。多相位时钟信号的生成可以利用一个锁相环路以产生一个时钟的多相位来实现,该锁相环路使用多种公知技术中的任何一种,在此不再详述。
尽管通过实时缆线校准方法来校准四个信道增强电路100的每一个,但它的“增强的信号”对124被截取并且连接到性能分析电路548上。
注意,可以共享一个单一的通用性能分析电路548以用于顺次校准四个信道增强电路100。可替代地,在扩展的增强装置544中可以包括多个性能分析电路548,该装置允许并行地校准这些信道增强电路100。
在性能分析电路548中,该差分信号被连接到差分到单端模块552,该模块将增强的信号124转换为一个单端信号562,该单端信号被输入到线性相位补偿器554,该线性相位补偿器还接收多相位时钟信号的PH0相位,并且作为输出产生一个相位对齐的信号564(即,一个经过预处理的数据信号)。
过采样和重新计时模块556接收相位对齐的信号564连同多相位时钟信号的所有24个相位(PH0至PH23),以产生一个24样本数字采样信号566,然后该信号被输入到训练功能模块558。
模拟相位恢复(线性相位补偿器554)
在差分到单端模块552中完成了到单端信号562的转换后,数据即准备就绪进行采样(转换成数字信号)。然而,问题是相对于采样时钟而言数据的相位是未知的。当这种相位关系未知时,存在对数据流中的数据在数据传输过程中的采样和误解释的危险。为了限定在板时钟(多相时钟的PH0)与数据(信号端信号562)之间的相位关系,使用了一个模拟相位检测器(位于线性相位补偿器554内)。数据和恢复的时钟的频率是等同的,因为两者的计时来自相同的来源,也就是传输的时钟,因此无需频率调整。线性相位补偿器554使用的方案类似于Afshin Rezayee和KenMartin的文献A10-Gb/s Clock Recovery Circuit with Linear Phase Detectorand Coupled Two-stage Ring Oscillator(一种具有线性相位检测器和连接两级环振荡器的10Gb/s时钟恢复电路)所说明的方案。这篇文献2002年在意大利的佛罗伦萨欧洲固态电路会议(European Solid State CircuitsConference,SSCIRC)第419-422页上发表,该文献通过引用结合在此。
在Rezayee和Martin的这种相位检测方案中,围绕数据流中的上升沿产生一个时间窗口。相位检测器仅在此窗口内可以使用。该窗口所具有的长度是保证存在一个时钟边沿,但仅有一个。在Rezayee和Martin的实现方式中,时钟和数据被锁定以便时钟边沿出现在数据位的中间。这允许对齐的时钟在数据稳定的区域进行采样。
在此所说明的相位检测电路的实现方式中,线性相位补偿器554对齐了时钟和数据边沿。在可以确定位值之前,在一个分离的电路模块(过采样和重新计时模块556)中对产生的相位对齐的数据信号(相位对齐的信号546)随后进行过采样。
图31示出了线性相位补偿器554的一个示例性实现方式的框图。线性相位补偿器554包括:
-一个可编程模拟延迟568,它具有一个数据输入(Din)和一个控制输入(Cin);以及一个模拟相位检测器(APD)570,它包括:一个窗口生成器572;
-一个相位检测器574,它具有一个时钟输入“CK”、一个数据输入“Data”以及一个允许输入EN;
一以及带有输入“Up”和“Down”的一个电荷泵576,并且包括一个电容器C18。
到线性相位补偿器554的输入是数据信号(单端信号562)以及时钟信号(已恢复的多相时钟的PH0)。数据信号被连接到可编程模拟延迟568的数据输入Din,其输出是相位对齐的信号564(经过预处理的数据信号)。信号564进一步连接到窗口生成器572的输入,该窗口生成器的输出连接到相位检测器574的允许输入“EN”。相位检测器574的时钟输入“Ck”接收多相时钟信号的0相位PH0。相位检测器574的输出驱动电荷泵576的“Up”和“Down”输入。电荷泵576的输出是模拟控制信号,该信号被连接到可编程模拟延迟568的控制输入Cin上。
窗口生成器572在输入数据上检测正边沿并且生成用于相位检测器574的允许(EN)信号,该信号的持续期间保证包含时钟的一个边缘,数据将被锁定在该边缘上。
相位检测器574使用由窗口生成器572提供的允许信号(EN)来比较允许信号(EN)的长度范围内的“Data”和“Ck”信号的相位。相位检测器的输出通过电荷泵576控制可编程模拟延迟568,该电荷泵是通过给电容C器18充电或者通过其他适当的装置来产生控制电压的一种控制电压发生器。
可编程模拟延迟568从相位检测器570(控制输入“Cin”)获取控制信号并且以一个程序可编程的量来延迟该数据信号,以使它与时钟信号对齐。因此,可编程模拟延迟568的输出是相位对齐的信号564。
在ISI(符号间干扰)和抖动存在时,这种线性相位补偿器554可稳健地工作,并且将板载时钟边沿与数据信道中基本为“理想的”数据传输点对齐。
过采样
相位对齐的(数据)信号564是一种轨对轨模拟信号,它仍可以包含符号间干扰(ISI)、畸变、噪声以及其他缺陷。在过采样和重新计时模块556(图30)中,以信号时钟速率12倍的一个速率对这种信号进行有效采样,即在每个位周期中,以12个等间隔对数据信号进行采样,以产生12个数字样本。由于信号的高速率(典型地是1.65Gbs),对信号以高于12倍时钟信号的速率进行实际采样是不可行的。相反,通过利用时钟信号的12个等间隔相位对信号进行采样可获得同样的效果,每个时钟相位产生一个数据样本,因此,12个样本代表一个数据位。在本实施方案中,使用24个时钟相位(多相时钟信号的PH0至PH23)以便不但获取以12个采样相位表示的一个数据位,而且获取以6个采样相位表示的前一数据位的后一半和以另外6个采样相位表示的下一个数据位的前一半(因此,将常规数字寄存器逻辑和流水线技术用于观察“未来”)。
因为过采样,所以术语“位”可能变得含糊不清。术语“位”、“首要数据位”以及“位时钟周期”将用于表示标称1.6Gbs数据位和它们的周期;“样本”和“样本位”表示每个位时钟周期的12个样本之一;并且“24样本字”表示所述的24个样本的集合。
因此,通过输出24样本数字采样信号566,该过采样和重新计时模块556以该位时钟速率产生24个样本(一个“24样本字”)。
图32示出了图31的可编程模拟延迟568中的数据相位移动以及图30的过采样和重新计时模块556中的过采样。图32中的简图600示出了一个示例性波形602、一个延迟波形604、一组采样时钟606、一个24样本字608以及表示一个位周期和前后位的一个比例。
示例性波形602代表相位对齐之前的单端信号562(图30)的一个实例。注意,该信号呈现为“1”的位并在1到0过渡附近存在一部分畸变(噪声或者ISI),并且它未与表示的位周期对齐。延迟波形604表示在经过线性相位补偿器554延迟后的相应的相位对齐的信号564。注意,该信号现在基本上与指定的位周期对齐,但是仍包含失真。利用由过采样和重新计时模块556中采样时钟606组所表示的多相时钟(PH0和PH23)的24个相位对此信号进行采样,产生24样本字608。24样本字608包括来自前一位周期的6个样本(000000)、来自该位周期的12个样本(111111111100)以及来自下一位周期的另外6个样本(000000)。
24样本字608作为24样本数字采样信号566由过采样和重新计时模块556输出到训练功能558。
眼质量确定
训练功能558(图30)可以通过评估该24样本数字采样信号566来向实时测试设备542提供反馈,该24样本数字采样信号是如图32的24样本字608中所示出的一个24样本字流。以此方式,时域测试设备542就能够调节当前正在被校准的信道增强电路100的多个可调节参数。
本发明的优选实施方案中所采取的方法是系统化地完成这些参数设置的可能排列的每一个;观察并测量预处理的信号(单端信号562,它被过采样为24样本数字采样信号566)的质量以便以一个“质量数”的形式获取一个质量的测量值;并且将产生最优化质量数的设置保存在参数存储器102(图30)中。
这些去偏差和均衡设置可以包括(在示例实施方案中的实际值示于括号中,基于位过采样因数12):
-差分延迟补偿的设置(7个值,范围从大约0到大约360psec);
-在正的或负的极性信号(正的或负的)中插入差分延迟;以及
-多达32个频率响应(缆线)均衡设置。
注意,这里的位时钟与数据位之间的相位偏移是不予以考虑的,它由线性相位补偿器554独立地并且自动地进行调整。相位对齐的数据信号564在相位上将是十分精确,即去偏差和均衡配置是在最优化设置附近的范围内的条件下,将标称位周期集中在24采样字的中间12个样本上。若不是这样,数据/时钟相位的对齐是否为次优化的并不重要。
训练功能558的实现方式
尽管实时校准方法可以如上所述通过PC(图30)在逐步控制下实施,但有利的是允许训练功能558绕过参数存储器102并且自动地执行设置这些参数的试算值的重复性步骤(126和128),并且对每个信道对PC仅报告最终结果,然后PC可以将“最优化”设置载入参数存储器102中。
可替代地,该PC可以仅用于启动实时校准,最终结果(“最优化设置”)在无PC干预的情况下被自动地载入参数存储器中。
图33示出了训练功能558的优选实施方案700的一个简化框图。训练功能700包括以下模块:
-一个位长度检测模块702;
-一组长度-i计数器(i=5至12),附图标记704至718表示;
-一个位质量计算器720,包括一个最优化质量数寄存器722;
-一个最优化设置存储器724,它具有输入D和W,以及一个输出Q;
-一个写允许门EN 726;
-一个当前设置存储器728;
-一个评估运行控制模块730;以及
-一个选择器MUX 732。
对训练功能700的输入是24样本数字采样信号566,它连接到位长度检测模块702以及时钟(多相时钟信号PH0)上。位长度检测模块702的输出是一组计数使能信号734,一个计数使能信号连接到长度-i计数器704至718的每一个。长度-i计数器704至718的每一个的输出提供对位质量计算器720的输入。接着,位质量计算器720利用一个“保存最优化设置允许”控制信号736连接到写使能门EN 726。写使能门EN 726的其他输入从评估运行控制模块730接收一个“计算结束”信号738。写使能门EN726的输出连接到最优化设置存储器724的写控制输入“W”。最优化设置存储器724的输出Q发送一个多位的“最优化设置”信号740,该信号是表示多个去偏差和均衡设置值的一个数字控制字。该“最优化设置”信号740被连接到选择器MUX 732的两个数据输入之一,该选择器MUX的其他数据输入接收一个类似的数据字,即来自当前设置存储器728的一个“当前设置”信号742。“当前设置”信号742还被应用到最优化设置存储器724的数据输入D上。评估运行控制模块730的多个输出包括连接到写允许门EN 726的“计算结束”信号738(前面已经提及),以及连接到选择器MUX 732的选择输入的一个“搜索结束”信号744。选择器MUX 732的输出(根据“搜索结束”信号744的状态,输出“当前设置”742或者“最优化设置”740)被分成去偏差参数126和均衡参数128,它们在参数连线561上发出,参见图30。
训练功能700进一步由控制连线560和控制接口546(图30)连接到实时测试设备542(图29)中的PC上,其目的是启动评估运行控制730和报告“最优化设置”信号740或者“当前设置”信号742,这可以是由PC中的控制程序所要求。
训练功能700的整个运行由评估运行控制模块730进行控制,简要的说,该评估运行控制模块允许测试在预定组的参数设置的每一个(“当前设置”)上运行(一个“评估运行”)一个特定的时间段(对应于接收的数据位的一个具体个数N)。训练功能700的每个“评估运行”在等同于N个最初数据位(一个“N”位的观察周期)一个持续期间内运行。一个“训练运行”是多个“评估运行”的一个序列,每一个评估运行具有一个不同组的“当前设置”。“训练功能”的目的是选择给出“最优化”(最高)质量数的去偏差和均衡设置的排列,并且在控制连线560和控制总线538上将这些设置报告给PC,并作为校准结果用于由PC随后装入参数存储器102。训练功能可以由在控制连线560上从PC接收的一个触发来调用(启动)。“训练运行”的运作借助于一个流程图(下面的图34)来进一步说明。首先简要地解释图33所示的训练功能700的各个模块的功能。
位长度检测模块702接收24样本数字采样信号234,如上所述(图32),该信号表示一个过采样接收位(名义上位于中间的12个样本中)和相邻位的样本,并且将它作为一个24位(样本)的数据字来对待;并且在每个这样的数据字群集(运行期)内检测相邻的“1”,这些相邻的“1”在每端由至少一个“0”样本包围。例如图32的24样本字608“000000111111111100000000”包含10个“1”样本的一个运行期。位长度检测模块702的功能是通过包含在其中的“1”运行期(若有的话)的长度来对每个达到的24样本字608进行分类,并且相应地增加对应的长度-i计数器(704至718)。在以上的示例中,长度-10计数器714将被增值。
注意,不存在用于长度5以下或者长度15以上的计数器;这些长度被忽略。
这样,对于每一评估运行,长度-i计数器704至718记录并累记在数字采样信号234内的24样本字流中相应的“1”运行长度的发生次数。
在每次评估运行结束时,长度-i计数器704至718的输出被馈送到位质量计算器720中,该位质量计算器根据一种启发性算法从累计的长度计数的集合中计算一个质量数。回顾“训练”模拟前端的目的是发现“最优化设置”,“最优化设置”是产生最适合的均衡设置(见均衡模块206,图2和图22)并且通过调整差分去偏差204来“最优化地”排除任何可能存在的差分偏差的设置。交替的“1”和“0”的一个理想数据信号(它是完美地相位对准的,参见线性相位补偿器210,图23)在过采样后将产生如下的连续性24样本字:
000000111111111111000000
111111000000000000111111
并且对运行长度12产生高计数。长度6的运行将不被计数,因为只对在运行期两侧中的每一侧上带有“0”样本的“1”样本的连续运行期进行计数。因此,位于窗口端部的6个样本不会被计数,它们分别是在前面的的周期中已被计数或者在后续位的周期中将被计数的位的一部分。
如果信号形状是完美的(每位12个“1”样本)但是相位的对准偏差了一个或几个样本,结果是将对运行长度12的同样的高计数进行记录。如果信号被畸变(不完美的差分去偏差、高的ISI、或者非优化均衡设置),可能记录其他长度。
在一个评估运行结束时,由位质量计算器720通过将每个长度-i计数器704至718的内容与长度专有的权重值相乘并对这些积求和而计算出质量数:
对i=5至12而言,位质量数=SUM(Length.sub.i count xWeight.sub.i)
在本发明的实施方案中,已经使用下组权重值,但其他权重值也可以给出好的结果:
Weight.sub.5=-2
Weight.sub.6=-2
Weight.sub.7=-1
Weight.sub.8=1
Weight.sub.9=1
Weight.sub.10=2
Weight.sub.11=4
Weight.sub.12=8
正如可预期的那样,所选择的权重数提示表示一个完美脉冲的运行长度12具有最高的权重,而小于8的运行长度可能表示严重的畸变,从而对位质量数产生负作用。
来自具有一组具体设置(当前设置)的每个评估运行的位质量数与当前存储的最优化质量数(在寄存器722中)进行比较。如果它超出了前一个最优化质量数,就以更高的数更新该最优化质量数722,并且将当前设置保存在最优化设置存储器724中。图33表明了这种功能,其中位质量计算器720的输出(“保存最优化设置允许”控制信号736)与来自写使能门EN 726中的评估运行控制模块730的“计算结束”信号738进行“与”运算,以产生用于最优化设置存储器724的一个写信号(“W”输入),而与此同时,将当前设置展示在最优化设置存储器724的数据输入“D”上(来自当前设置存储器728的“当前设置”信号742),致使它存储当前设置。
另一方面,如果对于一个给定的当前设置所获得的一个位质量数并不高于已存储在寄存器722中的最优化质量数,那么写使能门EN 726就不被启动,并且当前设置不存储到最优化设置存储器724中。
评估运行控制模块730为每次评估运行选择一个当前设置排列并且在每次评估运行持续期间将它存储在当前设置存储器728中。在每次评估运行过程中,通过选择器MUX 732馈送“当前设置”742以便将这些去偏差和均衡参数(参数连线561上的126和128)提供到差分去偏差和均衡模块(分别为110和112)。
在用尽所有排列后,也就是在“训练运行”结束时,由评估运行控制模块730发出“搜索结束”信号744,然后使选择器MUX 732将“最优化设置”发送到去偏差和均衡参数信号(参数连线561上的126和128)中。
为每次评估运行所保存的接收数据位的数量N可以在PC的控制下来确定,PC还确定在校准过程中由数据模式发生器所发送的数据模式。根据缆线的长度和数据模式的特性,数量N可以从大约256至10000。
由于目前的技术限制,将训练功能电路700的模块702至718复制(复制未在图33中示出)。这些模块的每一个以一半的速度运行对交替接收的数据位来处理24样本数字采样信号566,在每次评估运行结束时从两组计算器的长度-i计数器的内容简单地计算位质量数。因此,实际上对于每次评估运行而言,处理了总计2N的位。
还可以设想在细节上不同于实施方案700的训练功能558的替代实现方式。例如,用于对接收的数据信号进行过采样的时钟相位数量可以小于或者大于24,并且过采样的窗口可以包括至少一个位周期(中间的样本),但是相对于临近的位更窄或更宽。可以累计“0”样本的运行长度,而不计算“1”样本的运行长度,并且可以将不同的权重应用于运行长度计数。本领域的技术人员可能想到的这些和其他变化包含在本发明的范围内。
图34示出了训练运行800的一个高水平流程图,图中说明了训练功能558(对应于图33的实施方案700)的运作。训练运行800是一个有限过程,可以调用它来进行从“开始”到“完成”通过若干动作或者逻辑判断步骤:
802:“重新设置最优化质量数(bestQN)”;
804:“获得第一当前设置”;
806:“进行一次评估运行”;
808:“计算一个质量数(QN)”;
810:“所计算的质量数是否大于最优化质量数(QN>bestQN)?”,是或否;
812:“将最优化设置设定为当前设置,并将最优化质量数设定为所计算的质量数”(将最优化设置设定为当前设置;将最优化质量数设定为QN);
814:“训练是否完成?”,是或否;
816:“获得下一个当前设置”;以及
818:“将最优化设置发送到PC”。
当前设置是指可以控制的参数,即差分去偏差和均衡参数126和128,图30。在训练运行的开始,将一个存储的变量“最优化质量数”(bestQN)初始化(“重新设置bestQN”802)并且建立一个第一组参数(“获得第一当前设置”804)。接下来经过步骤806(“进行一次评估运行”)至816(“获得下一个当前设置”)的一个循环,该循环一直执行直到所有设置(参数的排列)已经用尽并且完成训练,这由步骤814(“训练是否完成?”)来表示。该训练运行800以步骤818(“将最优化设置发送到PC”)结束。
在该循环(步骤806至816)内,步骤806(“进行评估运行”)后面的步骤808(“计算一个质量数”)从评估运行的结果计算出质量数。例如,步骤808可以由图33的位质量计算器720来执行。在下一个步骤810“所计算的质量数是否大于最优化质量数”中,在最后计算的质量数(QN)和存储的“最优化质量数”(bestQN)之间进行比较。如果QN大于bestQN,那么就对当前设置进行分配并存储在一个变量“最优化设置”中,并且还利用最后计算的QN(步骤812)更新存储的变量“bestQN”。在步骤814“训练是否完成?”中,确定是否已经评估了参数的全部有效排列。如果训练没有完成,在步骤816“获得下一个当前设置”中建立下一个排列,并且该循环继续评估运行(步骤806)。如果不再有排列进行评估,训练完成(步骤814“训练是否完成?”中的“是”),放弃当前设置,并且在该训练运行800退出之前,在步骤818将最优化设置发送到PC。
在如图35所示的示例性的评估运行方法900的一个子程序流程图中,进一步细化了步骤806的评估运行。评估运行900从“进入”到“返回”通过若干步骤,它们或者是动作或者是逻辑判断:
902:“将当前设置发送到差分去偏差和均衡模块”;
904:“重新设置长度[i]计数器”;
906:“获得下一个过采样位”;
908:“计算运行长度(RL)”;
910:“对于每个i,如果RL[i]不为0,则对长度[i]的计数器进行增量”;以及
912:“评估运行是否完成?”。
在步骤902中,当前设置(参见“训练运行”800的流程图)被发送到差分去偏差模块110和均衡模块112(在参数连线561上),并且在该评估运行900持续过程中保持不变。在步骤904中,通过将所有的长度计数器重新设置为0将运行初始化。这些计数器对应于实施方案700的长度计数器704至718(图33)。在本发明的当前实施方案中,只提供i=5至15的计数器(所选择的运行长度为5至15),但也可以使用其他的范围。
在步骤906中获取下一个过采样数据位和相邻样本。这一“过采样”对应于前面说明的(图30)24样本数字采样信号566。在下一步908(“计算运行长度”)中,分析接收的过采样以确定如前面所述的“1”的运行长度(位长度检测702,图33)。此步骤产生在过采样中所发现的每次运行长度(仅包括5至15的运行长度)的一个指示。在下一步骤910(“对于每个i,如果RL[i]不为0,则对长度[i]的计数器进行增量”)中,对在前一个步骤中所指示的运行长度的每一个长度[i]计数器进行增量。
如果已经处理了足够数量的数据位(过采样),就在步骤912“评估运行是否完成?”中表示评估运行的结束,换言之,维持一个简单的循环计数,退出评估运行,也就是在训练运行800中返回到下一个步骤808,其中这些长度计数器的内容被转换成该质量数。
还设想了实时缆线校准方法的替代实现方式,它们在细节上不同于具有训练功能的实施方案700的实施方案540。例如,训练功能的一些功能(例如位质量计算)可以在PC上进行,而不是在扩展的增强装置544内,这要求将长度-i计数器(704至718)的内容从扩展的增强装置544在控制总线上周期性地传输到PC。本领域的技术人员可能想到的这些和其他变化包含在本发明的范围中。
图36示出了用于频率域和时域校准方法的一个通用的测试设置1000。该通用测试设置1000包括改进的HDMI(高清晰度多媒体接口)缆线20(参见图28)、一个PC1002以及一个测试设备1004,该测试设备是一个VNA(矢量网络分析仪)或者一个TDR(时域反射计)。PC 1002被附装到缆线的控制总线(SDA+SCL)538上。测试设备1004在缆线的两端连接到这些差分信道上,即四个差分信道输入(8根导线)534和四个差分信道输出(8根导线)536。
由PC 1002在一个标准PC接口1006上对测试设备1004进行控制以将激励信号发送到缆线输入(534)中并且从缆线输出(536)接收测量结果。这些结果经由标准PC接口1006被传递回PC以用于评估。
利用测试设备1004(或者是一个VNA或者是一个TDR)有可能既获得缆线的频率衰减也获得延迟特性,尽管需要使用公知的数学变换以便在分别利用VNA或者TDR获得的频率和时域结果之间进行转换。
图37示出了一种校准方法1100的简化高水平流程图,该方法可以与通用测试设置1000一起用于校准改进的HDMI缆线20中的增强装置30,它包括多个步骤:
1102:“选择一个第一去偏差参数设置”;
1104:“测量差分偏差”;
1106:“偏差是否可接受?”(是:转到步骤1110,否:转到步骤1108);
1108:“改变去偏差参数设置”;
1110:“选择一个第一均衡参数设置”;
1112:“测量衰减”;
1114:“衰减是否可接受?”(是:转到完成,否:转到步骤1116);以及
1116:“改变均衡参数设置”。
校准方法1100包括两个循环,用于设置去偏差参数的一个第一循环(步骤1104至1108)以及用于设置均衡参数的一个第二循环(步骤1112至1116)。该校准方法起始于一个(任意的)第一去偏差参数设置(步骤1102),其中PC 1002将一个第一去偏差设置载入增强装置30的参数存储器102(图36)中。
在步骤1104,正在被校准的差分信道的端到端差分偏差(从输入534通过包含增强装置30的改进的HDMI缆线20到输出536)被测试设备1004测量并且被报告给PC 1002。
在步骤1106,测量的结果在PC中处理,并且与设置用于测试的一个偏差阈值相比较,以及与前面的测试结果相比较。如果结果证明是可接受的,小于偏差阈值(并且理想地被最小化),那么校准方法进入步骤1110,否则改变该去偏差参数设置(在步骤1108),并且校准方法循环回到步骤1104。
在不太可能的情况下,在已经尝试了所有的去偏差设置后没有发现一个可接受的差分偏差测量时,该缆线被认为是有缺陷的。
在步骤1110,该校准方法以一个(任意的)第一均衡参数设置继续进行,其中PC1002将一个第一均衡设置载入增强装置30的参数存储器102(图36)中。也可以令人希望的是为来自于相同批次的所有缆线设置相同的均衡值,因为相同批次中的所有缆线都将具有相似的特性,因此节省了生产时间。
在步骤1112中,正在被校准的差分信道的端到端衰减(从输入534通过包含增强装置30的改进的HDMI缆线20到输出536)由测试设备1004进行测量并且被报告给PC1002。为了确保均衡参数的近似最优化的设置,测量衰减的频率有必要高达大约差分信道中传输的最快信号的频率,最高达到大约该数据的2/(位时间)-4(位时间)一个频率。
在步骤1114中,测量的结果(在所感兴趣的范围内所有频率的测量增益图)在PC1002中进行处理,并且与位于一个预定范围内的一个要求相比较,即接近于0db或者更大(HDMI技术规范的最低要求),并且小于一个预定的限制。如果结果证明是可接受的,即位于预定的范围内,那么校准方法完成,否则改变均衡参数设置(在步骤1116中),并且该校准方法循环回到步骤1112。在不太可能的情况下,当试测了所有均衡设置后没有发现可接受的衰减(增益)测量时,该缆线即被认为是有缺陷的。
对缆线的4个差分信道的每一个必须成功地运用这种校准方法,此后,缆线即被认为是校准过的并且满足HDMI技术规范。
图38示出了本发明的一个替代实施方案,其形式为一个修改了的改进的HDMI缆线1200。该修改了的改进HDMI缆线1200包括基本HDMI缆线40(与它在改进的HDMI缆线20中的使用相比无变化);一个小印刷电路板(PCB)1202;一个连接器1204;以及安装在PCB 1202上的一个修改的增强装置1206。
PCB 1202对修改的增强装置1206提供物理支持,连同到基本HDMI缆线的这些导体上的连接(PCB轨道)。
修改的增强装置1206是基于增强装置30,并设有附加的输入。可以回想,增强装置30提供多种功能,包括差分去偏差电路110(图5),它用于调整通过基HDMI缆线40传递的差分信号的两级的一个已存在的时间偏差。
在增强装置30中,每个差分信号(HDMI输入50,图6)的极各自被直接连接到增强装置30上。
在修改的改进HDMI缆线1200中,每个差分信号的极各自通过PCB1202的轨道被连接到修改的增强装置1206的两个或者更多(优选地三个)可选输入上,如图38所示。为了清楚起见,图中仅示出了HDMI输入50的一个示例性输入的正极,它连接到修改的增强装置1206的三个输入上:
-一个单极信号导线1208直接地或者经由一个短的PCB轨道从基本缆线40被连接到修改的增强装置1206的一个第一输入终端1210上;
-第一输入终端1210通过一个第一PCB轨道1212被连接到修改的增强装置1206的一个第二输入终端1214上;并且
-第二输入终端1214通过一个第二PCB轨道1216被连接到修改的增强装置1206的一个第三输出终端1218上。
HDMI输入50中的示例输入的负极以及其他HDMI输入50的两极都同样地通过短PCB轨道各自被路由连接到修改的增强装置1206的三个终端的一个分离的组上。
PCB轨道1212和1216(象征性地示出并且不是按比例的)被设计为每一个提供从基HDMI缆线40到达的信号的一个微小延迟。因此,修改的增强装置1206接收相同信号的三个副本,各自在三个输入终端1210、1214以及1218上都延迟一个微小量(优选地是100皮秒,对应于大约2cm的PCB轨道)。在修改的增强装置1206中,可以为每个差分HDMI输入的每个极独立地选择来自输入终端中任意一个的三个信号中的任何一个。选择之后,采用上面对增强装置30所说明的相同方式在修改的增强装置1206中对这些信号进行处理。
以此方式,通过粗和精调整可以实现差分信号的去偏差。粗调整是通过选择用于每一个差分信号的任一极的一个或者两个PCB延迟来完成的。精调整是通过调整差分去偏差电路110的可调节延迟300(图7)来完成的。因此,相比于增强装置300,可以实现更宽范围的去偏差,或者相反地,在修改的增强装置1206中需要提供更少的片内电路(更少的延迟级306)。
图39示出了类似于图5和6的增强电路100的修改增强装置1206的一个典型的(四个中的一个)修改了的增强电路100A,其中用相同的附图标记表示相应的元件。修改的增强电路100A包括HDMI输入电路106、差分去偏差电路110、均衡电路112以及HDMI输出电路108。
示于图39的还有原始信号输入(对)116(参见图6),它包括正和负极性(分别为V+和V-)以及PCB轨道(延迟元件)1212和1216,它们如图38所示将正极(V+)连接到修改增强装置1206的三个输入端1210、1214以及1218上。
原始信号输入(对)116的负极性(V+)被类似地连接到三个输入终端上。
另外,修改的增强电路100A包括两个输入选择电路1220和1222。到HDMI输入电路106的输入是一个延迟的原始输入信号(对)116A,它是在按顺序经过由这些PCB轨道(在正极信号中的1212和1216,以及负极中的相等延迟)所构成的延迟元件之后的最初原始输入信号(对)116。HDMI输入电路106作为HDMI缆线的终止端起作用。原始输入信号116的未延迟的正极V+和它的多个延迟的形式(输入终端1210、1214、以及1218)被输入到输入选择电路1220,并且类似地,负极V-进入输入选择电路1222。等同于增强电路100的“已恢复的信号”(对)118的一个“选择的恢复信号”(对)118A是由输入选择电路1220和1222产生并且输入到差分去偏差电路110。“选择的恢复信号”(对)118A可以是已经通过选择输入选择电路1220和1222的适合设置被部分地被去偏差。
与增强电路100相比,修改的增强电路100A的剩余电路没有变化:差分去偏差电路110输出“去偏差的信号”(对)120,该去偏差的信号”(对)被输入均衡电路112;均衡电路112输出“均衡的信号”对122,该“均衡的信号”对被输入HDMI输出电路108;并且最后,HDMI输出电路108输出“增强的信号”(对)124,该“增强的信号”(对)是HDMI输出52(图5)之一。
如以上所指出,差分去偏差电路110的实现方式可以保持不变(例如,具有8个片上延迟级306,参见图8),或者可以包括更少的(例如3个)延迟级306,从而节省片上面积。输入选择电路1220和1222的控制可以与模拟选择级308(图8)的控制一同进行操纵,以便产生可调节延迟的一个对应的范围,该可调节延迟是可调节延迟300(图8)和由选择的PCB轨道提供的延迟的结合。
作为一个实例,采用各自具有100psec的两个PCB轨道延迟,以及各自具有25psec的三个片上延迟级,在25psec的步幅中用修改的增强装置1206可以实现0至275psec的延迟。可以根据HDMI缆线的类型和范围(长度)所提出的要求容易地设计其他组合形式、更多或者更少的可选择的PC轨道延迟、更多或者更少的片上延迟级以及更长或者更短的延迟增量。
尽管已经详细说明了本发明的多个实施方案,但是本领域的技术人员应明白,在以下的权利要求书的范围内,可以对这些实施方案做出各种变化和修改。
Claims (21)
1.一种缆线,该缆线用于将传输数据源装置连接到接收数据接收点装置上并且承载差分数据信号,该缆线包括:
增强装置,该增强装置用于增强这些差分数据信号中的至少一个,包括:
电子电路,该电路用于从这些差分数据信号的该至少一个中获取运行该增强装置所需要的电功率中的至少一部分。
2.如权利要求1所述的缆线,其中该增强装置包括:
差分输入电路,用于从该数据源装置接收这些差分数据信号之一;以及
差分输出电路,用于将这些差分数据信号之一的增强信号传输到该数据接收点装置,其中从该数据源和数据接收点装置获取了所述至少一部分的电功率。
3.如权利要求2所述的缆线,其中该差分输出电路以及该差分输入电路是串联的,以便将电流从该数据接收点装置传导到该数据源装置。
4.如权利要求3所述的缆线,其中该差分输出电路以及该差分输入电路在中间电压节点上连接,这样来自该数据接收点装置的负荷电流通过该差分输出电路流向该中间电压节点,并且该中间电压节点是作为该差分输入电路的供电电压而连接。
5.如权利要求4所述的缆线,进一步包括电压增强电路,位于该中间电压节点与为该差分输入电路提供电压的第二中间电压节点之间。
6.如权利要求5所述的缆线,其中该电压增强电路包括开关电容器以及2相时钟,该电容器用于周期性地从该中间电压节点将电能传输到该第二中间电压节点。
7.如权利要求2所述的缆线,其中该增强装置进一步包括具有传递函数的处理模块,该处理模块用于处理由该差分输入电路接收的差分信号并且将所处理的信号传送至该差分输出电路。
8.如权利要求7所述的缆线,进一步包括从可供使用的较高电压转换用于运行该处理模块的功率的功率转换器,该功率转换器包括开关电容器以及2相时钟,这些开关电容器用于将来自该可供使用的较高电压的能量传输到该处理模块。
9.一种方法,该方法用于将电能提供给连接于传输数据源装置与接收数据接收点装置之间的缆线中的增强装置,该方法包括以下步骤:
在该增强装置的差分输入电路中从该数据源装置接收差分数据信号;
将这些接收的差分数据信号的至少一个增强为增强的差分数据信号;
用该增强装置的差分输出电路将该增强的差分数据信号传输到该接收数据接收点装置;并且
从该数据源和数据接收点装置通过它们分别与该差分输入和输出电路的连接而获取功率以运行该增强装置的电路的至少一部分。
10.一种增强装置,该增强装置用于将传输数据源装置连接到接收数据接收点装置上,该传输数据源装置将差分数据信号发送进入该增强装置,该增强装置用于增强这些差分数据信号中的至少一个,该增强装置包括电子电路,该电子电路从这些差分数据信号的该至少一个中获取运行该增强装置所需要的电功率中的至少一部分。
11.一种缆线,该缆线用于将传输数据源装置连接到承载差分信号的接收数据接收点装置上,该缆线包括:
增强装置,该增强装置用于增强这些差分信号中的至少一个,该增强装置包括:
输入电路,该输入电路用于从该数据源装置接收原始差分信号并且输出恢复的信号;
去偏差电路,该去偏差电路带有第一可调节参数用于将该恢复的信号处理成去偏差的信号;以及
输出电路,该输出电路用于将该去偏差的信号放大成增强的信号并且将该增强的信号发送至该数据接收点装置。
12.如权利要求11所述的缆线,其中该增强装置进一步包括均衡电路,该均衡电路带有第二可调节参数用于调节该去偏差信号的频率响应。
13.如权利要求12所述的缆线,该缆线进一步包括控制总线,并且该增强装置进一步包括用于保存这些第一和第二可调节参数的参数存储器,该参数存储器可以从所述控制总线访问。
14.如权利要求11所述的缆线,其中该去偏差电路是一种模拟差分去偏差电路,该模拟差分去偏差电路用于通过改变该第一可调节参数来调整该差分信号的两极的现存的时间偏差,该模拟差分去偏差电路包括:
多个顺序安排的延迟单元;
模拟选择器,该模拟选择器选择由该模拟选择器选择的延迟单元产生的复合延迟;以及
模拟开关,将该复合延迟插入该差分信号的多极之中。
15.如权利要求14所述的缆线,其中该模拟开关将该复合延迟插入该差分信号的一极或另一极中。
16.如权利要求12所述的缆线,其中该增强装置进一步包括用于确定该缆线性能的性能分析电路。
17.如权利要求16所述的缆线,其中该性能分析电路包括:
差分到单端模块,用于将该增强的信号转换为单端信号;
线性相位补偿器,该线性相位补偿器利用公共时钟信号对该单端信号进行相位对齐;
过采样电路,该过采样电路提供该相位对齐的单端信号的数字表示以产生预处理数据信号;以及
训练功能电路,该训练功能电路用于估算该预处理数据信号的质量,并且通过改变这些第一和第二可调节参数来调整该去偏差和均衡电路的这些第一和第二可调节参数,以提高该预处理数据信号的质量。
18.如权利要求17所述的缆线,其中该训练功能电路进一步包括:
数字电路,用于估算该预处理数据信号的质量并且产生表示所述质量的质量数;
评估运行控制电路,该评估运行控制电路用于将去偏差和均衡电路的参数调节到若干预定的设置上,并且用于监测对每个设置的预定数量的过采样位;
存储器,用于保存对应于最高质量数的最优化设置;以及
装置,用于将所述参数更新到该最优化设置。
19.如权利要求18所述的缆线,其中用于评估质量的该数字电路包括:
长度检测电路,该长度检测电路用于确定在至少一个位周期的窗口内该预处理数据信号的数字表示中的连续的“1”或“0”样本的运行长度;
多个计数器,这些计数器用于在“N”位的观察期间的过程中对所选择的运行长度的发生次数计数;以及
位质量计算器,用于将这些计数器的输出处理成表示该预处理数据信号质量的质量数。
20.一种方法,该方法用于确定包括增强装置的缆线的性能,该增强装置接收差分数据信号,根据可调节参数对该差分数据信号进行去偏差并且进行均衡,并且输出增强的信号,该方法包括以下步骤:
将该增强的信号转换到单端信号;
利用公共时钟信号对该单端信号进行相位对齐;
对该相位对齐的单端信号进行过采样以产生预处理数据信号;
估算该预处理数据信号的质量;并且
调整这些可调节参数以提高该预处理数据信号的质量。
21.一种增强装置,该增强装置用于将传输数据源装置连接到接收数据接收点装置,该传输数据源装置将差分数据信号发送到该增强装置中,该增强装置增强该差分数据信号中的至少一个,该增强装置包括:
输入电路,用于从该数据源装置接收原始差分信号并且输出恢复的信号;
带有第一可调节参数的去偏差电路,该去偏差电路用于将该恢复的信号处理成去偏差的信号;
带有第二可调节参数的均衡电路,该均衡电路用于将该去偏差的信号处理成均衡的信号;
输出电路,该输出电路用于将该均衡的信号放大成增强的信号并且将该增强的信号发送到该数据接收点装置;
参数存储器,该参数存储器用于保存这些第一和第二可调节参数以及用于访问该参数存储器的控制输入。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US85603206P | 2006-11-02 | 2006-11-02 | |
US60/856,032 | 2006-11-02 | ||
US60/858,353 | 2006-11-13 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101542992A true CN101542992A (zh) | 2009-09-23 |
Family
ID=41124227
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2007800406367A Pending CN101542992A (zh) | 2006-11-02 | 2007-07-19 | 具有嵌入式功率控制的一种可编程高速缆线 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101542992A (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104160669A (zh) * | 2012-02-23 | 2014-11-19 | 晶像股份有限公司 | 在数量减少的物理信道上传输多个差分信号 |
CN104184572A (zh) * | 2013-05-23 | 2014-12-03 | 瑞鼎科技股份有限公司 | 时钟嵌入式序列数据传输系统及时钟还原方法 |
CN104811807A (zh) * | 2011-03-02 | 2015-07-29 | 三星电子株式会社 | 图像处理装置及其控制方法 |
US9871516B2 (en) | 2014-06-04 | 2018-01-16 | Lattice Semiconductor Corporation | Transmitting apparatus with source termination |
CN108269551A (zh) * | 2016-12-30 | 2018-07-10 | 乐金显示有限公司 | 显示接口装置及其数据传输方法 |
CN110071711A (zh) * | 2012-11-09 | 2019-07-30 | 台湾积体电路制造股份有限公司 | 开关电路 |
CN111147054A (zh) * | 2020-01-08 | 2020-05-12 | 电子科技大学 | 一种时序偏差自适应补偿电路结构 |
-
2007
- 2007-07-19 CN CNA2007800406367A patent/CN101542992A/zh active Pending
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9800930B2 (en) | 2011-03-02 | 2017-10-24 | Samsung Electronics Co., Ltd. | Image processing apparatus and method for selective power supply |
CN104811807B (zh) * | 2011-03-02 | 2017-04-12 | 三星电子株式会社 | 图像处理装置及其控制方法 |
CN104811807A (zh) * | 2011-03-02 | 2015-07-29 | 三星电子株式会社 | 图像处理装置及其控制方法 |
US9426526B2 (en) | 2011-03-02 | 2016-08-23 | Samsung Electronics Co., Ltd. | Image processing apparatus and method for selective power supply |
CN104160669A (zh) * | 2012-02-23 | 2014-11-19 | 晶像股份有限公司 | 在数量减少的物理信道上传输多个差分信号 |
US9537644B2 (en) | 2012-02-23 | 2017-01-03 | Lattice Semiconductor Corporation | Transmitting multiple differential signals over a reduced number of physical channels |
CN104160669B (zh) * | 2012-02-23 | 2018-09-14 | 美国莱迪思半导体公司 | 在数量减少的物理信道上传输多个差分信号 |
CN110071711A (zh) * | 2012-11-09 | 2019-07-30 | 台湾积体电路制造股份有限公司 | 开关电路 |
CN104184572A (zh) * | 2013-05-23 | 2014-12-03 | 瑞鼎科技股份有限公司 | 时钟嵌入式序列数据传输系统及时钟还原方法 |
US9871516B2 (en) | 2014-06-04 | 2018-01-16 | Lattice Semiconductor Corporation | Transmitting apparatus with source termination |
CN108269551A (zh) * | 2016-12-30 | 2018-07-10 | 乐金显示有限公司 | 显示接口装置及其数据传输方法 |
CN108269551B (zh) * | 2016-12-30 | 2020-10-23 | 乐金显示有限公司 | 显示接口装置及其数据传输方法 |
CN111147054A (zh) * | 2020-01-08 | 2020-05-12 | 电子科技大学 | 一种时序偏差自适应补偿电路结构 |
CN111147054B (zh) * | 2020-01-08 | 2024-06-07 | 电子科技大学 | 一种时序偏差自适应补偿电路结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101542992A (zh) | 具有嵌入式功率控制的一种可编程高速缆线 | |
CA2848033C (en) | Method and system for determining and improving performance of a cable | |
US7908634B2 (en) | High-speed cable with embedded power control | |
US8479248B2 (en) | Startup circuit and high speed cable using the same | |
US7873980B2 (en) | High-speed cable with embedded signal format conversion and power control | |
Lin et al. | A 2.5-to 3.5-Gb/s Adaptive FIR Equalizer With Continuous-Time Wide-Bandwidth Delay Line in 0.25-$ muhbox m $ CMOS | |
CA2847650C (en) | Method for deskewing a differential signal and a system and circuit therefor | |
WO2019041406A1 (zh) | 不雅图片识别方法、终端、设备及计算机可读存储介质 | |
US8520776B2 (en) | Data recovery system for source synchronous data channels | |
CN102469054B (zh) | 具有源极负反馈电路和反馈电路的差分均衡器 | |
US20180262374A1 (en) | Finite impulse response analog receive filter with amplifier-based delay chain | |
WO2015127859A1 (en) | Sensitive text detecting method and apparatus | |
US20100008414A1 (en) | High-Speed Signaling Systems And Methods With Adaptable, Continuous-Time Equalization | |
WO2018090461A1 (zh) | 多声道无线音箱之间数据同步的方法及系统 | |
KR101239487B1 (ko) | 가변 이퀄라이저 회로 및 이를 이용한 시험 장치 | |
CA1154150A (en) | Ghost cancelling system | |
US5666083A (en) | Discrete programming methodology and circuit for an active transconductance-C filter | |
EP3754852A1 (en) | Current signal generation useful for sampling | |
WO2017113589A1 (zh) | 声效模式同步方法及装置 | |
WO2018117525A1 (ko) | 2세대 전류 컨베이어를 이용한 오디오 수신 장치 | |
US20200083854A1 (en) | Programmable continuous time linear equalizer having stabilized high-frequency peaking for controlling operating current of a slicer | |
Carusone | Digital algorithms for analog adaptive filters | |
Klett | A variable gain low-noise amplifier for use in an integrated television tuner |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20090923 |