CN104160669A - 在数量减少的物理信道上传输多个差分信号 - Google Patents

在数量减少的物理信道上传输多个差分信号 Download PDF

Info

Publication number
CN104160669A
CN104160669A CN201380010748.3A CN201380010748A CN104160669A CN 104160669 A CN104160669 A CN 104160669A CN 201380010748 A CN201380010748 A CN 201380010748A CN 104160669 A CN104160669 A CN 104160669A
Authority
CN
China
Prior art keywords
differential
signal
channel
line
differential signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380010748.3A
Other languages
English (en)
Other versions
CN104160669B (zh
Inventor
G·P·琼斯
G·L·马克思
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lattice Semiconductor Corp
Original Assignee
Silicon Image Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Image Inc filed Critical Silicon Image Inc
Publication of CN104160669A publication Critical patent/CN104160669A/zh
Application granted granted Critical
Publication of CN104160669B publication Critical patent/CN104160669B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/14—Two-way operation using the same type of signal, i.e. duplex
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/14—Two-way operation using the same type of signal, i.e. duplex
    • H04L5/1423—Two-way operation using the same type of signal, i.e. duplex for simultaneous baseband signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Bidirectional Digital Transmission (AREA)

Abstract

在物理通信信道上传输除了其他差分信号之外的双向、虚拟差分信号。因此，四条信号线可以提供三个差分信号，此处该虚拟差分信号是双向的。可以在一个或多个其他的物理通信信道上提供该虚拟差分信号。额外的配置允许提供双向DC功率供给。额外的配置允许在数量减少的线上提供除了数据之外的DC功率。信号线的选择性切换可以允许与其他标准接口的向后的和向前互通性。

Description

在数量减少的物理信道上传输多个差分信号
领域
本发明的各实施例大体上与物理互连有关，且更特别地与在数量减少的线上发送差分信号有关。
版权申明/许可
这项专利文件的部分公开可能包含受版权保护的材料。版权拥有者对专利文件或专利公开如其在专利和商标局专利文件或记录中所出现的任何传真复制品没有异议，但是除此之外保留所有版权权利。该版权申明应用了如下文所述的所有数据和关于此的附图，还应用了如下所述的任何软件。版权2013，晶像(Silicon Image)公司，版权所有。
背景
许多系统依赖在设备或分量之间信号的传输。信号的传输可以在单端模态中发生，其中信号在信号线路或线上传输，或在差分模态中发生，其中信号在第一线路或线上传输，且信号的补充(complement)在配对的线路或线上传输。对于单端信号，该信号传输线可以被认为是物理的信道，而对于差分信号，传输线对可以被认为是物理信道。
如所理解的，与单端信号相比，差分信令就信号完整性而言赋予了优势，包括噪声免疫、共模噪声拒绝，和减少的电磁发射。这些优势对在某些电噪声环境中或信号自身可能导致别处干扰的情形中提高传输是合需的。但是，差分信令与单端信令相比的一个缺点是需要许多线路或物理传输介质的两倍(假设接地线、平面或庇护物是不需要的，或单个接地回路可以被用于多个信号线路)。
一些系统在可以传输信号的线路或物理信道的数量上有限制。出于描述的简明易懂的目的，“物理信道”的表达将被用来指任何导电体，和无线传输或光学信号信道。差分链路或信道使用两个物理线路或线，且因此可以指一对线路、印刷电路板迹线、或其他导体对。一些系统的限制表示没有像要被传输的信号这样多的可以用于发信号的物理线。特别地当使用差分信号，可用线路和物理线可能已经被特定的应用完全占据而没有足够的线路或物理线用于所有需要的信号。
例如，如号码为6492984的美国专利所描述的，先前的工作识别了“虚拟(virtual)”共模信号可以在存在的差分物理信道上传输，同时允许恢复差分信号和共模信号两者。但是，结果的传输的共模“虚拟”信号经受之前描述的信号完整性限制。
此外，在一些系统中使用差分信号可能需要适配特定的物理接口以提供差分信令。此适配可以阻碍不兼容于差分信令接口的遗留设备的使用。
附图简述
以下描述包括对附图的讨论，这些附图具有作为本发明的各实施例的实现的例子给出的示例图。这些图应该作为例子而不是作为限制被理解。如本文所使用的，对一个或多个“实施例”的参考被理解为描述在本发明的至少一个实现中包括的特定的特征、结构、特性。因此，诸如“在一个实施例中”或“在可替代的实施例中”等的本文出现的短语描述了本发明的各种实施例或实现，且不必须都指相同的实施例。但是，他们也不必须是互斥的。
图1是系统的实施例的框图，该系统在两个物理线上实现了两个差分信道，且在现有两个差分信道上实现了第三虚拟双向差分信道。
图2是系统的实施例的框图，该系统有分配网络(divider network)，用以在两个物理差分信道上实现第三虚拟双向差分信道。
图3是系统的实施例的框图，该系统在两个物理信道上实现了两个差分信道，和双向DC功率。
图4是系统的实施例的框图，该系统在两个物理信道上实现了两个差分信道，以及在相同的物理信道上提供了双向DC功率。
图5是系统的另一个实施例的框图，该系统在两个物理信道上实现了两个差分信道，以及在相同的物理信道上提供了双向DC功率。
图6是系统的实施例的框图，该系统在有双向DC功率的两个物理信道上实现了第三虚拟双向差分信道。
图7是系统的实施例的框图，该系统在有双向DC功率的两个物理信道上实现了第三虚拟双向差分信道，且保持了对遗留接口的向后兼容性。
图8是系统的实施例的框图，该系统在同一物理信道上实现了时钟信号和双向控制信号，且保持了对遗留接口的向后兼容性。
图9是系统的可替代的实施例的框图，该系统在有抗阻补偿的同一物理信道上实现了时钟信号和双向控制信号，且保持了对遗留接口的向后兼容性。
图10是系统的实施例的框图，该系统在有抗阻补偿的同一物理信道上实现了时钟信号和双向控制信号，且在数据信道上实现了接地回路线，同时保持了对遗留接口的向后兼容性。
图11是系统的实施例的框图，该系统在同一物理信道上实现了时钟信号和双向控制信号，且在物理信道上提供了功率和接地同时保持对遗留接口的向后兼容性。
图12A是实施例的流程图，该实施例在两个物理信道上传输了三个差分信号，包括虚拟双向差分信号。
图12B是实施例的流程图，该实施例配置了接口以在两个物理信道上传输三个差分信号或根据遗留互连接口进行传输。
以下是对于确定细节和实现的描述，包括图的描述，其可以描绘以下描述的一个或全部实施例，和讨论其他潜在的本文呈现的本发明概念的各实施例和各实现。下文将提供本发明的各实施例的概要，接着是参考图的更详细的描述。
详细描述
如本文所描述的，在两个现有物理通信信道上提供“虚拟”差分信道，从而减少了传输此信号所需的线路或线的总数量。简要地，在一个物理差分信道上传输第一差分信号，且在第二物理差分信道上传输第二差分信号。通过将第三差分信号覆盖和/或调制至物理信号线上，来在系统中的线上虚拟地传输第三差分信号。
在一个实施例中，通过将模态(正)差分分量共模调制到物理差分信道中的一个上以及将反模态(anti-modal)(负)差分分量共模调制到其他物理差分信道上，来虚拟地发送第三差分信号。在关于第一和第二差分信道信号的第一和第二信道接收器上将拒绝本文描述的共模信号。通过恢复第一和第二物理信道上的共模信号，在收发器上重构第三“虚拟”信号。因此，可以在两对线路或物理信道上同时传输和恢复所有三个信号。
将理解到差分信令提供减少的发射和提供对从来自外部噪声源的干扰的较好的免疫。通过用反相位(anti-phase)补充信号跨链路传输每个信号来实现差分信令。该传输也称为发送模态分量(也称为信号或正分量(positivecomponent))和反模态分量(也称为信号补充，或负分量(negative component))。
如本文所述，系统可以在四条线上传输三个差分信号。因此，信号接口所需的传输的缆线、连接器或其他手段可以更小，更简单，更便宜和在电噪声或噪声敏感的环境中更可靠。本文描述的技术的应用可以被用于任何系统，其中在相对嘈杂或噪声敏感的环境中用减少数量的物理信道传送大量数据。示例应用环境可以包括(但不限于)：家庭网络、汽车数据或信息娱乐系统、家庭消费电子产品或数据联网系统、工业控制系统、工业监控系统，或电子标志系统。例如，此类信令可以允许未压缩视频数据的传输。在一个实施例中，此信号可以提供与在USB(通用串行总线)上的MHL(移动高清晰链路)兼容的接口。在一个实施例中，该接口能够在Micro-USB(微USB)接口上传输MHL，诸如将允许智能电话或平板电脑接入汽车或视频设备。
因此，可以在物理通信信道上传输除了其他差分信号之外的双向虚拟差分信号。当发送第一和第二差分信号之一或两者时，第三差分信号可以被同时传输。使用第一和第二差分通信信道提供虚拟通信信道。在一个实施例中，配置允许在五线接口上提供功率和信号。在一个实施例中，五线接口可以通过信号线的选择开关实现与遗留系统的向后兼容性。
在一个实施例中，如本文所述，四线系统可以提供两个差分信号以及DC功率的一个或两个分量(例如，电压供给、接地回路或两者)。因此，可以跨缆线链路或跨数据链路提供双向DC功率而没有一个或两个功率轨(power rail)存在于链路上作为离散线。因此，作为补充或替代地，在减少数量的线上提供额外的差分信号的情况下，可以在具有减少数量的线的链路上提供功率。
图1是系统的实施例的框图，该系统在两个物理链路上实现了两个差分信道，和在两个物理链路上实现了第三虚拟双向差分信道。系统100包括通过缆线链路130耦合于接收器120的传输器110.缆线链路130可以被认为是接口。如所示，缆线链路130包括在传输器和接收器两侧上的四个端口：CL1-4，其提供四条线或两个差分对，系统100在其上传输三个差分信号。可以理解的是不管示例图的示例方向，每条线的每端可以是阳极(male)或阴极(female)。每条线的两端可以是相同或不同的极类型(gender)或连接器类型。在一个实施例中，缆线链路的一个相应侧或端被包括在传输器或接收器中。
在一个实施例中，一个差分信号是在驱动元件112上产生的数据信号。该数据信号被驱动为不同线上的模态分量(D+)和它的补充或反模态分量(D-)或者物理差分信道中的一个的分量。在一个实施例中，差分信号中的一个是在驱动元件114上产生的时钟信号。该时钟信号同样地可以被驱动为不同线上的时钟模态分量(CLK+)和它的补充或反模态分量(CLK-)或物理差分信道中的一个的分量。
在一个实施例中，系统100使用在收发器116上产生的第三差分信号，CBUS(控制总线)。在一个实施例中，CUBS信号(CBUS+)的正分量是被调制到携带数据信号的两条线CL1和CL2上的共模。在一个实施例中，CUBS信号(CBUS-)的补充分量(或负分量)是被调制到携带时钟信号的两条线CL3和CL4上的共模。可以理解的是信令的极性可被反转(例如在数据信号上传输CBUS-而在时钟信号上传输CBUS+)。此外，用于时钟和数据的线可被反转(两者在内部通过交换哪一条线传输正和负差分分量和/或通过交换哪一组线传输时钟和数据信号)。在一个实施例中，系统100提供了差分信号的AC耦合，如通过在传输器110和缆线链路130之间的电容器和在缆线链路130和接收器120之间的电容器所示的。该AC耦合允许在同一条线的相对端之间出现DC偏移(offset)。
可以理解的是系统100允许三个分开的信号的传输，而不用需要拥有在离散的信号线上传输第三信号。从传输器110传输至接收器120的信号可以携带各种信息，包括(但并非排他地)视频、音频、控制和/或时钟。出于示例的目的，从元件112传输的数据信号和从元件114传输的时钟信号被示单向信号。从收发器116传输的CBUS信号是双向控制信号。因此，CBUS信号还可以在缆线链路130上的收发器116处被接收。
因此，两个信号的差分信令(例如数据和时钟)是在物理信道(例如，两个导体)上被提供，且第三信号是在虚拟第三信道上被提供。将理解的是任何数量的其他信号可以被使用来代替数据和/或时钟。在一个实施例中，虚拟第三信道是通过两个物理信道上的共模信号调制来创建的。因此，与已知的共模调制机制不同的是，两个共模调制信号被用来提供传送机制用于两个其他信道之间的虚拟双向差分信号。在一个物理信道上发送模态分量(信号或正分量)，且在另一个物理信道上发送反模态分量(补充或负分量)。
在一个实施例中，在缆线链路130的传输器和接收器的两端，可以通过从时钟物理信道和数据物理信道恢复共模信号来重构该CBUS差分信号。元件122(数据信号接收器)将倾向于拒绝CBUS+信号分量，且元件124(时钟信号接收器)将倾向于拒绝CBUS-信号分量。因此，对其他两个信号的恢复将不会被第三虚拟共模调制差分信号不利地影响。
对于差分信号，接收器只对于传输的信号和它的分量之间的差异性敏感，且有效地忽视或拒绝接收到的共模信号。为了进一步改善噪声免疫，缆线中传输所需信号及其补充的线路可以物理地缠绕(twist)在一起以抵消掉由单端噪声电压导致的磁场，进而减少不必要的发射并改善噪声免疫。相似的益处可以通过并行迹线或其他形式的并行布线来实现。如果无线或光信号被使用，则信号的两个分量可以被发送和恢复，它们在被转变回电的形式时在随后可再创建差分信号，其随后可被恢复。
将被理解的是当差分信号被电学地生成和恢复时，它们可以在其他物理介质上传输。例如，差分信号可以用电分量来创建，被转变为两个分开的光信号和被光学地发送，然后转变回电信号，其基于两个分开的信号分量会是有差别的。相似的技术可以被使用来在无线通信介质上传输差分信号。可选择地，差分信号可以被创建，被转变至单个光学或无线系统，且然后在光学或无线信号的接收端转变回差分电信号。与传统的单端信号技术比较，差分信号可以导致优越的系统性能和减少的缆线和设备屏蔽的需求。这可以使缆线更薄，更容易确定路线，更灵活和制造更便宜。
给定CBUS信号是双向差分信号，系统100包括用于确定信号是从左侧传输至右侧(从传输器110至接收器120)，还是从右侧传输至左侧(从接收器120至传输器110)的机制。在一个实施例中，基于系统需求，系统100使用协议仲裁以允许在两个方向上轮流发送控制信号。使用双向控制总线信号的例子包括(但不限于)远程控制命令、系统状态、内容保护密匙选择和显示器发现。
图2是系统的实施例的框图，该系统有用以在两个物理链路上实现第三虚拟双向差分信道的分配网络。在一个实施例中，可以通过组合差分信号分量和共模信号分量来产生虚拟信号以通过潜在的分配网络的方法来表示虚拟信号。图200示出了用以在两个物理链路上实现第三虚拟双向差分信道的潜在分配网络和传输/接收组件的例子的简化实施例。
具体地，系统200的例子构想了用于MHL(移动高清晰链路)的实现的实施例。因此，三个差分信号被传输：MHL_DATA(MHL_数据)，MHL_CBUS，和MHL_CLK.系统200在物理差分信道上从驱动器210传输MDL_DATA至接收器240，在那里信号被恢复。MHL_DATA-在一条物理线上被发送，且MHL_DATA+在其他物理线上被发送。系统200在物理差分信道上从驱动器220传输MDL_CLK至接收器220，在那里信号被恢复。MHL_CLK-在一条物理线上被发送，且MHL_CLK+在其他物理线上被发送。
在一个实施例中，在收发器230和收发器260之间共模调制双向MHL_CBUS。MHL_CBUS+被示出在数据信号上(在两个物理线上)传输，且MHL_CBUS-被示出在时钟信号上(在两个物理线上)传输。可替代的实施例可以选择在哪个物理信道上发送哪个信号分量。因此，在“左至右”的方向上，驱动器210在第一差分信道上驱动信号MHL_DATA且驱动器220在第二差分信道上驱动信号MHL_CLK。收发器230(具有元件232和234)可以部分地在第一差分信道和部分地在第二差分信道上驱动信号MHL_CBU。在“右至左”的方向上，收发器260(具有元件262和264)可以在相同信道上驱动信号MHL_CBUS.
接收器240接收差分信号MHL_DATA和MHL_CBUS+，其中MHL_CBUS+被接收器元件240拒绝，但被收发器260接收。相似地，接收器元件250接收差分信号MHL_CLK和MHL_CBUS-，其中MHL_CBUS-被接收器元件250拒绝，但被收发器260接收。因此，接收器元件240和250将忽视或拒绝不需要的共模信号(CBUS)和只解码所需差分信号。收发器260在接收设备上提供被收发器230用以从传输设备进行传输的相似的分配网络，这允许收发器从差分信号中提取共模信号。在一个实施例中，在系统200示出的两个或全部三个信道可以被呈现为双向的。将理解的是，在多个信号被呈现为双向的情况中，调制和恢复电路变得更加复杂。
在一个实施例中，物理信道的数量可以增加且本文相同的技术被用来提供额外的虚拟双向差分信道。
从图中可以理解的是，交叉或相交的线路被连接，且互相“跳过”的线路不被连接。将可以理解的是，电阻器的值可以取决于实现。因此，没有示出特定值，但本领域普通技术人员可以确定值。出于系统200示例的目的，在一个实施例中有相同值的电阻器共享相同的电阻器附图标记。例如，传输器和接收器的差分线之间的潜在分配器(divider)的电阻器全被标示为R1，意味着他们可以有相同的值。
电阻器R2将一端连接至在MHL_DATA差分线之间耦合的两个电阻器R1之间的点。在另一端，电阻器R2耦合至元件232和234的非反相线，以及耦合至电阻器R4.电阻器R2的相同端通过电阻器R3耦合至VCC。电阻器R4被耦合在元件232和234的非反相和反相线之间。另一个电阻器R2连接一端至在MHL_CLK差分线之间耦合的两个其他电阻器R1之间的点。在另一端，电阻器R2耦合至元件232和234的反相线，以及耦合至电阻器R4.电阻器R2的相同端通过另一电阻器R3耦合至GND。
在接收器端，电阻器R5连接一端至在MHL_DATA差分线之间耦合的两个电阻器R1之间的点。在另一端，电阻器R5耦合至元件262和264的非反相线，以及耦合至电阻器R4.电阻器R5的相同端通过电阻器R2耦合至VCC。电阻器R4被耦合在元件262和264的非反相和反相线之间。另一个电阻器R5连接一端至在MHL_CLK差分线之间耦合的两个其他电阻器R1之间的点。在另一端，电阻器R5耦合至元件262和264的反相线，以及耦合至电阻器R4.电阻器R5的相同端通过电阻器R2耦合至GND。
其他潜在分配网络组合是可能的。还将可以理解的是，在其中数据信号或时钟信号作为双向的实施例中和/或其中更多的差分信号在更多的线上传输的实施例中，潜在分配网络的复杂度增加了。
图3是系统的实施例的框图，该系统在两个物理信道上实现两个差分信道和双向DC功率。在一个实施例中，可以在诸如系统100之类的系统中实现系统300。对于系统300更特别地，可以以标准、公知的接口端口实现该系统。例如，标准micro-USB端口有5个引脚(功率、接地和3条信号线)。替代使用标准的引脚输出(pin-out)或引脚或端口配置，缆线链路330可以提供两个差分信道和用于功率的缆线链路。只作为例子，在电压供给中示出的功率轨在本文中被称作VBUS，且在缆线链路330的线CL1上示出。VBUS可以替代地以任何数量的不同名称来指代。
传输器设备310包括用于在线CL2和CL3上产生差分信号的驱动器312。接收器设备320包括用于在线CL2和CL3的另一端上接收差分信号的元件322。在一个实施例中，出于简单参考起见，缆线链路330可以被称作传输器端和接收器端，或传输器侧或接收器侧。传输器设备310还包括用于在线CL4和CL5上产生差分信号的驱动器314。接收器设备320包括用于在线CL4和CL5上接收差分信号的元件324。
在一个实施例中，缆线链路线CL4和CL5上的差分信道线各自包括在传输器310侧和接收器320侧上的电容器，用于AC耦合于这两条线。AC耦合允许传输器310、接收器320、缆线链路330的缆线对和接地之间的DC偏移。如上所述，在宿和源或源和宿(传输器310和接收器320)之间的DC功率可以通过对VBUS+5V使用引脚CL1而被添加至系统300的链路。将可以理解的是，提供DC功率也需要接地回路路径。
接地回路路径通过使用电感器使一个或两个信号对DC参考(DCreference)接地(称为GND)来提供。如图所示，电感器L使CL4和CL5的差分信道参考GND。当没有显式地示出，将可以理解的是，电感器L包括固有特性串联电阻和固有特性并联电容。电感器中的并联电容导致分量作为频率依存滤波器操作。
因此，线路CL4和CL5上的电感器L提供DC路线用于接地回路，同时允许高频信号不受阻止地通过。因此，传输器310可以终止至本地接地(如传输器310内部所示)，且传输器320可以终止至本地接地(如接收器320内部所示).本地接地指位于传输器/接收器本地的参考底座其他接地路径，且其不必同样跨缆线链路330.通过本地终止，但经由电感器L提供DC接地回路路径，通过电感器在差分对上建立DC接地回路路径，同时允许差分信号不受阻止地通过。
在一个实施例中，系统300包括差分信道的两条线路(与仅一条线相反)上的电感器，其是在技术上适合于提供接地回路路径。虽然接地回路路径电感器可以被放置在单线上时，但是通过将电感器L放置在线CL4和线CL5上，系统300可以提供更平衡的传输线以用于差分信道上的差分信令。单线接地回路路径电感器(例如在CL4或CL5上但不是在两者上)可能在技术上足够跨缆线链路300或数据链路提供功率，但可能引起模态转换噪声。此外，如已所述，电感器L包括串联电阻分量，其将增加传输器310和接收器320之间的功率线路的DC电阻。出于接地终止的目的，将电感器L放置在差分信道的两条线上有效地放置了并联电阻。可以很好理解的是，在并联网络中放置电阻降低了整体电阻。因此，在每一侧(即，在传输器310和接收器320两侧上)增加两个电感器L，系统300具有较低的DC电阻损耗的DC功率。
图4是系统的实施例的框图，该系统在两个物理信道上实现了两个差分信道，和在相同的物理信道上提供了双向DC功率。尽管系统300在两个差分信道和第五条信号线上提供功率，但是系统400通过使用系统300的相同技术只用两个差分信道的四条信号线来提供功率。即，在系统400中，通过允许高频信号不受阻止地通过的电感器连接功率和接地轨(rail)两者。信号线上的电容器允许系统400中跨缆线链路430的DC偏移。
传输器设备410包括驱动器元件412和414以驱动第一和第二差分线。接收器设备420包括接收器元件422和424，用以各自接收对应的差分信号线的差分信号。出于解释惯例的目的，传输器元件412和接收器元件422之间的差分信道将被称为第一差分信道，且传输器元件414和接收器元件424之间的差分信道将被称为第二差分信道。将理解的是，“第一”和“第二”的名称可以相反。
如图所示，电感器L被耦合以提供从第一差分信道的信号线至VBUS或电压轨的功率路径，且电感器L被耦合以从第二差分信道的信号线提供接地路径。如图所示，VBUS和接地可以是传输器410和接收器420内的参考点或电压/功率轨。因此，在一个实施例中，在CL1和CL2的传输器侧上，电感器提供从信号线至位于传输器410本地的电压轨的功率路径。在CL1和CL2的接收器侧上，电感器可提供从信号线至位于接收器420本地的电压轨的功率路径。相似地，在一个实施例中，在CL3和CL4的传输器侧上，电感器提供从信号线至位于传输器410本地的接地的接地路径。在CL3和CL4的接收器侧上，电感器提供从信号线至位于接收器420本地的接地的接地路径。
在系统400中，功率的两个分量都被耦合于链路的每一侧上的两个信号线。如以上所述，经由电感器提供从差分信道的两条信号线至功率(接地回路路径或电压轨)的功率路径有效地放置了并联电感器，这减少了电感器设备的DC电阻。此外，使用并联配置平衡了线以避免失配。如图所示，系统400可以以任一方向上跨缆线链路430提供功率，且例如，可以在缆线链路上为附连设备(例如智能电话)提供功率。将理解的是，替代所示的配置，系统400可以被修改为提供从第一差分信道至接地的功率路径，和从第二差分信道至VBUS的功率路径。此外，虽然系统400被示为使用元件412和422之间的CL1和CL2以及元件414和424之间的CL3和CL4的引脚输出时，但是可以使用任何其他引脚输出配置。
图5是系统的另一个实施例的框图，该系统在两个物理信道上实现了两个差分信道，和在相同的物理信道上提供了双向DC功率。与系统400相似地，系统500通过使用系统300的相似技术只用两个差分信道的四条信号线提供功率。在系统500中，两条功率轨都经由电感器而被连接，但只在一个差分信道上，从而通过单个差分信道提供DC功率轨或功率供给以及接地回路路径。
传输器设备510包括驱动器元件512和514，用以驱动第一和第二差分线。接收器设备520包括接收器元件522和524，用以分别接收对应的差分信号线的差分信号。再一次地，出于解释惯例的目的，传输器元件512和接收器元件522之间跨缆线链路530的CL1和CL2的差分信道将被称为第一差分信道，且传输器元件514和接收器元件524之间跨缆线链路530的CL3和CL4的差分信道将被称为第二差分信道。将理解的是“第一”和“第二”的名称可以相反。
如图所示，第一差分信道不包括电容器。在系统500中第一差分信道上的电容器是任选的，因为由于功率没有跨此信道传送这个事实，不期望在第一差分信道上有DC偏移。如同系统400，将理解的是，替代所示配置，系统500可以被修改为使用不同的引脚输出缆线链路530。
在第二差分信道上，电感器L被耦合以提供从信号线中的一条至接地的路径，且电感器L被耦合以提供从其他信号线至VBUS或电压供给或电压轨的路径。如图所示，VBUS通过电感器L被耦合于反模态引线(leg)或信号线，且接地通过电感器L被耦合于模态引线或信号线。哪条信号线耦合于哪个功率分量的定向可以相反。在至本地功率轨的链路的两端上发生与VBUS和接地的耦合。将理解的是，传输器侧上的耦合电容器被安置在信号线上的传输器510和参考电感器之间。相似地，接收器侧上的耦合电容器被安置在信号线上的接收器520和参考电感器之间。
在系统500中，两个功率轨都只被耦合在第二差分信道上。在一个实施例中，第一和第二差分信道两者都可以被配置为各自使两条信号线中的一条提供经由电感器至接地的路径，和使两条信号线中的另一条提供经由电感器至VBUS的路径。因此，例如，第一和第二差分信道两者的模态线可以提供经由电感器至VBUS的路径，且第一和第二差分信道两者的反模态线可以提供经由电感器至接地的路径。再次地，功率轨可以相反。
图6是系统的实施例的框图，该系统在有双向DC功率轨的两个物理链路上实现第三虚拟双向差分信道。在一个实施例中，系统600呈现了示例系统100。对于系统600更具体地，可以以标准公知的接口端口实现该系统。例如，标准micro-USB/MHL连接器有5个引脚(功率、接地和3条信号线)。但是，在嘈杂的环境中使用MHL的连接器可以导致差劣的信号完整性。通过利用相同的连接器或端口，但在四条线上发送三个差分信号，5线接口可以提供三个差分信号，这可以改善MHL或其他高速数据链路的信号完整性，以及提供跨由缆线链路630表示的数据链路的双向DC功率。
功率供给或功率轨被称作VBUS，且在缆线链路630的线CL1上示出。传输器设备610包括用于在线CL2和CL3上产生差分数据信号的驱动器612。接收器设备620包括用于在线CL2和CL3上接收数据信号的元件622。传输器610包括用于在线CL4和CL5上产生差分时钟信号的驱动器614。接收器设备620包括用于在线CL4和CL5上接收时钟信号的元件624。在一个实施例中，CBUS收发器616在数据信道上与CBUS收发器626交换CBUS+，且在时钟信道上与CBUS收发器626交换CBUS-。
在一个实施例中，在传输器610侧和接收器620侧上的每一条差分线包括用于AC耦合两个差分对的电容器，这允许传输器610、接收器620、缆线链路630的缆线对和接地之间的DC偏移。如上所述，在宿和源或源和宿(传输器610和接收器620)之间的DC功率可以通过对VBUS+5V使用引脚CL1而被添加至系统600的链路。将理解的是，提供DC功率也需要接地回路路径。
通过使用电感器使一个或两个信号对DC参考GND来提供接地回路路径。如图所示，CLK信号信道通过电感器L而DC参考GND。此外或可选择地，数据信号信道可以是DC参考GND。当没有显式地示出，将理解的是，电感器L包括固有特性的串联电阻和固有特性的并联电容。电感器中的并联电容导致分量作为频率依存滤波器来操作。
因此，线路CL4和CL5上的电感器L提供DC路线用于接地回路，同时允许高频信号不受阻止地通过。因此，传输器610可以终止至本地接地，且传输器620可以终止至本地接地。本地接地指位于传输器/接收器本地的参考底座其他接地路线，且其不必同样跨缆线链路630。通过本地地终止，但经由电感器L提供DC接地回路路径，通过电感器在数据链路上建立DC接地回路路径，同时允许AC信号不受阻止地通过。
在一个实施例中，系统600包括差分信道的两条线路(与仅线中的一条相反)上的电感器，其在技术上适合于提供接地回路路径。虽然接地参考电感器可以被放置在单线上，但是通过将电感器L放置在线CL4和线CL5上，系统600可以提供更平衡的传输线。单线接地参考电感器(例如在任一CL4或CL5上，但不都在两者上)会引入模态转换噪声。此外，如已所述，电感器L包括串联电阻分量，其将增加传输器610和接收器620之间的功率路径的DC电阻。出于接地回路路径的目的，将电感器L放置在差分信道的两条线上有效地放置了并联电阻。因此，在每一侧(即，在传输器610和接收器620两侧上)增加两个电感器L，系统600提供具有更低DC电阻损耗的DC功率。
在确定的实施例中，保持接口与更早期版本的接口的向后兼容性以确保互通性是重要的。用于遗留系统的此类向后兼容性或支持可以通过在接口连接器的遗留接口配置和新配置(诸如本文所述的)之间进行物理地切换来实现。在一个实施例中，开关被组合在一起，如开关之间的虚线所示。通过执行诸如图12A和12B所描述的操作之类的操作，开关的位置(且因此控制选择哪个配置)由执行附连设备的发现/检测的控制逻辑来实现。可以通过在控制总线或控制线上建立的发现过程实现跨缆线链路组合开关(例如在传输器侧和接收器侧两者处的开关的组合)。该逻辑可以是专用控制逻辑硬件和/或控制器、现有控制器上的固件、控制例程的部分/过程、或其他控制逻辑。以下示例包括已有支持的系统。
图7是系统的实施例的框图，该系统在有双向DC功率的两个物理链路上实现了第三虚拟双向差分信道，和保持了对遗留接口的向后兼容性。在一个实施例中，系统700表示系统100的示例。在一个实施例中，系统700表示系统600的示例。对于系统700更具体地，可以以标准公知的接口端口实现该系统，并提供对至标准接口端的遗留连接的支持。因此，例如，标准micro-USB端口可以用电使用和支持遗留连接。通过利用相同的端口，但在四条线上发送三个差分信号，5线接口可以提供三个差分信号和提供功率，且可以被切换以支持端口的遗留连接。可以通过多个离散开关或用开关矩阵执行切换。
功率轨被称作VBUS，且在缆线链路730的线CL1上示出。在其中系统700被用来在四条信号线上传输三个差分信号的配置中，系统700与系统600相似地被配置。即，传输器710包括用于在线CL2和CL3上产生差分数据信号的驱动器712。接收器设备720包括用于在线CL2和CL3上接收数据信号的元件722。传输器710包括用于在线CL4和CL5上产生差分时钟信号的驱动器714。接收器设备720包括用于在线CL4和CL5上接收时钟信号的元件724。在一个实施例中，CBUS收发器716在数据信道上与CBUS收发器726交换CBUS+，且在时钟信道上与CBUS收发器726交换CBUS-。
在一个实施例中，在传输器710侧和接收器720侧两者上的每一条差分线包括用于AC耦合两个差分对的电容器，这允许传输器710、接收器720、缆线链路730的缆线对和接地之间的DC偏移。系统700在CL1上提供VBUS，以及通过使用电感器使一个或两个信号对DC参考GND来提供接地回路路径(或功率宿轨)。如图所示，线路CL4和CL5上的电感器L将信号线耦合至接地以提供接地回路路径。因此，传输器710可以终止至本地接地，且传输器720可以终止至本地接地。
在一个实施例中，系统700包括开关，用以在使用如上所述的用于三个差分信号的四条线，以及使用作为时钟信号的线CL5和使用作为遗留(单端)控制总线信号的线CL4之间选择性地切换。还可以在CL2和CL3上差分地发送数据，且VBUS保留在CL1上。典型地，所有开关可以被一同或基本同时地操作且因此可以被称作开关矩阵。因此，在一个实施例中，有用于使所有开关改变的单个激活。在一个实施例中，系统700包括检测硬件(没有显式地示出)和/或检测逻辑，用以确定所连接或附连的设备(即，诸如电话或其他手持式电子设备等的传输器710)为遗留设备还是支持三个差分信号的设备。
将可以看见的是，遗留信号使用三个信号线，这意味着只需要三个开关。在差分信道的一条线上放置开关而在其他线上不放置可导致在差分传输线上的抗阻失配。在一个实施例中，给定线CL4和CL5两者有相同的对接地的抗阻，包括未示出的电容器可以补偿不平衡。可替代地，电容器补偿可以被设计成提供更特定的补偿以平衡由开关造成的不平衡。CL2和CL3上的开关在两条线上提供了可比拟的抗阻，其被认为充分地匹配以在数据信道上不需要额外的补偿。
图8是系统的实施例的框图，该系统在相同的物理链路上实现了时钟信号和双向控制总线，且保持了对遗留接口的向后兼容性。在一个实施例中，系统800表示示例系统100，且是系统700的替代。在一个实施例中，可以以标准的公知的接口端口实现系统800，以及提供对标准接口端口上的遗留连接的支持。因此，例如，标准micro-USB端口可以用电使用和支持遗留连接。通过利用相同的端口，但在四条线上发送三个差分信号，5线接口可以提供三个差分信号以及提供功率，且可以被切换以支持端口的遗留连接。可以通开关矩阵和/或一组开关来提供遗留接口。
系统800引入用于发送第三差分信号的替代方式。与在一个差分信道上调制信号分量和在其他差分信道上调制其补充不同，系统800包括eCBUS传输器814，其在一个其他差分信道之上放置第三、双向差分信号。“eCBUS”指增强的CBUS信号，其生成信号线上的CBUS上的时钟。因此，替代将分量共模调制到差分信号的两条线上，两个差分信号同时地在同一差分信道上传输。将理解的是，eCBUS可以指单端信号或本文中提供的差分版本。因此，两个信号被叠加到同一物理线上，即，时钟信号上的双向控制信号。eCBUS814通过时钟信号的边沿调制或时钟边沿调制(CEM)——其将数据信号调制至时钟信号的边沿中的一个——操作。简要地，理解的是，时钟的仅一个(下降或上升)边沿是同步系统所必须的。因此，一个边沿被用作时钟信号以同步系统，而其他的边沿可以被调制以显示一或零。在一个实施例中，通过不调节边沿指示零，且可通过经由脉冲宽度调制(延迟边沿和/或提早发送边沿)在时间上调节边沿来指示一，且边沿调节可以交替进行以保持DC平衡。因此，时钟信号仍被恢复，且数据信号可以被调制在边沿上。在一个实施例中，可通过调制边沿和调节反向信号的振幅进一步增强此调制以使信号为双向的(例如，诸如控制信号)。
将被理解的是，虽然eCBUS814和eCBUS824被示为收发器元件，但该示例图仅意味着暗示元件的收发器本质，且元件的内部结构将不同于先前的收发器元件。在一个实施例中，在同一物理信道上叠加两个差分信号可以通过结合接收设备的部分上的预期定时调节信号的定时(例如，调节边沿)来实现。在一个实施例中，时钟的下降边沿被使用。因此，信号边沿的偏移可以被检测为在预期定时的外面，且因此对于覆盖于其上的信号，被解释为一或零。时钟边沿调制的更多细节可在2005年10月31号提交的第11/264,303号、题为“ClockEdge Modulated Serial Link with DC-Balance Control(带DC-平衡控制的时钟边沿调制串行链路)”的美国专利申请中找到。
功率轨被称作VBUS，且在缆线链路830的线CL1上示出。在其中系统800被用以在四条信号线上传输三个差分信号的配置中，系统800被配置具有包括用于在线CL2和CL3上产生差分数据信号的驱动器812的传输器810。接收器设备820包括用于在线CL2和CL3上接收数据信号的元件822。传输器810包括用于在线CL4和CL5上产生差分时钟信号和CBUS信号的驱动器814。接收器820包括用于在线CL4和CL5上接收时钟信号和CBUS信号的收发器器824。
系统800在CL1上提供VBUS，且通过使用电感器L使一个或两个信号对DC参考GND来提供接地回路路径。如图所示，线路CL4和CL5上的电感器L将信号线耦合至接地以提供接地回路路径。因此，传输器810可以终止至本地接地，且接收器820可以终止至本地接地。
在一个实施例中，系统800包括开关，用以在使用如上所述的用于三个差分信号的四条线，以及使用作为时钟信号的线CL5和使用作为遗留(单端)控制总线信号的线CL4之间选择地切换。还可以在CL2和CL3上差分地发送数据，且VBUS保留在CL1上。典型地，所有开关将一起操作。因此，有使所有开关改变的单个激活。在一个实施例中，系统800包括检测硬件(没有显式地示出)和/或检测逻辑，用以确定所附连的设备(即，诸如电话或其他手持式电子设备等的传输器810)为遗留设备还是支持三个差分信号的设备。
将可以看见的是，遗留信号使用三个信号线，这意味着只需要三个开关。在差分信道的一条线上放置开关而在其他线上不放置可以导致在差分传输线上的抗阻失配。在一个实施例中，给定线CL4和CL5有相同的对接地的抗阻，包括电容器L补偿不平衡。可替代地，电感器补偿可以被设计成提供更特定的补偿以平衡由开关造成的不平衡。CL2和CL3上的开关在两条线上提供了可比拟的抗阻，其被认为充分地匹配以在数据信道上不需要额外的补偿。
图9是系统的可替代的实施例的框图，该系统在有抗阻补偿的相同的物理链路上实现了时钟信号和双向控制总线，且保持对遗留接口的向后兼容性。在一个实施例中，系统900呈现了示例系统100，且是对系统800的替代。系统900和800实质上是等效的。因此，以上参照元件812，814，822，824和缆线链路830的元件的描述分别适用于元件912，914，922，924和缆线链路930的元件。
在系统900中，电感器被示为铁氧体小珠FB。将理解的是，遗留CBUS开关引入了CL4和CL5上的差分信道的传输线中的不平衡。在一个实施例中，系统900包括从模态线CL5至接地的补偿电容器C1以补偿反模态线CL4中对接地的开关电容。
如图所示，系统900在CL1上提供VBUS，且通过使用铁氧体小珠FB使一个或两个信号对DC参考GND来提供接地回路路径。如图所示，线路CL4和CL5上的铁氧体小珠FB将信号线耦合至接地以提供接地回路路径。因此，传输器910可以终止至本地接地，且接收器920可以终止至本地接地。在一个实施例中，系统900包括开关，用以在使用如上所述的用于三个差分信号的四条线，以及使用作为时钟信号的线CL5和使用作为遗留(单端)控制总线信号的线CL4之间选择地切换。还可以在CL2和CL3上差分地发送数据，且VBUS保留在CL1上。
图10是系统的实施例的框图，该系统在有抗阻补偿的同一物理链路上实现了时钟信号和双向控制总线，且在数据链路上实现接地，同时当保持对遗留接口的向后兼容性。在一个实施例中，系统1000呈现了示例系统100，且是对系统900的替代。除了下文特别指出的以外，以上参考系统800和900的描述适用于系统1000的元件。
将被观察的是，在系统700、800、900中，在包括转换的信号线上参考DC接地回路路径。因此，在那些系统示例中，开关需要携带DC接地回路路径。对于高速信令具有良好性能的开关通常比切换功率需要的开关更小。因此，像在那些系统中，通过同样需要携带高速数据信号的开关，在流通功率中存在折衷。一个替代是在非转换功率链路线上仅有单个DC接地回路路径，其造成如其它地方所讨论的传输线不平衡。系统1000通过将开关置于AC耦合电容器内部来提供对系统700、800和900的设计的改进，其中电感器参考是在耦合电容器的另一侧上执行的。因此，遗留控制总线信号线不参考接地，且开关不需要携带功率。
作为通过连接eCBUS信道与绕线电感器提供接地回路路径的替代，系统1000通过连接数据信道与铁氧体小珠电感器FB提供接地回路路径。因此，传输器1010可以终止至本地接地，且接收器1020可以终止至本地接地。在一个实施例中，系统1000包括开关，用以在使用如上所述的用于三个差分信号的四条线，以及使用作为时钟信号的线CL5和使用作为遗留(单端)控制总线信号的线CL4之间选择地切换。还可以在CL2和CL3上差分地发送数据，且VBUS保留在CL1上。
当在差分信道的两条信号线上提供开关时，该传输线并非是不平衡的，且不需要补偿。但是，当仅在差分信道的一条信号线上提供开关时，由于开关的电容，它导致AC不平衡差分传输线。可以通过在其他传输线上放置电容来创建对不平衡的补偿。因此，在系统1000中，由于反模态线CL4中的开关，跨CL4和CL5的差分信道具有AC不平衡。在一个实施例中，在传输器和接地两侧上从模态线CL5至接地放置电容器C1以补偿开关。可根据特定实现选择电容器C1的值以补充所使用的特定开关组件。
图11是系统的实施例的框图，该系统在同一物理链路上实现时钟信号和双向控制信号，且在物理链路上提供功率和接地，同时保持对遗留接口的向后兼容性。典型地，将不期望设计用于在切换线上放置电压供给的系统。开关倾向于被设计用于功率或用于切换速度，但不是用于两者。
但是，通过调节缆线链路1130的引脚输出配置，系统1110可以在差分信号信道上提供功率，且对开关的需求向下减少至两个。遗留CBUS或遗留控制信号在CL4上由自身提供，而不是在其自己的专用线上提供VBUS。在eCBUS差分信道上提供VBUS和接地。因此，在一个实施例中，通过在物理差分线上的差分信号上调制双向差分信号分量来虚拟地发送第三差分信号。因此，有效地，一个差分信号信道将在相同的线上有两个差分信号，以及提供DC功率。在这方面，两个物理信号线可以被用来跨链路提供功率，以及提供差分时钟信号和双向数据信号。
在一个实施例中，系统1100表示示例系统100。在一个实施例中，可以用标准公知的接口端口实现系统1100，且提供对标准接口端口上的遗留连接的支持，同时也提供功率。因此，例如，系统可以用电使用标准micro-USB端口和支持遗留连接。通过利用同一端口，但在四条线上发送三个差分信号，5线接口可以提供三个差分信号和提供功率，且可以被切换以支持端口的遗留连接。
在系统1100中，如以上所描述的系统800，第三差分信号被叠加在差分时钟信道上来发送。因此，系统1100使用eCBUS收发器1114和1124来传输第三、双向差分信号。在其中系统1100被用以在四条信号线上传输三个差分信号的开关配置中，系统1100被配置成具有包括用于在线CL2和CL3上产生差分数据信号的驱动器1112的传输器1110来。接收器设备1120包括用于在线CL2和CL3上接收数据信号的元件1122。传输器1110包括用于在线CL1和CL5上产生差分时钟信号和CBUS信号的收发器1114。接收器1120包括用于在线CL1和CL5上接收时钟信号和CBUS信号的收发器1124。与在一个差分信道上调制信号分量且在其他差分信道上调制它的补充不同，系统1100包括eCBUS收发器1114，其在其他差分信道中的一个之上放置第三、双向差分信号，以及具体地放置时钟和CBUS信号，如图所示的。因此，在同一差分信道上同时地传输两个差分信号。
系统1100在缆线链路1130的CL4上提供用于遗留CBUS的单独的线。将理解的是，通过在它自己线上的遗留CBUS，接口本质上变为支持三条差分线和功率的4线接口。系统1100还在CL1上提供CBUS，以及在CL5上提供接地回路路径。但是，在系统1100中，功率和接地都在信号线上被提供。更具体地，在CL1和CL5的差分对上发送eCBUS。CL1通过电感器L参考VBUS，且CL5通过电感器L参考接地。将理解的是，通过在差分信道的一条线上提供电压轨和在同一差分信道的另一条线上提供接地路径，通过只在一条线上有信号不会造成失配。因此，虽然在其他实施中两条线都终止至GNB，两条线参考功率路径。因此，传输器1110可以终止至本地接地并参考本地功率供给，且接收器1120可以终止至本地接地并参考本地功率供给，并且信令交换仍将提供功率至对接或附连的设备。将看到的是，遗留信号使用三条信号线，但看到一个已有信号(遗留CBUS)具有专用线，仅需要两个开关，这可以避免先前示例的传输线不平衡。
图12A是实施例的流程图，该实施例在两个物理链路上传输三个差分信号，包括虚拟双向差分信号。用于接口信令的过程1200包括在两个差分信道上传输三个差分信号。系统提供物理接口，该物理接口具有带有两条线的第一差分信道1202和带有两条线的第二差分信道1204。在一个实施例中，系统能够选择性地切换接口以将接口配置成互连至使用不具有三个差分信号信道的遗留物理互连的遗留设备，或者选择性地切换和将物理接口配置成接受依照本文所描述的任一实施例的三个差分信号。因此，系统针对所需信令接口配置第一和第二差分信道1206。
如果信号配置为用于遗留接口，则互连将依照遗留互连，并且因此依照已知的技术。当接口被配置为用于三个差分信号，则系统可以在第一差分信道上传输第一差分信号1208。系统可以在第二差分信道上传输第二差分信号1210。系统通过修改第一和第二差分信道中的一个或两个的操作来在虚拟信道上双向地传输第三差分信号。
如本文所述，修改差分信道可以包括将虚拟信号的一个分量调制到第一差分信道上，以及将补充分量调制到第二差分信道上。替代地，系统可以使用允许在同一物理信道上同时传输两个差分信号的信令机制，例如其中在同一信道上的两个信号中的一个经由定时/转变机制被虚拟地传输。硬件接口配置可以进一步包括提供功率。
图12B是实施例的流程图，该实施例配置接口以在两个物理信道上传输三个差分信号或根据遗留互连接口传输。用于配置接口的过程1206可包括以下步骤。在一个实施例中，系统确定附属至接口或与其对接的设备是否支持用于所有信号的差分信令，或者设备是否是不支持用于所有信号的差分信令的遗留设备1220。如果设备是遗留设备，则1222是分支，系统切换接口以与遗留线配置(例如单端控制总线信号)连同1224。如果设备不是遗留设备，1222否分支，系统切换接口以与差分线配置联用1226。将理解到，尽管1224和1226明确地指出“切换”接口，但是如果接口将在接口的当前配置中使用，则不需要切换来配置接口。因此，在某些情况下配置接口是任选的。在一个实施例中，配置接口可以包括通过经由连接至一个或多个信号线的电感器提供功率路径来在一个或多个信令信道上提供功率1228。
本文所示的流程图提供各过程动作序列的示例。尽管以特定序列或顺序示出，但是除非另有说明，可以修改各动作的顺序。因此，所示各实施例仅应被理解为示例，并且可以以不同的顺序执行过程，并且可以并行地执行一些动作。此外，可以在各实施例中省略一个或多个动作，因此每个实施例中并不需要所有的动作。其它的过程流是可能的。
到本文所描述的各操作和功能的程度，这些操作和功能可以被描述或定义为软件代码、指令、配置和/或数据。内容可以是直接可执行件(“对象”或“可执行的”形式)、源代码、或差分码(“差分”或“补丁”码)。可以通过具有存储在其上的内容的制品，或者通过操作通信接口以通过通信接口发送数据的方法来提供本文描述的各实施例的软件内容。机器可读存储介质可以导致机器执行所描述的功能或操作，并且包括以可由机器(例如，计算设备、电子系统等等)访问的形式存储信息的任何机制，诸如可记录/不可记录的介质(例如，只读存储器(ROM)、随机存取存储器(RAM)、磁盘存储介质、光存储介质、闪存设备等)。通信接口包括与硬连线的、无线的、光学等介质接口以与另一设备通信的任何机制，诸如存储器总线接口、处理器总线接口、因特网接口、磁盘控制器等。通信接口可以通过提供配置参数和/或发送信号来配置为准备通信接口以提供描述软件内容的数据信号。可以通过发送到通信接口的一个或多个命令或信号来访问通信接口。
本文描述的各组件可以是用以执行所描述的各操作和功能的装置。本文描述的每个组件包括软件、硬件、或两者的结合。各组件可以被实现为软件模块、硬件模块、特殊用途的硬件(例如，专用硬件、专用集成电路(ASIC)、数字信号处理器(DSP)等)、嵌入式控制器、硬连线电路等。
除了本文所描述的，可以在不背离其范围的情况下对所公开的本发明的各实施例和实现作出各种修改。因此，本文的各示图和示例应被解释为示例性、而非限制性的意义。应该通过参照随后的权利要求书来唯一地衡量本发明的范围。

Claims (27)

1.一种用于通过数据链路进行信号传输的方法，所述方法包括：
通过具有两条信号线的第一差分通信信道传输第一差分信号；
通过具有两条信号线的第二差分通信信道传输第二差分信号，所述第二差分通信信道不同于所述第一差分通信信道；以及
在发送所述第一和第二差分信号中的一个或两个的同时并发地传输第三差分信号，包括在所述第一或第二差分通信信道中的一个上发送所述第三差分信号的模态分量以及在所述第一和第二差分通信信道中的另一个发送所述第三差分信号的反模态分量，其中所述第三差分信道的模态和反模态分量被共模调制到相应通信信道的两条线上，其中所述第三差分信号是双向差分信号。
2.如权利要求1所述的方法，其特征在于，所述第一差分信号包括数据信号。
3.如权利要求1所述的方法，其特征在于，所述第二差分信号包括时钟信号。
4.如权利要求1所述的方法，其特征在于，所述第三差分信号包括控制信道信号。
5.如权利要求1所述的方法，其特征在于，还包括一个或多个额外的差分通信信道，每个额外的差分通信信道具有两条信号线，用以传输一个或多个额外的差分信号，其中对于每个N＝2n+1，其中n为整数，N个差分信号在N+1条信号线上传输。
6.如权利要求1所述的方法，其特征在于，还包括：
通过提供额外的电压供应线，以及通过经由电感器将一个差分通信信道的一条信号线的两端耦合至本地接地轨来提供接地回路路径，来跨所述数据链路在任一方向上提供DC(直流)功率。
7.如权利要求6所述的方法，其特征在于，所述电感器包括铁氧体小珠。
8.如权利要求1所述的方法，其特征在于，还包括：
通过经由电感器将一个差分通信信道的一条信号线的两端耦合至本地电压轨来提供接电压供应，以及通过经由电感器将一个差分通信信道的一条信号线的两端耦合至本地接地轨来提供接地回路路径，来跨所述数据链路在任一方向上提供DC功率。
9.如权利要求1所述的方法，其特征在于，还包括：
选择性地切换遗留通信信道接口与差分通信信道，包括
在所述第一差分通信信道的所述线上提供两个信号；以及
在第二差分通信信道的一条线上提供一个单端信号。
10.如权利要求9所述的方法，其特征在于，还包括：
通过提供额外的电压供应线，以及通过经由电感器将一个差分通信信道的一条信号线的两端耦合至本地接地轨来提供接地回路路径，来跨所述数据链路在任一方向上提供DC功率。
11.如权利要求1所述的方法，其特征在于，还包括：
选择性地切换遗留通信信道接口与差分通信信道，包括
在第一差分通信信道的所述线上提供两个信号；
提供额外的单端遗留双向控制线；以及
通过经由电感器将第二差分通信信道的一条信号线的两端耦合至本地电压轨，以及通过经由电感器将第二差分通信信道的其他信号线的两端耦合至本地接地轨，来跨所述数据链路提供DC功率。
12.一种包括计算机可读存储介质的制品，所述计算机可读存储介质具有存储在其上的内容，所述内容在被执行时导致机器执行包括以下的操作：
通过具有两条信号线的第一差分通信信道传输第一差分信号；
通过具有两条信号线的第二差分通信信道传输第二差分信号，所述第二差分通信信道不同于所述第一差分通信信道；以及
在发送所述第一和第二差分信号中的一个或两个的同时并发地传输第三差分信号，包括通过所述第一或第二差分通信信道中的一个发送所述第三差分信号的模态分量以及通过第一和第二差分通信信道中的另一个发送所述第三差分信号的反模态分量，其中所述第三差分信道的模态和反模态分量被共模调制到相应通信信道的两条线上，其中所述第三差分信号是双向差分信号。
13.如权利要求12所述的制品，其特征在于，所述用于传输第三差分信号的内容包括用于在第一或第二差分信号上调制第三差分信号的内容。
14.如权利要求12所述的制品，其特征在于，所述第三差分信号包括双向控制信道信号。
15.如权利要求12所述的制品，其特征在于，还包括内容以用于
通过提供额外的电压供应线，以及通过经由电感器将一个差分通信信道的一条信号线的两端耦合至本地接地轨来提供接地回路路径，来跨所述数据链路在任一方向上提供DC(直流)功率。
16.如权利要求12所述的制品，其特征在于，还包括内容以用于
通过经由电感器将一个差分通信信道的一条信号线的两端耦合至本地电压轨来提供接电压供应，以及通过经由电感器将一个差分通信信道的一条信号线的两端耦合至本地接地轨来提供接地回路路径，来跨所述数据链路在任一方向上提供DC功率。
17.如权利要求11所述的制品，其特征在于，还包括内容以用于
选择性地切换遗留通信信道接口与差分通信信道，包括
在所述第一差分通信信道的所述线上提供两个信号；以及
在所述第二差分通信信道的一条线上提供一个单端信号。
18.一种通信接口装置，包括：
耦合至具有两条信号线的第一差分信道的第一差分信号传输电路，所述第一差分信号传输电路用于在所述第一差分信道上传输第一差分信号；
耦合至具有两条信号线的第二差分信道的第二差分信号传输电路，所述第二差分信号传输电路用于在所述第二差分信道上传输第二差分信号；以及
双向收发器，其被耦合用于通过在所述第一或第二差分通信信道的一个上发送第三差分信号的模态分量以及在所述第一和第二差分通信信道的另一个上发送第三差分信号的反模态分量，以在虚拟信道上传输第三差分信号，其中所述第三差分信道的模态和反模态分量被共模调制到相应通信信道的两条线上，其中所述第三差分信号是双向差分信号。
19.如权利要求16所述的通信接口装置，其特征在于，还包括用于所述第一或第二差分信道的每条线的电感器，用以在所述线和本地接地轨之间耦合。
20.如权利要求16所述的通信接口装置，其特征在于，还包括用于第一或第二差分信道的每条线的电感器，用以在所述线和本地电压轨之间耦合。
21.如权利要求16所述的通信接口装置，其特征在于，还包括开关矩阵，用于选择性地切换遗留通信信道接口与差分通信信道，包括在所述第一差分通信信道的线上提供两个信号，以及在所述第二差分通信信道的一条线上提供一个单端信号。
22.一种通信接口系统，包括：
耦合至具有两条信号线的第一差分信道的第一差分信号传输电路，所述第一差分信号传输电路在所述第一差分信道上传输第一差分信号；
耦合至具有两条信号线的第二差分信道的第二差分信号传输电路，所述第二差分信号传输电路在所述第二差分信道上传输第二差分信号；以及
用于在一个差分信号的一条线与本地功率轨之间耦合的电感器。
23.如权利要求22所述的通信接口系统，其特征在于，所述电感器在一个差分信道的一条线与本地电压轨之间耦合。
24.如权利要求22所述的通信接口系统，其特征在于，所述电感器在一个差分信道的一条线与本地接地轨之间耦合。
25.如权利要求22所述的通信接口系统，其特征在于，所述电感器包括第一电感器并且还包括第二电感器，其中所述第一电感器在一个差分信道的一条线与本地电压供应轨之间耦合，并且其中所述第二电感器在一个差分信道的一条线与本地接地轨之间耦合。
26.如权利要求25所述的通信接口系统，其特征在于，所述第一和第二电感器在同一差分信道的不同线以及本地功率轨之间耦合。
27.如权利要求25所述的通信接口系统，其特征在于，还包括第三和第四电感器，其中所述第一电感器和第二电感器在一个差分信道的不同线与本地电压供应轨之间耦合，并且其中所述第三和第四电感器在其它差分信道的不同线与本地接地轨之间耦合。
CN201380010748.3A 2012-02-23 2013-02-22 在数量减少的物理信道上传输多个差分信号 Expired - Fee Related CN104160669B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261602419P 2012-02-23 2012-02-23
US61/602,419 2012-02-23
US13/773,534 2013-02-21
US13/773,534 US9537644B2 (en) 2012-02-23 2013-02-21 Transmitting multiple differential signals over a reduced number of physical channels
PCT/US2013/027498 WO2013126830A1 (en) 2012-02-23 2013-02-22 Transmitting multiple differential signals over a reduced number of physical channels

Publications (2)

Publication Number Publication Date
CN104160669A true CN104160669A (zh) 2014-11-19
CN104160669B CN104160669B (zh) 2018-09-14

Family

ID=49002770

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380010748.3A Expired - Fee Related CN104160669B (zh) 2012-02-23 2013-02-22 在数量减少的物理信道上传输多个差分信号

Country Status (7)

Country Link
US (1) US9537644B2 (zh)
EP (1) EP2817932B1 (zh)
JP (1) JP6232387B2 (zh)
KR (1) KR101808595B1 (zh)
CN (1) CN104160669B (zh)
TW (1) TWI596900B (zh)
WO (1) WO2013126830A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI685232B (zh) * 2018-08-31 2020-02-11 大陸商北京集創北方科技股份有限公司 高速信號通信電路及採用該電路的通信系統
CN114373415A (zh) * 2020-10-15 2022-04-19 元太科技工业股份有限公司 显示设备

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9288089B2 (en) 2010-04-30 2016-03-15 Ecole Polytechnique Federale De Lausanne (Epfl) Orthogonal differential vector signaling
US9251873B1 (en) 2010-05-20 2016-02-02 Kandou Labs, S.A. Methods and systems for pin-efficient memory controller interface using vector signaling codes for chip-to-chip communications
WO2013023654A2 (de) * 2011-08-16 2013-02-21 Silicon Line Gmbh Schaltungsanordnung und verfahren zum uebertragen von signalen
DE112012003367A5 (de) * 2011-08-16 2014-06-26 Silicon Line Gmbh Schaltungsanordnung und Verfahren zum Übertragen von Signalen
EP2750344A4 (en) * 2011-08-23 2015-04-22 Nec Corp COMMUNICATION DEVICE, SIGNAL OVERLAY CIRCUIT, AND SIGNAL OVERLAY METHOD
US9537644B2 (en) * 2012-02-23 2017-01-03 Lattice Semiconductor Corporation Transmitting multiple differential signals over a reduced number of physical channels
US20140158767A1 (en) * 2012-05-15 2014-06-12 Jonathan E. Ramaci Data reader
US9087163B2 (en) * 2012-07-11 2015-07-21 Silicon Image, Inc. Transmission of multiple protocol data elements via an interface utilizing a data tunnel
US9230505B2 (en) 2013-02-25 2016-01-05 Lattice Semiconductor Corporation Apparatus, system and method for providing clock and data signaling
KR102241045B1 (ko) 2013-04-16 2021-04-19 칸도우 랩스 에스에이 고 대역폭 통신 인터페이스를 위한 방법 및 시스템
US9137008B2 (en) * 2013-07-23 2015-09-15 Qualcomm Incorporated Three phase clock recovery delay calibration
DE102013019588A1 (de) * 2013-11-21 2015-05-21 Rosenberger Hochfrequenztechnik Gmbh & Co. Kg Verfahren zur Übertragung eines USB-Signals und USB-Übertragungssystem
CN105993151B (zh) 2014-02-02 2019-06-21 康杜实验室公司 低isi比低功率芯片间通信方法和装置
US9363114B2 (en) 2014-02-28 2016-06-07 Kandou Labs, S.A. Clock-embedded vector signaling codes
WO2015153915A1 (en) * 2014-04-04 2015-10-08 Lattice Semiconductor Corporation Detecting the orientation of a multimedia link connected to a device
US9519604B2 (en) * 2014-04-11 2016-12-13 Qualcomm Incorporated Systems and methods for frequency control on a bus through superposition
US9852103B2 (en) 2014-04-14 2017-12-26 Lattice Semiconductor Corporation Bidirectional transmission of USB data using audio/video data channel
US10129318B2 (en) 2014-05-06 2018-11-13 Lattice Semiconductor Corporation Media stream data and control parameter synchronization
US9509437B2 (en) 2014-05-13 2016-11-29 Kandou Labs, S.A. Vector signaling code with improved noise margin
US11240076B2 (en) 2014-05-13 2022-02-01 Kandou Labs, S.A. Vector signaling code with improved noise margin
US9871516B2 (en) 2014-06-04 2018-01-16 Lattice Semiconductor Corporation Transmitting apparatus with source termination
JP6369160B2 (ja) * 2014-06-20 2018-08-08 ソニー株式会社 送信装置および通信システム
KR102243423B1 (ko) 2014-07-21 2021-04-22 칸도우 랩스 에스에이 다분기 데이터 전송
US10348418B1 (en) 2014-07-22 2019-07-09 Esker Technologies, LLC Transient and spurious signal filter
TWI523423B (zh) * 2014-07-25 2016-02-21 宏正自動科技股份有限公司 延伸裝置及差動訊號還原方法
KR101949964B1 (ko) 2014-08-01 2019-02-20 칸도우 랩스 에스에이 임베딩된 클록을 갖는 직교 차동 벡터 시그널링 코드
US9537646B2 (en) 2014-08-27 2017-01-03 Lattice Semiconductor Corporation Retry disparity for control channel of a multimedia communication link
US9490962B2 (en) * 2014-08-27 2016-11-08 Lattice Semiconductor Corporation Phase relationship control for control channel of a multimedia communication link
US9674014B2 (en) 2014-10-22 2017-06-06 Kandou Labs, S.A. Method and apparatus for high speed chip-to-chip communications
KR102237026B1 (ko) * 2014-11-05 2021-04-06 주식회사 실리콘웍스 디스플레이 장치
US9083488B1 (en) * 2014-11-26 2015-07-14 Aten International Co., Ltd. Extender and method of recovering differential signal
US9553634B2 (en) * 2014-12-08 2017-01-24 Lattice Semiconductor Corporation Electrical duplex to optical conversion
US10825053B2 (en) 2015-02-16 2020-11-03 Mirum Digital Limited Characterized wireless signal mobile messaging method and system
HK1201412A2 (zh) * 2015-02-16 2015-08-28 李應樵 無線信號移動信息傳送方法和系統
KR102520511B1 (ko) 2015-06-08 2023-04-12 주식회사 고영테크놀러지 기판 검사 장치
KR101626475B1 (ko) 2015-06-08 2016-06-01 주식회사 고영테크놀러지 기판 검사 장치
KR101664337B1 (ko) 2015-06-30 2016-10-11 주식회사 고영테크놀러지 습공기 형성 장치 및 이를 포함하는 측정 시스템
EP3700154A1 (en) 2015-06-26 2020-08-26 Kandou Labs, S.A. High speed communications system
DE102015116800B3 (de) * 2015-10-02 2016-12-29 Beckhoff Automation Gmbh Eingabe-/Ausgabemodul für ein Bussystem
DE102015116802B3 (de) * 2015-10-02 2016-12-29 Beckhoff Automation Gmbh Bussystem
US10417143B2 (en) * 2015-10-08 2019-09-17 Esker Technologies, LLC Apparatus and method for sending power over synchronous serial communication wiring
US10055372B2 (en) 2015-11-25 2018-08-21 Kandou Labs, S.A. Orthogonal differential vector signaling codes with embedded clock
US10187229B2 (en) * 2016-03-07 2019-01-22 Texas Instruments Incorporated Bi-directional, full-duplex differential communication over a single conductor pair
US10333741B2 (en) * 2016-04-28 2019-06-25 Kandou Labs, S.A. Vector signaling codes for densely-routed wire groups
US10128906B2 (en) 2016-07-11 2018-11-13 Esker Technologies, LLC Power line signal coupler
US10560154B2 (en) 2016-07-11 2020-02-11 Esker Technologies, LLC Power line signal coupler
JP6548851B2 (ja) 2017-03-21 2019-07-24 三菱電機株式会社 信号伝送装置
EP4216444A1 (en) 2017-04-14 2023-07-26 Kandou Labs, S.A. Pipelined forward error correction for vector signaling code channel
JP6773217B2 (ja) * 2017-04-28 2020-10-21 ヤマハ株式会社 受信装置及び信号伝送システム
DE112018002643T5 (de) 2017-05-22 2020-05-07 Invention Mine, Llc Multimodale datengetriebene taktwiederherstellungsschaltung
US10116468B1 (en) 2017-06-28 2018-10-30 Kandou Labs, S.A. Low power chip-to-chip bidirectional communications
US10693587B2 (en) 2017-07-10 2020-06-23 Kandou Labs, S.A. Multi-wire permuted forward error correction
KR102423987B1 (ko) * 2017-09-21 2022-07-22 삼성전자주식회사 터미네이션 회로 및 인터페이스 장치
US10963035B2 (en) * 2017-10-11 2021-03-30 Qualcomm Incorporated Low power PCIe
US10467177B2 (en) 2017-12-08 2019-11-05 Kandou Labs, S.A. High speed memory interface
CN116614338A (zh) 2017-12-28 2023-08-18 康杜实验室公司 同步切换多输入解调比较器的方法和装置
WO2020012794A1 (ja) * 2018-07-13 2020-01-16 株式会社村田製作所 バイアスｔ回路および信号伝送装置
KR102657135B1 (ko) * 2019-05-15 2024-04-15 삼성디스플레이 주식회사 송수신 시스템
KR20220017558A (ko) * 2020-08-04 2022-02-14 삼성디스플레이 주식회사 데이터 전송 회로 및 이를 포함하는 표시 장치
DE102020121644A1 (de) * 2020-08-18 2022-02-24 Weidmüller Interface GmbH & Co. KG Modulare Ein- und Ausgabestation für ein industrielles Automatisierungssystem und/oder industrielles IoT-System
US11831472B1 (en) 2022-08-30 2023-11-28 Kandou Labs SA Pre-scaler for orthogonal differential vector signalling

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020044147A1 (en) * 1998-09-10 2002-04-18 Martin Russel A. Bi-directional data transfer using two pair of differential lines as a single additional differential pair
US20030201802A1 (en) * 2002-04-26 2003-10-30 Young Brian D. Driver and amplifier circuitry
CN1574800A (zh) * 2003-05-27 2005-02-02 恩益禧电子股份有限公司 差分信号接收设备和差分信号传输系统
CN101005292A (zh) * 2005-10-31 2007-07-25 晶像股份有限公司 具有dc平衡控制的时钟沿调制串行链路
US20080310521A1 (en) * 2007-05-25 2008-12-18 Kanji Otsuka Signal transmission circuit and signal transmission system
CN101542992A (zh) * 2006-11-02 2009-09-23 雷德米尔技术有限公司 具有嵌入式功率控制的一种可编程高速缆线
US20100272215A1 (en) * 2007-10-30 2010-10-28 Qi Lin Signaling with Superimposed Differential-Mode and Common-Mode Signals

Family Cites Families (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3666890A (en) 1970-11-27 1972-05-30 American Data Systems Inc Differential coding system and method
JP2962223B2 (ja) * 1995-03-27 1999-10-12 日本電気株式会社 統合伝送装置
US6137827A (en) * 1997-04-22 2000-10-24 Silicon Laboratories, Inc. Isolation system with digital communication across a capacitive barrier
US6205182B1 (en) 1998-02-25 2001-03-20 Cisco Technology, Inc. Encoding a clock signal and a data signal into a single signal for distribution in a signal forwarding device
TW475140B (en) * 1998-04-29 2002-02-01 Samsung Electronics Co Ltd Analog/digital display adapter and a computer system having the same
US6496540B1 (en) 1998-07-22 2002-12-17 International Business Machines Corporation Transformation of parallel interface into coded format with preservation of baud-rate
US6463092B1 (en) 1998-09-10 2002-10-08 Silicon Image, Inc. System and method for sending and receiving data signals over a clock signal line
US6731751B1 (en) * 2000-06-27 2004-05-04 Vxi Corporation Apparatus for cordless computer telephony
JP2002009867A (ja) * 2000-06-27 2002-01-11 Taiko Electric Works Ltd 信号伝送方法および通信用装置
US6832080B1 (en) * 2000-09-12 2004-12-14 Ericsson, Inc. Apparatus for and method of adapting a radio receiver using control functions
JP2002204272A (ja) * 2000-12-28 2002-07-19 Matsushita Electric Ind Co Ltd 信号伝送装置および信号伝送システム
CA2376971A1 (en) 2001-03-16 2002-09-16 Silicon Image, Inc. Combining a clock signal and a data signal
US6839862B2 (en) 2001-05-31 2005-01-04 Koninklijke Philips Electronics N.V. Parallel data communication having skew intolerant data groups
JP3881196B2 (ja) * 2001-06-27 2007-02-14 富士通株式会社 無線基地局装置
US7085950B2 (en) 2001-09-28 2006-08-01 Koninklijke Philips Electronics N.V. Parallel data communication realignment of data sent in multiple groups
US6914597B2 (en) 2001-10-17 2005-07-05 Hewlett-Packard Development Company, L.P. System for bi-directional video signal transmission
GB2383137B (en) 2001-12-17 2005-06-29 Micron Technology Inc DVI link with circuit and method for test
GB2383240B (en) 2001-12-17 2005-02-16 Micron Technology Inc DVi link with parallel test data
US6671833B2 (en) 2002-01-08 2003-12-30 Parama Networks, Inc. Forward error correction and framing protocol
WO2003079623A1 (en) * 2002-03-15 2003-09-25 Gennum Corporation System and method for compensating line losses over a digital visual interface (dvi) link
US20030208779A1 (en) 2002-04-15 2003-11-06 Green Samuel I. System and method for transmitting digital video over an optical fiber
US7020208B1 (en) 2002-05-03 2006-03-28 Pericom Semiconductor Corp. Differential clock signals encoded with data
US6885209B2 (en) 2002-08-21 2005-04-26 Intel Corporation Device testing
US7113550B2 (en) 2002-12-10 2006-09-26 Rambus Inc. Technique for improving the quality of digital signals in a multi-level signaling system
US7565576B2 (en) 2003-04-17 2009-07-21 Seagate Technology Llc Method and apparatus for obtaining trace data of a high speed embedded processor
US7388904B2 (en) 2003-06-03 2008-06-17 Vativ Technologies, Inc. Near-end, far-end and echo cancellers in a multi-channel transceiver system
JP2005018312A (ja) * 2003-06-25 2005-01-20 Sony Corp 信号伝送装置および方法、ならびに情報機器
US7358869B1 (en) * 2003-08-20 2008-04-15 University Of Pittsburgh Power efficient, high bandwidth communication using multi-signal-differential channels
US7516237B2 (en) 2003-08-20 2009-04-07 Intel Corporation Scalable device-to-device interconnection
US7339502B2 (en) 2003-10-22 2008-03-04 Nxp B.V. Method and device for transmitting data over a plurality of transmission lines
US7920601B2 (en) * 2003-12-19 2011-04-05 Gentex Corporation Vehicular communications system having improved serial communication
US7269673B2 (en) 2004-02-18 2007-09-11 Silicon Image, Inc. Cable with circuitry for asserting stored cable data or other information to an external device or user
US7154254B2 (en) * 2004-06-18 2006-12-26 Agilent Technologies, Inc. Apparatus and method for improving electromagnetic compatibility
US7190226B2 (en) * 2004-08-27 2007-03-13 Scintera Networks Analog delay chain having more uniformly distributed capacitive loads and analog delay cell for use in chain
JP2006157321A (ja) 2004-11-29 2006-06-15 Fujitsu Ltd 差動クロック伝送装置、差動クロック送信装置、差動クロック受信装置、差動クロック伝送方法
US20060126751A1 (en) 2004-12-10 2006-06-15 Anthony Bessios Technique for disparity bounding coding in a multi-level signaling system
US7656956B2 (en) * 2005-01-14 2010-02-02 Motorola, Inc. Data, power and supervisory signaling over twisted pairs
DE102005042710B4 (de) * 2005-09-09 2007-04-26 Infineon Technologies Ag Vorrichtung und Verfahren zur spektralen Formung eines Referenztaktsignals
PL1955470T3 (pl) 2005-11-22 2015-02-27 Ericsson Telefon Ab L M Odbiornik synchronizowany
US7490209B1 (en) 2005-12-14 2009-02-10 Altera Corporation Fully buffered DIMM system and method with hard-IP memory controller and soft-IP frequency controller
US20070146011A1 (en) * 2005-12-28 2007-06-28 O'mahony Frank P Duty cycle adjustment
US7844762B2 (en) * 2006-02-24 2010-11-30 Silicon Image, Inc. Parallel interface bus to communicate video data encoded for serial data links
JP4925697B2 (ja) * 2006-03-23 2012-05-09 ソニー株式会社 ネットワーク伝送用の映像信号符号化システム及び映像信号符号化方法，信号変換装置
KR100862578B1 (ko) 2006-05-16 2008-10-09 엘지전자 주식회사 플라즈마 디스플레이 장치
GB2440187A (en) 2006-07-17 2008-01-23 Ubidyne Inc DUC and DDC forming digital transceiver
US20080063129A1 (en) * 2006-09-11 2008-03-13 Nokia Corporation System and method for pre-defined wake-up of high speed serial link
US8331405B2 (en) 2007-02-02 2012-12-11 Cisco Technology, Inc. Mechanism for channel synchronization
US8649460B2 (en) 2007-06-05 2014-02-11 Rambus Inc. Techniques for multi-wire encoding with an embedded clock
TW200901636A (en) 2007-06-22 2009-01-01 Macroblock Inc Signal encoder and signal decoder
US8437973B2 (en) * 2007-07-25 2013-05-07 John Martin Horan Boosted cable for carrying high speed channels and methods for calibrating the same
WO2009028168A1 (ja) * 2007-08-31 2009-03-05 Panasonic Corporation 映像連動型照明制御システムおよび映像連動型照明制御方法
JP5050807B2 (ja) * 2007-11-22 2012-10-17 ソニー株式会社 再生装置、表示装置、再生方法および表示方法
TWI343707B (en) 2007-12-26 2011-06-11 Altek Corp Differential signal modulating apparatus and method thereof
US8090030B2 (en) 2008-01-04 2012-01-03 Silicon Image, Inc. Method, apparatus and system for generating and facilitating mobile high-definition multimedia interface
JP2009272791A (ja) 2008-05-02 2009-11-19 Sony Corp 送信装置、情報送信方法、受信装置および情報処理方法
JP5338206B2 (ja) * 2008-08-29 2013-11-13 富士通株式会社 制御装置，偏波多重光変調器，光送信装置および偏波多重光変調器の制御方法
TWI428749B (zh) 2008-10-15 2014-03-01 Aten Int Co Ltd 主機端連接模組、操作端控制模組、矩陣式多電腦切換器系統、本地端模組、遙控端模組及訊號延伸器系統
US20100104029A1 (en) 2008-10-27 2010-04-29 Inyeol Lee Independent link(s) over differential pairs using common-mode signaling
US8176214B2 (en) 2008-10-31 2012-05-08 Silicon Image, Inc. Transmission of alternative content over standard device connectors
US8111737B2 (en) * 2009-03-13 2012-02-07 Wavesplitter Technologies, Inc. Bidirectional digital communication circuit and a bidirectional digital communication method
US8242803B2 (en) 2009-06-26 2012-08-14 Broadcom Corporation HDMI and displayport dual mode transmitter
JP2011015071A (ja) 2009-06-30 2011-01-20 Sony Corp 信号処理装置、情報処理装置、多値符号化方法、及びデータ伝送方法
JP2011041142A (ja) * 2009-08-17 2011-02-24 Sony Corp 情報処理装置、及び信号伝送方法
US8644334B2 (en) * 2009-09-30 2014-02-04 Silicon Image, Inc. Messaging to provide data link integrity
US8510487B2 (en) 2010-02-11 2013-08-13 Silicon Image, Inc. Hybrid interface for serial and parallel communication
US8692937B2 (en) * 2010-02-25 2014-04-08 Silicon Image, Inc. Video frame synchronization
JP2012019382A (ja) * 2010-07-08 2012-01-26 Sony Corp 電子機器
TWI457000B (zh) * 2010-10-05 2014-10-11 Aten Int Co Ltd 訊號延伸器系統及其訊號延伸器以及其傳送與接收模組
CN101977082B (zh) * 2010-10-28 2015-04-29 长芯盛（武汉）科技有限公司 光收发模块、光传输装置及光传输方法
US8675577B2 (en) * 2010-12-20 2014-03-18 Intel Corporation Signaling techniques for a multimedia-aware radio and network adaptation
US8405529B2 (en) 2011-03-11 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Using bus inversion to reduce simultaneous signal switching
US8970162B2 (en) * 2011-07-12 2015-03-03 Texas Instruments Incorporated System and method for balancing electrical energy storage devices via differential power bus and capacitive load switched-mode power supply
US8886970B2 (en) * 2011-12-08 2014-11-11 Active-Semi, Inc. Power manager tile for multi-tile power management integrated circuit
US9537644B2 (en) * 2012-02-23 2017-01-03 Lattice Semiconductor Corporation Transmitting multiple differential signals over a reduced number of physical channels
US9230505B2 (en) 2013-02-25 2016-01-05 Lattice Semiconductor Corporation Apparatus, system and method for providing clock and data signaling

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020044147A1 (en) * 1998-09-10 2002-04-18 Martin Russel A. Bi-directional data transfer using two pair of differential lines as a single additional differential pair
US20030201802A1 (en) * 2002-04-26 2003-10-30 Young Brian D. Driver and amplifier circuitry
CN1574800A (zh) * 2003-05-27 2005-02-02 恩益禧电子股份有限公司 差分信号接收设备和差分信号传输系统
CN101005292A (zh) * 2005-10-31 2007-07-25 晶像股份有限公司 具有dc平衡控制的时钟沿调制串行链路
CN101542992A (zh) * 2006-11-02 2009-09-23 雷德米尔技术有限公司 具有嵌入式功率控制的一种可编程高速缆线
US20080310521A1 (en) * 2007-05-25 2008-12-18 Kanji Otsuka Signal transmission circuit and signal transmission system
US20100272215A1 (en) * 2007-10-30 2010-10-28 Qi Lin Signaling with Superimposed Differential-Mode and Common-Mode Signals

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI685232B (zh) * 2018-08-31 2020-02-11 大陸商北京集創北方科技股份有限公司 高速信號通信電路及採用該電路的通信系統
CN114373415A (zh) * 2020-10-15 2022-04-19 元太科技工业股份有限公司 显示设备

Also Published As

Publication number Publication date
JP6232387B2 (ja) 2017-11-15
EP2817932B1 (en) 2020-02-05
JP2015508969A (ja) 2015-03-23
EP2817932A1 (en) 2014-12-31
WO2013126830A1 (en) 2013-08-29
KR20140130720A (ko) 2014-11-11
TWI596900B (zh) 2017-08-21
KR101808595B1 (ko) 2018-01-18
US9537644B2 (en) 2017-01-03
CN104160669B (zh) 2018-09-14
US20130223293A1 (en) 2013-08-29
EP2817932A4 (en) 2016-01-06
TW201336233A (zh) 2013-09-01

Similar Documents

Publication Publication Date Title
CN104160669A (zh) 在数量减少的物理信道上传输多个差分信号
CN104365075B (zh) 用于在通信信道上同时传输时钟和双向数据的方法和设备
CN105119794B (zh) 用于高速数据和电力分配的双线通信系统
US7656956B2 (en) Data, power and supervisory signaling over twisted pairs
CN102866729B (zh) 伺服器机柜系统
CN105191221A (zh) 双电压通信总线
US9672182B2 (en) High-speed serial ring
CN105934883B (zh) 用于利用t线圈电路提供切换的装置、系统和方法
CN105577391B (zh) 一种基于差分型通信接口的供电装置、方法和系统
US10788191B1 (en) Power track and method of mounting and connecting a light modulator to supported luminaires
CN103702164A (zh) 一种超高清信号中转装置及网络机顶盒
US10417143B2 (en) Apparatus and method for sending power over synchronous serial communication wiring
CN104678627A (zh) 一种可整合数据线与电源线的信号传输装置
CN102064583B (zh) 一种ups供电方法及系统
CN106170779A (zh) 用于通过叠加对总线进行频率控制的系统和方法
CN109240262A (zh) 总线电路以及智能货架系统
CN213342043U (zh) 一种用于交通信号灯的通信和供电扩展电路
US20130132623A1 (en) Method for Interconnecting Modules for High Speed Bidirectional Communications
CN109218299A (zh) 一种基于VPX架构的PCIe与CAN总线转换装置
CN105635815B (zh) 一种总线型电视系统及其通讯方法
CN114553031A (zh) 一种用于交通信号灯的通信和供电扩展电路
CN117939037A (zh) 一种使用网线传输dvi或hdmi信号的系统
US20060062239A1 (en) Integrated branching network system and joint connector
CN115133958A (zh) 用于连接双芯数据电缆的中继器和数据连接装置
DE102010023548A1 (de) Photovoltaikgenerator mit einer Einrichtung zur Steuerung der Übertragung von Daten vom und zum Photovoltaikgenerator

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20151030

Address after: oregon

Applicant after: Lattice Semiconductor Corp.

Address before: California, USA

Applicant before: SILICON IMAGE, Inc.

GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180914