JP6232387B2 - 少数の物理チャネルを介して複数の差動信号を送信する方法 - Google Patents

少数の物理チャネルを介して複数の差動信号を送信する方法 Download PDF

Info

Publication number
JP6232387B2
JP6232387B2 JP2014558906A JP2014558906A JP6232387B2 JP 6232387 B2 JP6232387 B2 JP 6232387B2 JP 2014558906 A JP2014558906 A JP 2014558906A JP 2014558906 A JP2014558906 A JP 2014558906A JP 6232387 B2 JP6232387 B2 JP 6232387B2
Authority
JP
Japan
Prior art keywords
differential
signal
communication channel
transmitting
differential signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014558906A
Other languages
English (en)
Other versions
JP2015508969A (ja
Inventor
グレアム ピー ジョーンズ
グレアム ピー ジョーンズ
グレン エル マークス
グレン エル マークス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lattice Semiconductor Corp
Original Assignee
Lattice Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lattice Semiconductor Corp filed Critical Lattice Semiconductor Corp
Publication of JP2015508969A publication Critical patent/JP2015508969A/ja
Application granted granted Critical
Publication of JP6232387B2 publication Critical patent/JP6232387B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00Arrangements affording multiple use of the transmission path
    • H04L5/14Two-way operation using the same type of signal, i.e. duplex
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006Details of the interface to the display terminal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0272Arrangements for coupling to multiple lines, e.g. for differential transmission
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00Arrangements affording multiple use of the transmission path
    • H04L5/14Two-way operation using the same type of signal, i.e. duplex
    • H04L5/1423Two-way operation using the same type of signal, i.e. duplex for simultaneous baseband signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Bidirectional Digital Transmission (AREA)

Description

本発明の実施形態は、概して物理的相互連結方法に関し、より具体的には少数の信号線を介して差動信号を送信する方法に関する。
[著作権表示/使用許可]
本特許における開示には、一部、著作権保護の対象である要素が含まれている。著作権保有者は、特許庁の特許ファイル又は記録に従って特許文書、或いは特許開示の内容を再現することに対しては異議を唱えないものとするが、但し、無断複写・複製・転載を禁じる。次の著作権表示は、後述するデータ、添付の図面、及び、同じく後述するソフトウェアの全てに適用される。Copyright(c) 2013, Silicon Image, Inc., All Rights Reserved。
多くのシステムは装置又は構成要素間の信号送信に依存している。信号送信は、信号を単一線を介して送信するシングルエンドモードで行われても良く、信号を第1線を介して送信し、当該信号の補足信号を対線を介して送信する差動モードで行われも良い。シングルエンド方式の信号送信の場合、単一通信線を物理チャネルとして構成することができる。一方、差動方式の場合でも、通信線対を物理チャネルとして構成することができる。
周知の通り、差動方式は、シングルエンド方式に比べ、シグナルインテグリティの観点から見てノイズ排除性、コモンモードノイズ阻止、電磁波放射の低減など多くの肯定的効果を有する。前述の効果は、電気的ノイズ環境、或いは信号自らが他で干渉を引き起こす場合において、より改善された品質の通信に求められる要素であると言える。しかしながら、差動方式には、シングルエンド方式に劣る短所が一つ存在する。つまり、電線、或いは物理的送信媒体が2倍必要となるのである(但し、地線、地板、接地シールドは必要ないか、単一地帰路を複数の信号線に対して用いると仮定する)。
一部のシステムは、信号送信に用いられ得る電線又は物理チャネルの数を制限している。説明をより簡単にするために、「物理チャネル」という表現は、導電体は勿論、無線送信チャネル、若しくは光学信号チャネルを指すものとして用いられる。差動リンク又は差動チャネルは、物理線を二つ用いるため、電線対、プリント基板トレース、或いは他の導電体対を指すことになる。このような制限は、つまり、信号送信ができる物理線の数が、送信対象の信号の数より少ないことを意味する。特に、差動方式を採用した場合、全ての信号に宛がうほどの電線又は物理線を備えていない特定の構造では、使用可能な電線又は物理線が全部占められてしまう可能性がある。
先行技術、例えば米国特許第6492984号は、差動信号とコモンモード信号の両方を回復させながら、「仮想」コモンモード信号を既存の差動物理チャネルを介して送信できることを記載している。しかしながら、その結果として送信されたコモンモードの「仮想」信号には、前述したシグナルインテグリティの制限がかかってしまう。
更に、一部のシステムでは、差動方式を用いるために、特定の物理インターフェースを採択しなければならないことがある。この場合、差動方式の信号送信インターフェースと互換されないレガシーデバイスの使用ができなくなる。
下記の記述は、本発明の実施形態の一例を示すための図面に関する説明を含む。図面はあくまで例示に過ぎず、本発明を限定する訳ではない。本明細書でいう「実施形態」は、本発明の実装の少なくとも一つに含まれる特定の特徴、構造、又は特性を理解するためのものである。従って、「一実施形態においては」若しくは「他の実施形態において」は、本発明の様々な実施形態を記載するのであって、必ずしも同じ実施形態を指す必要はない。更には、実施形態同士が必ずしも相互排他的である必要もない。
それぞれ二つの物理線を介する二つの差動チャネルと、現存する二つの差動チャネルを介する第3仮想双方向差動チャネルとを実現しているシステムの実施形態を示すブロック図である。 二つの物理差動チャネルを介する第3仮想双方向差動チャネルを実現する分圧ネットワークを備えるシステムの実施形態を示すブロック図である。 二つの物理チャネルを介する二つの差動チャネルと、双方向性直流電力とを実現するシステムの実施形態を示すブロック図である。 二つの物理チャネルを介する二つの差動チャネルを実現し、同じ物理チャネルを介して双方向性直流電力を供給するシステムの実施形態を示すブロック図である。 二つの物理チャネルを介する二つの差動チャネルを実現し、同じ物理チャネルを介して双方向性直流電力を供給するシステムの他の実施形態を示すブロック図である。 双方向性直流電力を以って、二つの物理チャネルを介する第3仮想双方向差動チャネルを実現するシステムの実施形態を示すブロック図である。 双方向性直流電力を以って、二つの物理チャネルを介する第3仮想双方向差動チャネルを実現し、レガシーインターフェースとの後方互換性を保つシステムの実施形態を示すブロック図である。 同じ物理チャネルを介するクロック信号と双方向性制御信号とを実現し、レガシーインターフェースとの後方互換性を保つシステムの実施形態を示すブロック図である。 インピーダンス補償を以って、同じ物理チャネルを介するクロック信号と双方向性制御信号とを実現し、レガシーインターフェースとの後方互換性を保つシステムの実施形態を示すブロック図である。 インピーダンス補償を以って、同じ物理チャネルを介するクロック信号と双方向性制御信号とを実現し、データチャネルを介する接地帰線を実現すると同時に、レガシーインターフェースとの後方互換性を保つシステムの実施形態を示すブロック図である。 同じ物理チャネルを介するクロック信号と双方向性制御信号とを実現し、物理チャネルを介して電力と接地とを提供すると同時に、レガシーインターフェースとの後方互換性を保つシステムの実施形態を示すブロック図である。 二つの物理チャネルを介して、仮想双方向性差動信号を含む三つの差動信号を送信する方法の実施形態を示すフローチャートである。 二つの物理チャネルを介して三つの差動信号を送信する、又はレガシー相互連結インターフェースに応じて送信するインターフェースを構成する実施形態を示すフローチャートである。
下記に、後述の実施形態の一部又は全部を描写する図面の説明を含む特定の詳細事項と実装と、発明の思想の観点から、実現可能性のある他の実施形態に関して言及する。次に、本発明の実施形態の要旨を、図面を参照しながらより詳しく説明する。
ここに記載されている通り、「仮想」差動チャネルは、二つの既存物理通信チャネル上に設けられ、信号送信に必要となる電線の総数を減らす。つまり、第1差動信号は物理差動チャネルの一つを介して送信され、第2差動信号は第2物理差動チャネルを介して送信される。第3差動信号は、物理信号線で該第3差動信号に対し重畳及び/又は変調を施すことにより、システムの信号線を介して仮想的に送信される。
一実施形態において、第3差動信号は、物理差動チャネルのうち一方でモーダル(正)差動成分を変調するコモンモードと、物理差動チャネルのうち他方で逆モーダル(負)差動成分を変調するコモンモードとにより、仮想的に送信される。ここに記載されているコモンモード信号は、後に、第1差動チャネル信号及び第2差動チャネル信号に対する、第1チャネル受信機及び第2チャネル受信機の両方で拒否される。第3の「仮想」信号は、第1物理チャネル及び第2物理チャネルでコモンモード信号を回復させることにより、トランシーバで再構築される。従って、三つの信号は、二対の電線又は物理チャネルを介して同時に送信・回復されることになる。
差動方式は放射を低減し、外部の雑音源からの干渉に対して優れた耐性を示す。各信号を逆位相の補足信号と共にリンクを介して送信することにより差動方式の信号送信を成し遂げることができる。更に当該送信は、モーダル成分(信号、又は正成分とも言う)及び逆モーダル成分(補足信号、又は負成分とも言う)を送信することでもある。
ここに記載されている通り、システムは、四つの信号線を介して三つの差動信号を送信することができる。それによって、信号送信インターフェースに必要である、ケーブル、コネクタ、又は他の通信手段は、より小さく、より簡単に、より安価になる上に、雑音環境又は雑音感応環境においてより高い信頼性を有する。本明細書に記載されている技術は、相対的に雑音の多い環境又は雑音感応環境において、少数の物理チャネルを以って複数のデータを伝送するシステムのいずれにも適用することができる。適用環境の例としては、ホームネットワーク、車両データシステム、車両インフォテインメントシステム、家電製品又はデータネットワークシステム、産業制御システム、産業現場モニタシステム、若しくは電子看板システムなどが挙げられる(但しこれらに限られる訳ではない)。例えば、該信号送信方法を用いると、未圧縮の映像データを送信することが可能となる。一実施形態において、該信号送信方法は、USB(Universal Serial Bus:ユニバーサルシリアルバス)を介してMHL(Mobile High-definition Link:モバイル高精細リンク)と互換するインターフェースを提供することができる。一実施形態において、該インターフェースは、例えばスマートフォンやタブレットを自動車または映像機器とドッキングさせるマイクロUSBポートを介し、MHLを送信することができる。
従って、双方向性の仮想差動信号を物理通信チャネルを介して他の差動信号に加えて送信することができる。第3差動信号は、前記第1差動信号及び前記第2差動信号の何れか、若しくは両方が送信される間に、同時並列に送信されることになる。仮想通信チャネルは、第1差動通信チャネル及び第2差動通信チャネルを用いて設けられる。一実施形態では、5線インターフェースを介して電力と信号を供給する構成を開示する。一実施形態において、5線インターフェースは、信号線を選択的に切り替えることで、レガシーシステムとの後方互換性を有する。
本明細書に記載されている通り、一実施形態において、4線システムは二つの差動信号と、直流電力の一つ、或いは二つの成分(例えば電圧供給、接地帰路、或いはその両方)とを提供することができる。従って、リンクに個別線として存在する一つ或いは二つの電力レールを用いずに、ケーブルリンク又はデータリンクを介して双方向性直流電力を供給することができる。従って、少数の線を介して追加差動信号を供給することと共に、若しくは該供給の代わりに、少数の線を有するリンクを介して電力を供給することが可能となる。
図1は、二つの物理リンクを介する二つの差動チャネルと、当該二つの物理リンクを介する第3仮想双方向差動チャネルとを実現しているシステムの実施形態を示すブロック図である。システム100は、ケーブルリンク130を介して受信機120と連結されている送信機110を含む。ケーブルリンク130はインターフェースと見なされる。図示されているように、ケーブルリンク130は、送信機側と受信機側の両方に四つのポートCL1〜4を有し、これらは、システム100が三つの差動信号を送信できるように四つの信号線、若しくは二つの差動対を提供する。図面に例示されている方向とは関係なく、各線の各端は、オスとメスのいずれでも良い。各線の両端については、性別又はコネクタのタイプが同じであっても良く、異なっても良い。一実施形態において、ケーブルリンクコネクタの各側、或いは各端は、送信機又は受信機に含まれている。
一実施形態において、差動信号の一つは、ドライバ素子112で生成されたデータ信号である。データ信号は、モーダル成分(D+)とその補足信号又は逆モーダル成分(D−)として、物理差動チャネルのうち一つの異なる信号線又は成分で送られることになる。一実施形態において、差動信号の一つは、ドライバ素子114で生成されたクロック信号である。クロック信号も同様にクロックモーダル成分(CLK+)とその補足信号又は逆モーダル成分(CLK−)として、物理差動チャネルのうち一つの異なる信号線又は成分で送られることになる。
一実施形態において、システム100は、トランシーバ116で生成された第3差動信号、CBUS(Control Bus:制御バス)を用いる。一実施形態において、CBUS信号の正成分(CBUS+)は、データ信号を転送する信号線CL1及びCL2の両方でコモンモード変調を施される。一実施形態において、CBUS信号の補足成分(或いは負成分)(CBUS−)は、クロック信号を転送する信号線CL3及びCL4の両方でコモンモード変調を施される。信号送信の極性は反転が可能である(例えば、CBUS−をデータ信号を介して、CBUS+をクロック信号を介して送信する)。さらに、クロック信号とデータ信号に用いられる信号線を反転することもできる(正差動成分と負差動成分を送信する信号線を取り換えること、及び/又はクロック信号及びデータ信号を送信する信号線セットを取り換えることにより、どちらの場合も内部で反転可能となる)。一実施形態において、システム100は、図示の通り、送信機110とケーブルリンク130間のコンデンサ、及び、ケーブルリンク130と受信機120間のコンデンサにより差動信号の交流結合を提供する。交流結合により、直流オフセットが同じ信号線の対向端の間に存在することになる。
システム100は、三つの別々の信号の送信を可能にするが、第3信号を別途の信号線を介して送信する必要はない。送信機110から受信機120に送信される信号は、映像、音声、制御、及び/又はクロックなど(但しこれらに限定される訳ではない)、様々な情報を運ぶことができる。説明のために、素子112から送信されるデータ信号と、素子114から送信されるクロック信号は、一方向性信号として表される。トランシーバ116から送信されるCBUS信号は双方向性制御信号である。つまり、CBUS信号はケーブルリンク130を介してトランシーバ116で受信することもできる。
従って、信号のうち二つ(例えばデータ及びクロック)は、物理チャネル(例えば二つの導体)を介して差動方式で送信され、第3信号は仮想の第3チャネルを介して送信される。データ及び/又はクロックの代わりに、他の信号を用いても良く、信号の数はいくつでも良い。一実施形態において、仮想の第3チャネルは、二つの物理チャネルを介するコモンモード信号変調により形成される。よって、既知のコモンモード変調方式とは異なって、二つのコモンモード変調信号は、他の二つのチャネル間における仮想双方向性差動信号のための送信メカニズムを提供するために用いられる。モーダル成分(信号又は正成分)は物理チャネルのうち一方を介して送られ、逆モーダル成分(補足信号又は負成分)は物理チャネルのうち他方を介して送られる。
一実施形態において、ケーブルリンク130の送信機端と受信機端の両方で、クロック物理チャネルとデータ物理チャネルからコモンモード信号を回復することにより、CBUS差動信号を再構築する。素子122(データ信号受信機)は、CBUS+信号成分を拒否する傾向にあり、素子124(クロック信号受信機)は、CBUS−信号成分を拒否する傾向にある。従って、他の信号二つの回復は、第3仮想コモンモード変調差動信号による悪影響を受けないことになる。
差動方式の信号送信において、受信機は、送信信号とその補足信号の差にのみ敏感であり、受信されたコモンモード信号については、効率的に無視又は拒否する。ノイズ排除性を更に改善するために、所望の信号とその補足信号を送信するケーブルの電線は、共に物理的により合わされ、シングルエンドノイズ電圧が誘発する磁場をキャンセルし、更には、不要な放射を減らしてノイズ排除性を高める。並行トレースや、他の並行配線により、同様の効果をもたらすことができる。無線又は光学信号送信が用いられる場合、信号の成分は両方とも送信/回復され、電気状に変換し戻されるときに、後に回復される差動信号を再生成する。
差動信号が生成され、電気的に回復される間に、該信号を他の物理的媒体を介して送信することもできる。例えば、差動信号は電気成分を持つように生成され、異なる二つの光信号に変換され光学的に送信された後、電気信号に再び変換し戻される。該電気信号は、異なる二つの信号成分に基づいて差動になっても良い。類似の技術を用いて、無線通信媒体を介して差動信号を送信することもできる。若しくは、差動信号を生成し、単一の光学又は無線システムに変換して、光学又は無線信号の受信端で差動電気信号に変換し戻しても良い。差動方式は優れたシステム性能を提供し、従来のシングルエンド信号送信方式に比べれば、必要とするケーブルやデバイスシールドの数も少ない。故にケーブルが細くなり、ルート決めが容易になる上に、可撓性が増加し、製造単価が低減する。
CBUS信号が双方向性差動信号であることを鑑み、システム100は、信号を左から右(送信機110から受信機120)、或いは右から左(受信機120から送信機110)のいずれの方向に送信されているかを判定するメカニズムを含む。一実施形態において、システム100は、調停プロトコルを用いて、システムの要件に基づき、制御信号が順繰りに両方向に送られるようにする。双方向性制御バス信号の使用例には、遠隔制御命令、システム状況、コンテンツ保護キー選択、表示発見(display discovery)などが含まれるが、これらに限られる訳ではない。
図2は、二つの物理差動チャネルを介する第3仮想双方向差動チャネルを実現する分圧ネットワークを備えるシステムの実施形態を示すブロック図である。一実施形態において、差動信号成分をコモンモード信号成分と組み合わせて仮想信号を生成し、分圧ネットワークを用いて仮想信号を表す。システム200は、二つの物理リンクを介して第3仮想双方向差動チャネルを実現する、分圧ネットワーク、及び送受信構成要素の実施例の実施形態を単純化したものである。
特に、システム200の実施例は、MHL(モバイル高精細リンク)を実装した実施形態を反映したものである。従って、三つの差動信号、つまり、MHL_DATA、MHL_CBUS、MHL_CLKが送信される。システム200は、信号が回復される物理差動チャネルを介してドライバ210から受信機240へMHL_DATAを送信する。MHL_DATA−は物理線の一方で送られ、MHL_DATA+は物理線の他方で送られる。システム200は、信号が回復される第2物理差動チャネルを介してドライバ220から受信機250へMHL_CLKを送信する。MHL_CLK−は物理線の一方で送られ、MHL_CLK+は物理線の他方で送られる。
一実施形態において、双方向性のMHL_CBUSは、トランシーバ230とトランシーバ260の間でコモンモード変調を施される。MHL_CBUS+は、データ信号(両方の物理線上)を介して送信され、MHL_CBUS−は、クロック信号(両方の物理線上)を介して送信されることが分かる。他の実施例では、各信号成分を送るべき物理チャネルを指定することができる。従って、「左右方向」では、ドライバ210は第1差動チャネルを介してMHL_DATA信号を送り、ドライバ220は第2差動チャネルを介してMHL_CLK信号を送る。トランシーバ230(素子232及び234を備える)は、第1差動チャネルおよび第2差動チャネルを部分的に介してMHL_CBUS信号を送ることができる。「右左方向」の場合、トランシーバ260(素子262及び264を備える)は、同チャネルを介してMHL_CBUS信号を送ることができる。
受信機240は差動信号のMHL_DATAとMHL_CBUS+を受信するが、MHL_CBUS+は受信素子240から拒否され、代わりにトランシーバ260により受信される。同じく、受信素子250は差動信号のMHL_CLKとMHL_CBUS−を受信するが、MHL_CBUS−は受信素子250から拒否され、代わりにトランシーバ260により受信される。従って、受信素子240及び250は、不要なコモンモード信号(CBUS)を無視又は拒否し、所望の差動信号のみを復号することになる。トランシーバ260は、トランシーバ230が送信装置から送信するときに用いられるものと同様の分圧ネットワークを受信装置で提供し、トランシーバが差動信号からコモンモード信号を抽出できるようにする。一実施形態において、システム200におけるチャネルのうち二つ、若しくは三つ全部が、双方向性にレンダーリングされても良い。但し複数の信号が双方向性にレンダーリングされる場合、変調回路と回復回路は著しく複雑となる。
一実施形態において、物理チャネルの数を増やし、追加の仮想双方向差動チャネルの形成に同様の手法を用いても良い。
図面において、交差又は横断する電線は相互連結しており、互いに「飛び越え」ている電線は接続していない。抵抗の値は実装によって異なる。従って、特定の値は存在せず、当業者が自ら値を決めることができる。システム200の実施例を示すために、一実施形態において同じ値を持つ抵抗は同じ参考符号を共有する。例えば、送信機と受信機の差動線の間に位置する分圧器の抵抗は全てR1とされており、同じ値を有することを意味する。
抵抗R2の一端は、MHL_DATA差動線の間に連結されている二つの抵抗R1の間の点に連結されている。抵抗R2の他端は、抵抗R4と同じく、素子232及び234の非反転線に連結されている。抵抗R2の同端は、抵抗R3を通じてVCCに連結されている。抵抗R4は、素子232及び234の非反転線及び反転線の間を連結している。もう一つの抵抗R2の場合、一端はMHL_CLK差動線の間に連結されている二つの抵抗R1の間の点に連結されている。抵抗R2の他端は、抵抗R4と同様に、素子232及び234の反転線に連結されている。抵抗R2の同端は、もう一つの抵抗R3を通じてGNDに連結されている。
受信端にて、抵抗R5の一端は、MHL_DATA差動線の間に連結されている二つの抵抗R1の間の点に連結されている。抵抗R5の他端は、抵抗R4と同じく、素子262及び264の非反転線に連結されている。抵抗R5の同端は、抵抗R2を通じてVCCに連結されている。抵抗R4は、素子262及び264の非反転線及び反転線の間を連結している。もう一つの抵抗R5の場合、一端はMHL_CLK差動線の間に連結されている二つの抵抗R1の間の点に連結されている。抵抗R5の他端は、抵抗R4と同様に、素子262及び264の反転線に連結されている。抵抗R5の同端は、もう一つの抵抗R2を通じてGNDに連結されている。
他の分圧ネットワークの組み合わせも可能である。データ信号又はクロック信号のいずれかが双方向性であり、及び/又はより多くの信号線を介してより多くの差動信号が送信される一実施形態では、分圧ネットワークがより複雑になる。
図3は、二つの物理チャネルを介する二つの差動チャネルと、双方向性直流電力とを実現するシステムの実施形態を示すブロック図である。一実施形態において、システム300はシステム100などのシステムとして実現されても良い。より具体的には、システム300は、既知の標準インターフェースポートで実現されても良い。例えば、標準マイクロUSBポートは五つのピン(電力、接地、3つの信号線)を備えている。標準のピン配列、ピン、或いはポート構成を用いる代わりに、ケーブルリンク330は二つの差動チャネルと、電力用のケーブルリンクを備える。例示のために、電圧供給に用いられる電力レールは、ここではVBUSと称され、ケーブルリンク330の信号線CL1上に存在することになる。若しくは、VBUSを、他の参照符号によって表しても良い。
送信装置310は、信号線CL2及びCL3で差動信号を生成するドライバ312を含む。受信装置320は、信号線CL2及びCL3の他端で差動信号を受信する素子322を含む。一実施形態において、より簡単な説明のために、ケーブルリンク330の各端を、送信機端及び受信機端、若しくは送信機側と受信機側と呼ぶことにする。送信機310は、信号線CL4及びCL5で差動信号を生成するドライバ314を含む。受信機320は、信号線CL4及びCL5で差動信号を受信する素子324を含む。
一実施形態において、ケーブルリンクの信号線CL4及びCL5上における差動チャネルの信号線は、送信機310の側と受信機320の側の両方にてそれぞれ、二つの信号線を交流結合するコンデンサを備える。交流結合は、送信機310、受信機320、ケーブルリンク330のケーブル対、及び接地の間に直流オフセットを生じさせる。上述されている通り、シンクとソース間、或いはソースとシンク間(送信機310及び受信機320)の直流電力は、VBUS+5V用のピンCL1を用いてシステム300のリンクに印加することができる。但し、直流電力の供給は、更に接地帰路を必要とする。
接地帰路は、インダクタを用いて、一方若しくは両方の信号対に接地(GND)に対して直流リファレンスを行うことによって設けられる。図示の通り、インダクタLはCL4及びCL5の差動チャネルをGNDにリファレンスさせる。明確に示されていないが、インダクタLは固有の直列抵抗と、固有の並列容量とを有している。インダクタの並列容量は、構成要素を周波数フィルタとして動作させる。
従って、電線CL4及びCL5のインダクタLは、高周波数信号をスムーズに通過させながら、接地帰路に用いられる直流経路を設ける。結果的に、送信機310は局所接地(送信機310の内部を参照)に終端され、受信機320も局所接地(受信機320の内部を参照)に終端される。局所接地とは、送信機/受信機専用の基準シャーシ接地経路を指すが、必ずしもケーブルリンク330にわたって同じである必要はない。局所的に終端され、しかしインダクタLを介して直流接地帰路を設けることで、直流接地帰路が、差動対においてインダクタを介して確立される。その間、差動信号はスムーズに通過する。
一実施形態において、システム300は、信号線のうち一つのではなく、差動チャネルの電線両方にインダクタを有しており、これは接地帰路の形成においても技術的に適合と言える。接地帰路インダクタは単一線に置かれても良いが、インダクタLを信号線CL4と信号線CL5の両方に置くことにより、システム300は、差動チャネルを介する、よりバランスの取れた差動方式用送信線を設けることができる。単一線の接地帰路インダクタ(例えばCL4とCL5のいずれでも良い。但し、両方ではない)は、ケーブルリンク330又はデータリンクを通じる電力の供給には技術的観点から十分であるが、モード変換ノイズが生じる可能性がある。更に、上述しているように、インダクタLは直列抵抗要素を含んでおり、これが送信機310と受信機320間の電力経路の直流抵抗を増加させる。差動チャネルの両方の信号線にインダクタLを置けば、終端接地のために、抵抗を効率的に並列載置することになる。並列に抵抗を置けば、全体の抵抗が低減される。従って、二つのインダクタLを各側(つまり、送信機310と受信機320の両側)に加えることで、システム300は、直流抵抗損失を抑えながら直流電力を供給する。
図4は、二つの物理チャネルを介する二つの差動チャネルを実現し、同じ物理チャネルを介して双方向性直流電力を供給するシステムの実施形態を示すブロック図である。システム300が二つの差動チャネルと第5信号線を介して電力を供給している一方、システム400は、システム300と同様の手法を用いて、二つの差動チャネルの信号線四つのみで電力を供給する。つまり、システム400において、電力レールと接地レールはインダクタを介して連結され、高周波数信号がスムーズに通過できる。信号線のコンデンサは、ケーブルリンク430を通ってシステム400に直流オフセットを生じさせる。
送信装置410は、第1差動線及び第2差動線を駆動させるドライバ素子412及び414を含む。受信装置420は、それぞれ対応する差動信号線から差動信号を受信する受信素子422及び424を含む。より簡単な説明のために、送信素子412と受信素子422の間の差動チャネルを第1差動チャネルとし、送信素子414と受信素子424の間の差動チャネルを第2差動チャネルとする。ここにおける「第1」と「第2」の指定は、逆転しても構わない。
図示されているように、インダクタLを連結して第1差動チャネルの信号線からVBUS又は電圧レールまでの電力経路を設け、更にインダクタLを連結して第2差動チャネルの信号線からの接地経路を設ける。見ての通り、VBUS及び接地は、送信機410及び受信機420内の基準点、或いは電圧/電力レールになり得る。従って、一実施形態において、CL1及びCL2の送信機側に、送信機410専用の、信号線から電圧レールまでの電力経路がインダクタにより設けられる。CL1及びCL2の受信機側では、受信機420専用の、信号線からの電力経路がインダクタにより設けられる。同様に一実施形態において、CL3及びCL4の送信機側に、送信機410専用の、信号線から接地までの接地経路がインダクタにより設けられる。CL3及びCL4の受信機側では、受信機420専用の、信号線から接地までの接地経路がインダクタにより設けられる。
システム400では、電源の構成要素二つを、リンクの各側で二つの信号線に連結している。前述した通り、インダクタを介して差動チャネルの両信号線から電源(接地帰路又は電圧レールのいずれか)までの電力経路を設けることによって、インダクタが効率的に並列配置され、従ってインダクタ装置における直流抵抗が低減される。更に、並列構成を用いれば、信号線のバランスを取り、不釣合いを避けることができる。図示されているように、システム400は、ケーブルリンク430を介していずれの方向にも電力を供給することができ、例えば、ケーブルリンクを介して取り付け装置(例:スマートフォン)に電力を与えることもできる。システム400は、図示の構成の代わりに、第1差動チャネルから接地までの電力経路と、第2差動チャネルからVBUSまでの電力経路とを備えるように構成されていても良い。更に、システム400は素子412及び422間のCL1及びCL2のピン配列と、素子414及び424間のCL3及びCL4のピン配列とを用いているが、他のピン配列構成を用いても良い。
図5は、二つの物理チャネルを介する二つの差動チャネルを実現し、同じ物理チャネルを介して双方向性直流電力を供給するシステムの他の実施形態を示すブロック図である。システム400と同様に、システム500もシステム300と同様の手法を用いて、二つの差動チャネルの信号線四つのみで電力を供給する。システム500において、電力レールは両方ともインダクタを介して連結されているが、差動チャネルのうち一つのみで、直流電力レール又は電源を形成し、単一差動チャネルで接地帰路を構成する。
送信装置510は、第1差動線及び第2差動線を駆動させるドライバ素子512及び514を含む。受信装置520は、それぞれ対応する差動信号線から差動信号を受信する受信素子522及び524を含む。今度もより簡単な説明のために、送信素子512と受信素子522の間におけるケーブルリンク530のCL1及びCL2を横切る差動チャネルを第1差動チャネルとし、送信素子514と受信素子524の間におけるケーブルリンク530のCL3及びCL4を横切る差動チャネルを第2差動チャネルとする。ここにおける「第1」と「第2」の指定は、逆転しても構わない。
図示されているように、第1差動チャネルはコンデンサを含まない。システム500の第1差動チャネルにおいて、コンデンサはオプションであるが、これは、電力がこのチャネルを通って送信されないため、第1差動チャネルでは直流オフセットが期待されていないからである。システム500はシステム400の如く、図示の構成の代わりに、異なるピン配列のケーブルリンク530を用いるように変更されても良い。
第2差動チャネルにおいて、インダクタLは連結により信号線のうち一つから接地までの経路を形成し、また、他の信号線からVBUS、電圧供給源、或いは電圧レールまでの経路を形成する。図示されているように、VBUSは、インダクタLを通じて逆モーダルレッグ(leg)又は信号線に連結され、接地も、インダクタLを通じてモーダルレッグ又は信号線に連結される。信号線と連結される電源要素は、互いに入れ替えられても構わない。VBUSと接地は、リンクの両端で局所電力レールと結合される。送信機側の結合コンデンサは、送信機510と、信号線上の基準インダクタとの間に位置している。受信機側の結合コンデンサも同様に、受信機520と、信号線上の基準インダクタとの間に位置している。
システム500において、電力レールは両方とも第2差動チャネルにのみ連結されている。一実施形態において、第1差動チャネルと第2差動チャネルの両方は、それぞれ、二つの信号線のうち一方はインダクタを介して接地までの経路を形成し、他方はインダクタを介してVBUSまでの経路を形成するように構成されても良い。よって、例えば、第1差動チャネルと第2差動チャネルの両方におけるモーダル線は誘導子を介してVBUSまでの経路を形成し、第1差動チャネルと第2差動チャネルの両方における逆モーダル線は誘導子を介して接地までの経路を形成する。また、電力レールは互いに入れ替えられても良い。
図6は、双方向性直流電力レールを以って、二つの物理リンクを介する第3仮想双方向差動チャネルを実現するシステムの実施形態を示すブロック図である。一実施形態において、システム600は、システム100の例示である。より具体的には、システム600は、既知の標準インターフェースポートで実現されても良い。例えば、標準マイクロUSB/MHLコネクタは五つのピン(電力、接地、3つの信号線)を備えている。しかしながら、ノイズ環境でMHL用の上記のコネクタを用いれば、シグナルインテグリティが劣化する結果を生み出してしまう。同型のコネクタ又はポートを利用し、四つの信号線で三つの差動信号を送信することによって、5線インターフェースは三つの差動信号を供給し、MHL又は他の高速データリンクのシグナルインテグリティを向上する一方、ケーブルリンク630で代表されるデータリンクを介して双方向性直流電力を供給することができる。
電源又は電力レールはVBUSと呼ばれ、ケーブルリンク630の信号線CL1上に存在する。送信機610は、信号線CL2及びCL3で差動データ信号を生成するドライバ612を含む。受信機620は、信号線CL2及びCL3でデータ信号を受信する素子622を含む。送信機610は、信号線CL4及びCL5で差動クロック信号を生成するドライバ614を含む。受信機620は、信号線CL4及びCL5でクロック信号を受信する素子624を含む。一実施形態において、CBUSトランシーバ616はデータチャネルを介してCBUS+をCBUSトランシーバ626と交換し、クロックチャネルを介してCBUS−をCBUSトランシーバ626と交換する。
一実施形態において、送信機610の側と受信機620の側の両方にて、各差動線は、二つの差動対を交流結合するコンデンサを備える。交流結合は、送信機610、受信機620、ケーブルリンク630のケーブル対、及び接地の間に直流オフセットを生じさせる。上述されている通り、シンクとソース間、或いはソースとシンク間(送信機610及び受信機620)の直流電力は、VBUS+5V用のピンCL1を用いてシステム600のリンクに印加することができる。但し、直流電力の供給は、更に接地帰路を必要とする。
接地帰路は、インダクタを用いて、一方若しくは両方の信号対にGNDに対して直流リファレンスを行うことによって設けられる。図示の通り、CLK信号チャネルインダクタLを通じてGNDに直流リファレンスされる。同時に、若しくは代わりに、データ信号チャネルをGNDに直流リファレンスさせても良い。明確に示されていないが、インダクタLは固有の直列抵抗と、固有の並列容量と有している。インダクタの並列容量は、構成要素を周波数依存フィルタとして動作させる。
従って、電線CL4及びCL5のインダクタLは、高周波数信号をスムーズに通過させながら、接地帰路に用いられる直流経路を設ける。結果的に、送信機610は局所接地に終端され、受信機620も局所接地に終端される。局所接地とは、送信機/受信機専用の基準シャーシ接地経路を指すが、必ずしもケーブルリンク630にわたって同じである必要はない。局所的に終端され、インダクタLを介して直流接地帰路を設けることで、直流接地帰路が、データリンクにおいてインダクタを介して確立される。その間、差動信号はスムーズに通過する。
一実施形態において、システム600は、信号線のうち一つではなく、差動チャネルの電線両方にインダクタを有しており、これは接地帰路の形成においても技術的に適合と言える。接地帰路インダクタは単一線に置かれても良いが、インダクタLを信号線CL4と信号線CL5の両方に置くことにより、システム600は、よりバランスの取れた送信線を設けることができる。単一線の接地基準インダクタ(例えばCL4とCL5のいずれでも良い。但し、両方ではない)は、モード変換ノイズを生じさせる可能性がある。更に、上述しているように、インダクタLは直列抵抗要素を含んでおり、これが送信機610と受信機620間の電力経路の直流抵抗を増加させる。差動チャネルの両方の信号線にインダクタLを置けば、接地帰路のために、抵抗を効率的に並列載置することになる。従って、二つのインダクタLを各側(つまり、送信機610と受信機620の両側)に加えることで、システム600は、直流抵抗損失を抑えながら直流電力を供給する。
一部の実施形態において、旧型インターフェースとの後方互換性を維持し、相互運用性を保証することは非常に重要である。後方互換性、又はレガシーシステムへのサポートは、レガシーインターフェースの構成と、インターフェースコネクタの新しい構成(例えば、本文を参照)とを物理的に切り替えることによって成し遂げられる。一実施形態において、スイッチは、スイッチ間の点線が示しているように、グループをなしている。スイッチの位置(及び、それによってどちらの構成の制御が選ばれるか)は、取り付け装置の発見/検出を行う制御ロジックが、図12A及び図12Bに図示されているように作業を執り行って決めるものとする。制御バス又は制御線を介して行われる発見プロセスによって、ケーブルリンクにおけるスイッチのグループ化(例えば送信機側と受信機側の両方におけるスイッチのグループ化)を成し遂げる。ロジックは、専用の制御ロジックハードウェア及び/又はコントローラ、既存コントローラのファームウェア、制御ルーチンの一部/プロセス、若しくは他の制御ロジックであっても良い。次に、レガシーをサポートするシステムを例示する。
図7は、双方向性直流電力を以って、二つの物理チャネルを介する第3仮想双方向差動チャネルを実現し、レガシーインターフェースとの後方互換性を保つシステムの実施形態を示すブロック図である。一実施形態において、システム700は、システム100の例示である。一実施形態において、システム700は、システム600の例示である。より具体的には、システム700は既知の標準インターフェースポートで実現されても良く、標準のインターフェースポートに対するレガシー連結をサポートする。従って、例えば標準マイクロUSBポートを用いて、レガシー連結に電力を供給しサポートすることができる。同じポートを利用し、四つの信号線で三つの差動信号を送信することによって、5線インターフェースは三つの差動信号を供給する一方、電力を供給し、切り替えによりポートのレガシー連結をサポートすることができる。切り替えは、複数の別途スイッチ又はスイッチマトリックスにより行われる。
電力レールはVBUSと呼ばれ、ケーブルリンク730の信号線CL1上に存在する。システム700が四つの信号線を介して三つの差動信号を送信する構成において、システム700はシステム600と類似に構成される。つまり、送信機710は、信号線CL2及びCL3で差動データ信号を生成するドライバ712を含む。受信機720は、信号線CL2及びCL3でデータ信号を受信する素子722を含む。送信機710は、信号線CL4及びCL5で差動クロック信号を生成するドライバ714を含む。受信機720は、信号線CL4及びCL5でクロック信号を受信する素子724を含む。一実施形態において、CBUSトランシーバ716はデータチャネルを介してCBUS+をCBUSトランシーバ726と交換し、クロックチャネルを介してCBUS−をCBUSトランシーバ726と交換する。
一実施形態において、送信機710の側と受信機720の側の両方にて、各差動線は、二つの差動対を交流結合するコンデンサを備える。交流結合は、送信機710、受信機720、ケーブルリンク730のケーブル対、及び接地の間に直流オフセットを生じさせる。システム700はCL1でVBUSを提供し、誘導子を用いて、一方若しくは両方の信号対にGNDに対して直流リファレンスを行うことによって接地帰路(又は電力シンクレール)を形成する。図示されているように、電線CL4及びCL5におけるインダクタLは、信号線を接地に連結して接地帰路を形成する。従って、送信機710は局所接地に終端され、受信機720は局所接地に終端される。
一実施形態において、システム700は、上述の通り三つの差動信号に対して四つの信号線を使用することと、信号線CL5をクロック信号として、信号線CL4をレガシー(シングルエンド)制御バス信号として使用することとを、選択的に切り替えるスイッチを含む。データは相変わらずCL2及びCL3を介して差動送信され、VBUSはCL1に残っている。通常、全てのスイッチは共に、若しくはほぼ同時に作動して、スイッチマトリックスと呼ばれる。従って、一実施形態において、単一起動のみで全てのスイッチを切り替えられる。一実施形態において、システム700は、連結装置又は取り付け装置(つまり携帯電話、又は他のハンドヘルド電子装置などの送信機710)がレガシーデバイスであるか、或いは三つの差動信号をサポートするデバイスであるかを判定する検出ハードウェア(図示せず)及び/又は検出ロジックを含む。
レガシー信号は三つの信号線を使用するため、スイッチも三つのみ必要となる。差動チャネルの信号線のうち一つにのみスイッチを設けると、差動送信線にインピーダンスの不釣合いが生じてしまう。一実施形態において、信号線CL4及びCL5の両方が同じ接地インピーダンスを持つ場合、図示されていないコンデンサを設けることで不均衡を補償する。或いは、スイッチにより生じる不均衡のバランスを取れるよう、コンデンサによる補償を特定のものとして設計しても良い。CL2及びCL3のスイッチは、両方の信号線で同等のインピーダンスを生じさせるため、十分に釣り合いが取れ、データチャネルにおいて更なる補償は不要であると思われる。
図8は、同じ物理リンクを介するクロック信号と双方向性制御バスとを実現し、レガシーインターフェースとの後方互換性を保つシステムの実施形態を示すブロック図である。一実施形態において、システム800はシステム100の例示であり、システム700の代替案に相当する。一実施形態において、システム800は既知の標準インターフェースポートで実現されても良く、標準のインターフェースポートに対するレガシー連結をサポートする。従って、例えば標準マイクロUSBポートを用いて、レガシー連結に電力を供給しサポートすることができる。同じポートを利用し、四つの信号線で三つの差動信号を送信することによって、5線インターフェースは三つの差動信号を供給する一方、電力を供給し、切り替えによりポートのレガシー連結をサポートすることができる。レガシーインターフェースは、スイッチマトリックス及び/又はスイッチグループを備えても良い。
システム800は、第3差動信号を送信するもう一つの方法を導入している。一方の差動のチャネルで信号成分を、他方の差動チャネルでその補足信号を変調する代わり、システム800は、第3双方向性差動信号を他の差動チャネルのうち一つの上に置くeCBUSトランシーバ814を備える。「eCBUS」とは、強化CBUS信号であり、信号線でCBUSを介してクロックを生成する。つまり、差動信号線の両方で成分にコモンモード変調を施す代わり、二つの差動信号を同じ差動チャネルで同時に送信する。eCBUSはシングルエンド信号であっても良く、差動バージョンであっても良い。従って、二つの信号は同じ物理線で重なり合う。つまり、クロック信号の上に双方向性制御信号が重なる。eCBUS814は、データ信号をクロック信号のエッジに変調するクロック信号のエッジ変調、又はクロックエッジ変調(Clock Edge Modulation:CEM)を通じて動作する。簡単に言えば、システムの同期には、クロックのエッジのうち一つ(立ち下がりエッジ又は立ち上がりエッジ)のみが必要である。従って、エッジの一方はシステムを同期するクロック信号として用いられ、他方は1又は0を示すよう変調される。一実施形態において、0はエッジが調整されていない状態を指し、1はパルス幅変調(エッジの遅延、及び/又はエッジの早期送信)により時間内にエッジが調整されている状態を指す。エッジ調整は直流平衡を維持できるように変更されても良い。よって、クロック信号は相変わらず回復され、データ信号はエッジで変調される。一実施形態において、当該変調を、逆方向信号に対してエッジを変調し振幅を調整することによってより改善し、信号に双方向性を与える(制御信号など)こともできる。
図面ではeCBUS814及びeCBUS824がトランシーバ素子となっているが、これは素子のトランシーバ性質を黙示するためのものに過ぎず、素子の内部構造は従来のトランシーバ素子とは異なる。一実施形態において、受信装置の一部における予測タイミングと組み合わせた、信号のタイミングの調整(エッジの調整など)により二つの差動信号を同じ物理チャネルで重ね合わせることができる。一実施形態において、クロックの立ち下りエッジを用いる。従って、信号エッジにおけるオフセットは予測タイミングの範囲外で検出され、オーバーレイ信号に対して0又は1として表される。クロックエッジ変調に関するより詳しい情報については、米国特許出願第11/264,303号「Clock Edge Modulated Serial Link with DC−Balance Control」(2005年10月31日付で出願)を参照されたい。
電力レールはVBUSと呼ばれ、ケーブルリンク830の信号線CL1上に存在する。システム800が四つの信号線を介して三つの差動信号を送信する構成において、システム800は、信号線CL2及びCL3で差動データ信号を生成するドライバ812を含む送信機810を備える。受信機820は、信号線CL2及びCL3でデータ信号を受信する素子822を含む。送信機810は、信号線CL4及びCL5で差動クロック信号とCBUS信号を生成するトランシーバ814を含む。受信機820は、信号線CL4及びCL5でクロック信号とCBUS信号を受信するトランシーバ824を含む。
システム800はCL1でVBUSを提供し、インダクタLを用いて、一方若しくは両方の信号対にGNDに対して直流リファレンスを行うことによって接地帰路を形成する。図示されているように、電線CL4及びCL5におけるインダクタLは、信号線を接地に連結して接地帰路を形成する。従って、送信機810は局所接地に終端され、受信機820は局所接地に終端される。
一実施形態において、システム800は、上述の通り三つの差動信号に対する四つの信号線を使用することと、信号線CL5をクロック信号として、信号線CL4をレガシー(シングルエンド)制御バス信号として使用することとを、選択的に切り替えるスイッチを含む。データは相変わらずCL2及びCL3を介して差動送信され、VBUSはCL1に残っている。通常、全てのスイッチは共に作動する。従って、単一起動のみで全てのスイッチを切り替えられる。一実施形態において、システム800は、連結装置又は取り付け装置(つまり携帯電話、又は他のハンドヘルド電子装置などの送信機810)がレガシーデバイスであるか、或いは三つの差動信号をサポートするデバイスであるかを判定する検出ハードウェア(図示せず)及び/又は検出ロジックを含む。
レガシー信号は三つの信号線を使用するため、スイッチも三つのみ必要となる。差動チャネルの信号線のうち一つにのみスイッチを設けると、差動送信線にインピーダンスの不釣合いが生じてしまう。一実施形態において、信号線CL4及びCL5の両方が同じ接地インピーダンスを持つ場合、インダクタLを設けることで不均衡を補償する。或いは、スイッチにより生じる不均衡のバランスを取れるよう、インダクタによる補償を特定のものとして設計しても良い。CL2及びCL3のスイッチは、両方の信号線で同等のインピーダンスを生じさせるため、十分に釣り合いが取れ、データチャネルにおいて更なる補償は不要であると思われる。
図9は、インピーダンス補償を以って、同じ物理リンクを介するクロック信号と双方向性制御バスとを実現し、レガシーインターフェースとの後方互換性を保つシステムの他の実施形態を示すブロック図である。一実施形態において、システム900はシステム100の例示であり、システム800の代替案に相当する。システム900及びシステム800は、本質的に同等である。従って、素子812、814、822、824、並びにケーブルリンク830の素子に関する説明を、それぞれ、素子912、914、922、924、並びにケーブルリンク930の素子に適用するものとする。
システム900において、誘導子はフェライトビーズFBである。レガシーCBUSスイッチはCL4及びCL5を介して差動チャネルの通信線に不均衡を招いてしまう。一実施形態において、システム900は、モーダル線CL5から接地までの補償コンデンサC1を備え、逆モーダル線CL4における接地に対するスイッチ容量を補償する。
システム900はCL1でVBUSを提供し、フェライトビーズFBを用いて、一方若しくは両方の信号対にGNDに対して直流リファレンスを行うことによって接地帰路を形成する。図示されているように、電線CL4及びCL5におけるフェライトビーズFBは、信号線を接地に連結して接地帰路を形成する。従って、送信機910は局所接地に終端され、受信機920は局所接地に終端される。一実施形態において、システム900は上述の通り三つの差動信号に対する四つの信号線を使用することと、信号線CL5をクロック信号として、信号線CL4をレガシー(シングルエンド)制御バス信号として使用することとを、選択的に切り替えるスイッチを含む。データは相変わらずCL2及びCL3を介して差動送信され、VBUSはCL1に残っている。
図10は、インピーダンス補償を以って、同じ物理リンクを介するクロック信号と双方向性制御バスとを実現し、データリンクを介する接地帰線を実現すると同時に、レガシーインターフェースとの後方互換性を保つシステムの実施形態を示すブロック図である。一実施形態において、システム1000はシステム100の例示であり、システム900の代替案に相当する。従って、システム800及びシステム900に関する上記の説明を、次に別途記載する要素を除いて、そのままシステム1000の素子に適用するものとする。
システム700、800、900において、直流接地帰路は、スイッチを含む信号線にリファレンスされることが分かる。従って、これらの例示において、スイッチが直流接地帰路を担うことになる。優れる高速信号送信性能を有するスイッチは、電力の切り替えに必要とされるものより一般的に小さい。よって、これらのシステムでは、高速データ信号も担わなければならないスイッチを通じて通過電力をトレードオフする。もう一つの代案は、非切り替えケーブルリンク線に、直流接地帰路を一つのみ備える方法であるが、この方法は他で議論されているように通信線の不均衡を招く。システム1000は交流結合コンデンサ内にスイッチを設け、インダクタリファレンスが結合コンデンサの反対側で行われるようにする手法で、システム700、800、900をより改善している。従って、レガシー制御バス信号線は接地にリファレンスされず、スイッチが電力を担う必要もなくなる。
eCBUSチャネルを巻き線型インダクタで連結して接地帰路を形成する代わりに、システム1000は、データチャネルをフェライトビーズインダクタFBで連結して接地帰路を形成する。従って、送信機1010は局所接地に終端され、受信機1020は局所接地に終端される。一実施形態において、システム1000は上述の通り三つの差動信号に対する四つの信号線を使用することと、信号線CL5をクロック信号として、信号線CL4をレガシー(シングルエンド)制御バス信号として使用することとを、選択的に切り替えるスイッチを含む。データは相変わらずCL2及びCL3を介して差動送信され、VBUSはCL1に残っている。
スイッチが差動チャネルの信号線の両方に設けられた場合、通信線に不均衡は生じず、よって補償も必要なくなる。しかしながら、差動チャネルの信号線のうち一方にのみスイッチが設けられた場合は、スイッチの容量のため、差動通信線に交流不均衡が生じてしまう。他の通信線にキャパシタンスを置けば、不均衡を補償することができる。従って、システム1000では、CL4及びCL5を含む差動チャネルは、逆モーダル線のCL4に設けられているスイッチのため、交流不均衡が生じてしまう。一実施形態において、コンデンサC1を送信機と接地の両方に、モーダル線CL5から接地にかけて設け、スイッチを補償する。コンデンサC1の値は、用いられている特定のスイッチ要素に対して補償する特定の手法に応じて選ぶものとする。
図11は、同じ物理リンクを介するクロック信号と双方向性制御信号とを実現し、物理リンクを介して電力と接地とを供給すると同時に、レガシーインターフェースとの後方互換性を保つシステムの実施形態を示すブロック図である。通常、切り替え線に電圧供給源を置く手法はあまり好ましくない。スイッチは、電力と、速度の切り替えの、何れかのために設計されるものであって、両方のためではない。
しかしながら、システム1100は、ケーブルリンク1130のピン配列構成を調整することで、差動信号チャネルを介して電力を供給し、必要とされるスイッチの数を二つまで減らすことができる。専用線でVBUSを提供する代わり、レガシーCBUS又はレガシー制御信号は、CL4で自ら提供される。VBUS及び接地は、eCBUS差動チャネルを介して提供される。従って、一実施形態において、第3差動信号は、物理差動線で、差動信号に対し双方向性差動信号成分を変調することで、仮想的に送信される。従って、一つの差動信号チャネルが同じ線で二つの差動信号を効率的に送信し、直流電力を供給することができる。この点において、二つの物理信号線は、リンクを介して電力を供給し、差動クロック信号と双方向性データ信号を供給するために用いることができる。
一実施形態において、システム1100は、システム100の例示である。一実施形態において、システム1100は、既知の標準インターフェースポートで実現されても良く、標準のインターフェースポートに対するレガシー連結をサポートしながら電力を供給する。従ってシステムは、例えば標準マイクロUSBポートを用いて、レガシー連結に電力を供給しサポートすることができる。同じポートを利用し、四つの信号線で三つの差動信号を送信することによって、5線インターフェースは三つの差動信号を供給する一方、電力を供給し、切り替えによりポートのレガシー連結をサポートすることができる。
システム1100において、上述したシステム800と同様に、第3差動信号は、差動クロックチャネルに、重ね合った状態で送信される。従って、システム1100は、eCBUSトランシーバ1114及び1124を用いて、第3双方向性差動信号を送信する。システム1100が四つの信号線を介して三つの差動信号を送信するスイッチ構成において、システム1100は、信号線CL2及びCL3で差動データ信号を生成するドライバ1112を含む送信機1110を備える。受信機1120は、信号線CL2及びCL3でデータ信号を受信する素子1122を含む。送信機1110は、信号線CL1及びCL5で差動クロック信号とCBUS信号を生成するトランシーバ1114を含む。受信機1120は、信号線CL1及びCL5でクロック信号とCBUS信号を受信するトランシーバ1124を含む。一方の差動のチャネルで信号成分を、他方の差動チャネルでその補足信号を変調する代わり、システム1100は、第3双方向性差動信号を他の差動チャネルのうち一つ、図示によれば特に、クロック信号及びCBUS信号の上に置くeCBUSトランシーバ1114を備える。従って、二つの差動信号は同じ差動チャネルで同時に送信される。
システム1100は、ケーブルリンク1130を介するCL4のレガシーCBUS用として別途の線を用意している。レガシーCBUSが専用線を備えると、インターフェースは、三つの差動線と電力をサポートする4線インターフェースになる。システム1100は、相変わらず、CL1でVBUSを提供し、CL5で接地帰路を提供する。しかしながら、システム1100において、電力と接地の両方は、信号線を介して提供される。より具体的には、eCBUSは、CL1及びCL5の差動対を介して送信される。CL1はインダクタLを介してVBUSにリファレンスされ、CL5はインダクタLを介して接地にリファレンスされる。差動チャネルの信号線のうち一方で電圧レールを提供し、同じ差動チャネルの信号線のうち他方で接地経路を提供すると、信号線一つのみに信号を集中させて生じる不釣合いは起きない。従って、他の実施形態で信号線が両方ともGNDに終端されるのに対して、本実施形態では、両方とも電力経路にリファレンスされる。よって、送信機1110は局所接地に終端され、局所的電源をリファレンスする。受信機1120は局所接地に終端され、局所的電源をリファレンスする。更に、信号交換によって、ドッキング又は取り付け装置に電力を供給することになる。レガシー信号は三つの信号線を用いるが、レガシー信号のうち一つ(レガシーCBUS)は専用線を有しているため、スイッチは二つのみが必要となり、前例で述べられた通信線の不均衡を回避することができる。
図12Aは、二つの物理リンクを介して、仮想双方向性差動信号を含む三つの差動信号を送信する方法の実施形態を示すフローチャートである。インターフェース信号送信を行うプロセス1200では、二つの差動チャネルを介して三つの差動信号を送信する。システムは、物理インターフェースを用意して、二つの信号線を備える第1差動チャネルを提供し(1202)、二つの信号線を備える第2差動チャネルを提供する(1204)。一実施形態において、システムは、インターフェースを選択的に切り替えて三つの差動信号チャネルを持たずレガシー物理相互連結を用いるレガシーデバイスと相互連結するインターフェースにしても良く、若しくは、選択的に切り替えてここに記載された実施形態のうちいずれかによる、三つの差動信号を受け入れる物理インターフェースにしても良い。従って、システムは、所望の信号送信インターフェースに用いられる第1差動チャネル及び第2差動チャネルを構成する(1206)。
レガシーインターフェース用に信号を構成する場合、相互連結はレガシー相互連結に応じるものとし、従って、既知の手法に応じることになる。インターフェースが三つの差動信号に対して構成される場合、システムは、第1差動チャネルを介して第1差動信号を送信し(1208)、第2差動チャネルを介して第2差動信号を送信する(1210)。システムは、第1差動チャネルと第2差動チャネルの一方、若しくは両方の動作を変更し、仮想チャネルを介して第3差動信号を双方向的に送信する(1212)。
ここに記載されている通り、差動チャネルの変更の際に、第1差動チャネルで仮想信号の成分一つを変調し、第2差動チャネルで補足成分を変調する。若しくは、例えばシステムは、同じ物理チャネルで二つの差動信号を同時に送信し、同チャネルにおける二つの信号のうち一方はタイミング/遷移メカニズムを介して仮想的に送信される、信号送信メカニズムを採択しても良い。ハードウェアインターフェース構成は、更に、電力供給を含んでも良い。
図12Bは、二つの物理チャネルを介して三つの差動信号を送信する、又はレガシー相互連結インターフェースに応じて送信するインターフェースを構成する実施形態を示すフローチャートである。インターフェースを構成するプロセス1206は、下記のようになる。一実施形態において、システムは、インターフェースに取り付けられるかドッキングされた装置が全ての信号に対して差動方式をサポートしているかを判定し、或いは、該装置が、全ての信号に対して差動方式をサポートしないレガシーデバイスに当たるかを判定する(1220)。該装置がレガシーデバイスである場合(1222)、YESの分岐に進み、システムはインターフェースをレガシー信号線構成(例えばシングルエンド制御バス信号)用に切り替える(1224)。該装置がレガシーデバイスではない場合(1222)、NOの分岐に進み、システムはインターフェースを差動信号線構成用に切り替える(1226)。プロセス1224及び1226でインターフェースを「切り替える」と明示されているが、インターフェースが現在の状態でそのまま用いられる場合は、インターフェースの構成に対して切り替えを行う必要がなくなる。従って、特定の状況では、インターフェースの構成はオプションである。一実施形態において、インターフェースの構成には、一つ以上の信号線と連結されているインダクタを介して電力経路を形成し、一つ以上の信号チャネルに対して電力供給が含まれることもある(1228)。
本明細書に記載されているフローチャートは、多様なプロセスの順序を示す例示である。特定の順序又は順番を記載しているが、別途の記載がない限り、行為の順は変更可能である。従って、図示の実施形態は一例に過ぎず、プロセスは異なる順序に従って行われも良く、一部の行為は同時並列に行われても良い。更に、実施形態から一つ以上の行為を取り除いても良い。つまり、全ての行為が実施形態に必ず必要である訳ではなく、他のプロセスフローも可能である。
本明細書に記載されている様々な作業又は機能は、ソフトウェアコード、指令、設定、及び/又はデータとして記述又は定義されても良い。コンテンツは直接実行コード(「オブジェクト」又は「実行可能」形式)、ソースコード、又は異なるコード(「デルタ」又は「パッチ」コード)であっても良い。本明細書に記載されている実施形態のソフトウェアコンテンツは、コンテンツを記憶している製造品や、通信インターフェースを介してデータを送信するよう通信インターフェースを操作する方法により、提供される。機械可読型記憶媒体は、機械(例えば演算装置、電子システムなど)に記載された機能又は作業を行わせることができ、機械によりアクセス可能な形状で情報を記憶するメカニズムを含む。メカニズムとしては、記録可能/不可の媒体(例えばリードオンリーメモリ(ROM)、ランダムアクセスメモリ(RAM)、磁気ディスク記憶媒体、光学記憶媒体、フラッシュメモリデバイスなど)が挙げられる。通信インターフェースは、有線、無線、光学などの媒体とインターフェースで接続し、他の装置と通信を行うメカニズムを含み、例えば、メモリバスインターフェース、プロセッサバスインターフェース、インターネット連結、ディスクコントローラなどが挙げられる。通信インターフェースは、構成パラメータの提供、及び/又は信号送信により、通信インターフェースを用意し、ソフトウェアコンテンツを記述するデータ信号を供給することができる。通信インターフェースは、該通信インターフェースに送られてきた一つ以上の命令や信号を介してアクセスすることができる。
本明細書に記載されたさまざまな構成要素は、上述の作業又は機能を行うための手段であっても良い。本明細書における各要素は、ソフトウェア、ハードウェア、若しくはそれらの組み合わせを含む。該要素は、ソフトウェアモジュール、ハードウェアモジュール、特別用途向けハードウェア(例えば特定用途向けハードウェア、特定用途向け集積回路(ASIC)、デジタル信号プロセッサ(DSP)など)、埋め込みコントローラ、配線回路などとして実現されても良い。
本明細書の記載に関わらず、本発明の趣旨から逸脱しない範囲内で、本発明に関して開示された実施形態及び実装を様々に変更しても良い。従って、図面及び実施例はあくまで説明の一例として解釈すべきであり、本発明を限定するためのものではない。本発明の範囲は、下記の請求項のみを参考として判断されなければならない。

Claims (12)

  1. データリンクを介する信号送信方法であって、
    二つの信号線を有する第1差動通信チャネルを介して、データ信号を含む第1差動信号をドライバー素子により送信するステップと、
    二つの信号線を有し、前記第1差動通信チャネルとは異なる第2差動通信チャネルを介して、クロック信号を含む第2差動信号を別のドライバー素子により送信するステップと、
    前記第1差動信号及び前記第2差動信号の両方が送信される間に、第3差動信号をトランシーバにより同時並列で双方向に送信するステップとを含み、
    前記第3差動信号は、前記第1差動通信チャネル又は前記第2差動通信チャネルのうち一方においてコモンモード変調を施された前記第3差動信号のモーダル成分、前記第1差動通信チャネル又は前記第2差動通信チャネルのうち他方においてコモンモード変調を施された第3差動信号の逆モーダル成分とを含ことを特徴とする、方法。
  2. 前記第3差動信号は制御チャネル信号からなることを特徴とする、請求項1に記載の方法。
  3. 個の差動信号N+1本の信号線を介して送信、N=2n+1であり、nは整数であることを特徴とする、請求項1に記載の方法。
  4. データリンクを介する信号送信方法であって、
    二つの信号線を有する第1差動通信チャネルを介して第1差動信号を送信するステップと、
    二つの信号線を有し、前記第1差動通信チャネルとは異なる第2差動通信チャネルを介して第2差動信号を送信するステップと、
    前記第1差動信号及び前記第2差動信号の何れか、若しくは両方が送信される間に、第3差動信号を同時並列に送信するステップとを含み、
    前記第3差動信号の送信ステップは、前記第3差動信号のモーダル成分を前記第1差動通信チャネル又は前記第2差動通信チャネルのうち一方を介して送信するステップと、前記第3差動信号の逆モーダル成分を前記第1差動通信チャネル又は前記第2差動通信チャネルのうち他方を介して送信するステップとを含み、
    前記第3差動信号の前記モーダル成分及び前記逆モーダル成分は、各通信チャネルにおける両方の信号線でコモンモード変調を施され、
    前記第3差動信号は双方向性差動信号であり、
    追加電圧供給線を設け、更に、前記差動通信チャネルのうち一つの信号線一本の両端を、インダクタを介して局所接地レールと連結させて接地帰路を設けることにより、データリンクを通っていずれの方向にも直流電力を供給するステップを更に含むことを特徴とする方法。
  5. 前記インダクタはフェライトビーズからなることを特徴とする、請求項に記載の方法。
  6. データリンクを介する信号送信方法であって、
    二つの信号線を有する第1差動通信チャネルを介して第1差動信号を送信するステップと、
    二つの信号線を有し、前記第1差動通信チャネルとは異なる第2差動通信チャネルを介して第2差動信号を送信するステップと、
    前記第1差動信号及び前記第2差動信号の何れか、若しくは両方が送信される間に、第3差動信号を同時並列に送信するステップとを含み、
    前記第3差動信号の送信ステップは、前記第3差動信号のモーダル成分を前記第1差動通信チャネル又は前記第2差動通信チャネルのうち一方を介して送信するステップと、前記第3差動信号の逆モーダル成分を前記第1差動通信チャネル又は前記第2差動通信チャネルのうち他方を介して送信するステップとを含み、
    前記第3差動信号の前記モーダル成分及び前記逆モーダル成分は、各通信チャネルにおける両方の信号線でコモンモード変調を施され、
    前記第3差動信号は双方向性差動信号であり、
    前記差動通信チャネルのうち一つの信号線一本の両端を、インダクタを介して局所電圧レールと連結させて電圧供給線を設け、更に、前記差動通信チャネルのうち一つの信号線一本の両端を、インダクタを介して局所接地レールと連結させて接地帰路を設けることにより、データリンクを通っていずれの方向にも直流電力を供給するステップを更に含むことを特徴とする方法。
  7. レガシー通信チャネルインターフェースを前記差動通信チャネルに選択的に切り替えるステップを更に含み、
    前記切り替えステップは、
    前記第1差動通信チャネルの前記二つの信号線に二つの信号を供給するステップと、
    前記第2差動通信チャネルの前記二つの信号線のうち一つにシングルエンド信号一つを供給するステップとを含むことを特徴とする、請求項1に記載の方法。
  8. データリンクを介する信号送信方法であって、
    二つの信号線を有する第1差動通信チャネルを介して第1差動信号を送信するステップと、
    二つの信号線を有し、前記第1差動通信チャネルとは異なる第2差動通信チャネルを介して第2差動信号を送信するステップと、
    前記第1差動信号及び前記第2差動信号の何れか、若しくは両方が送信される間に、第3差動信号を同時並列に送信するステップとを含み、
    前記第3差動信号の送信ステップは、前記第3差動信号のモーダル成分を前記第1差動通信チャネル又は前記第2差動通信チャネルのうち一方を介して送信するステップと、前記第3差動信号の逆モーダル成分を前記第1差動通信チャネル又は前記第2差動通信チャネルのうち他方を介して送信するステップとを含み、
    前記第3差動信号の前記モーダル成分及び前記逆モーダル成分は、各通信チャネルにおける両方の信号線でコモンモード変調を施され、
    前記第3差動信号は双方向性差動信号であり、
    レガシー通信チャネルインターフェースを前記差動通信チャネルに選択的に切り替えるステップを更に含み、
    前記切り替えステップは、
    前記第1差動通信チャネルの前記二つの信号線に二つの信号を供給するステップと、
    前記第2差動通信チャネルの前記二つの信号線のうち一つにシングルエンド信号一つを供給するステップとを含み、
    追加電圧供給線を設け、更に、前記差動通信チャネルのうち一つの信号線一本の両端を、インダクタを介して局所接地レールと連結させて接地帰路を設けることにより、データリンクを通っていずれの方向にも直流電力を供給するステップを更に含むことを特徴とする、方法。
  9. 二つの信号線を有する第1差動通信チャネルに連結され、前記第1差動通信チャネルを介して、データ信号を含む第1差動信号を送信する第1差動信号送信回路と、
    二つの信号線を有する第2差動通信チャネルに連結され、前記第2差動通信チャネルを介して、クロック信号を含む第2差動信号を送信する第2差動信号送信回路と
    3差動信号を双方向に信する双方向トランシーバとを備え、
    前記第3差動信号は、前記第1差動通信チャネル又は前記第2差動通信チャネルのうちの一方においてコモンモード変調を施された前記第3差動信号のモーダル成分と、前記第1差動通信チャネル又は前記第2差動通信チャネルのうちの他方においてコモンモード変調を施された前記第3差動信号の逆モーダル成分と、を含むことを特徴とする、通信インターフェース装置。
  10. 前記第1差動通信チャネル又は第2差動通信チャネルのそれぞれの信号線に局所接地レール連結するインダクタを更に備えることを特徴とする、請求項に記載の通信インターフェース装置。
  11. 前記第1差動通信チャネル又は第2差動通信チャネルのそれぞれの信号線に局所電圧レール連結するインダクタを更に備えることを特徴とする、請求項に記載の通信インターフェース装置。
  12. レガシー通信チャネルインターフェースを前記差動通信チャネルに選択的に切り替えるスイッチマトリックスを更に備え、
    前記レガシー通信チャネルインターフェースは、前記第1差動通信チャネルの前記二つの信号線に二つの信号を供給し、前記第2差動通信チャネルの前記二つの信号線のうち一つにシングルエンド信号一つを供給するように構成されることを特徴とする、請求項に記載の通信インターフェース装置。
JP2014558906A 2012-02-23 2013-02-22 少数の物理チャネルを介して複数の差動信号を送信する方法 Expired - Fee Related JP6232387B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261602419P 2012-02-23 2012-02-23
US61/602,419 2012-02-23
US13/773,534 US9537644B2 (en) 2012-02-23 2013-02-21 Transmitting multiple differential signals over a reduced number of physical channels
US13/773,534 2013-02-21
PCT/US2013/027498 WO2013126830A1 (en) 2012-02-23 2013-02-22 Transmitting multiple differential signals over a reduced number of physical channels

Publications (2)

Publication Number Publication Date
JP2015508969A JP2015508969A (ja) 2015-03-23
JP6232387B2 true JP6232387B2 (ja) 2017-11-15

Family

ID=49002770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014558906A Expired - Fee Related JP6232387B2 (ja) 2012-02-23 2013-02-22 少数の物理チャネルを介して複数の差動信号を送信する方法

Country Status (7)

Country Link
US (1) US9537644B2 (ja)
EP (1) EP2817932B1 (ja)
JP (1) JP6232387B2 (ja)
KR (1) KR101808595B1 (ja)
CN (1) CN104160669B (ja)
TW (1) TWI596900B (ja)
WO (1) WO2013126830A1 (ja)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9288089B2 (en) 2010-04-30 2016-03-15 Ecole Polytechnique Federale De Lausanne (Epfl) Orthogonal differential vector signaling
US9251873B1 (en) 2010-05-20 2016-02-02 Kandou Labs, S.A. Methods and systems for pin-efficient memory controller interface using vector signaling codes for chip-to-chip communications
DE112012003367A5 (de) * 2011-08-16 2014-06-26 Silicon Line Gmbh Schaltungsanordnung und Verfahren zum Übertragen von Signalen
JP6126601B2 (ja) * 2011-08-16 2017-05-10 シリコン・ライン・ゲー・エム・ベー・ハー 回路装置および信号を送信するための方法
EP2750344A4 (en) * 2011-08-23 2015-04-22 Nec Corp COMMUNICATION DEVICE, SIGNAL OVERLAY CIRCUIT, AND SIGNAL OVERLAY METHOD
US9537644B2 (en) * 2012-02-23 2017-01-03 Lattice Semiconductor Corporation Transmitting multiple differential signals over a reduced number of physical channels
US20140158767A1 (en) * 2012-05-15 2014-06-12 Jonathan E. Ramaci Data reader
US9087163B2 (en) * 2012-07-11 2015-07-21 Silicon Image, Inc. Transmission of multiple protocol data elements via an interface utilizing a data tunnel
US9230505B2 (en) 2013-02-25 2016-01-05 Lattice Semiconductor Corporation Apparatus, system and method for providing clock and data signaling
CN105379170B (zh) 2013-04-16 2019-06-21 康杜实验室公司 高带宽通信接口方法和系统
US9137008B2 (en) * 2013-07-23 2015-09-15 Qualcomm Incorporated Three phase clock recovery delay calibration
DE102013019588A1 (de) * 2013-11-21 2015-05-21 Rosenberger Hochfrequenztechnik Gmbh & Co. Kg Verfahren zur Übertragung eines USB-Signals und USB-Übertragungssystem
US9100232B1 (en) 2014-02-02 2015-08-04 Kandou Labs, S.A. Method for code evaluation using ISI ratio
US9363114B2 (en) 2014-02-28 2016-06-07 Kandou Labs, S.A. Clock-embedded vector signaling codes
TWI630481B (zh) * 2014-04-04 2018-07-21 美商萊迪思半導體公司 檢測連接至一裝置之多媒體鏈接之方向
US9519604B2 (en) * 2014-04-11 2016-12-13 Qualcomm Incorporated Systems and methods for frequency control on a bus through superposition
US9852103B2 (en) 2014-04-14 2017-12-26 Lattice Semiconductor Corporation Bidirectional transmission of USB data using audio/video data channel
US10129318B2 (en) 2014-05-06 2018-11-13 Lattice Semiconductor Corporation Media stream data and control parameter synchronization
US9509437B2 (en) 2014-05-13 2016-11-29 Kandou Labs, S.A. Vector signaling code with improved noise margin
US11240076B2 (en) 2014-05-13 2022-02-01 Kandou Labs, S.A. Vector signaling code with improved noise margin
US9871516B2 (en) 2014-06-04 2018-01-16 Lattice Semiconductor Corporation Transmitting apparatus with source termination
JP6369160B2 (ja) * 2014-06-20 2018-08-08 ソニー株式会社 送信装置および通信システム
KR102243423B1 (ko) 2014-07-21 2021-04-22 칸도우 랩스 에스에이 다분기 데이터 전송
US10348418B1 (en) 2014-07-22 2019-07-09 Esker Technologies, LLC Transient and spurious signal filter
TWI523423B (zh) * 2014-07-25 2016-02-21 宏正自動科技股份有限公司 延伸裝置及差動訊號還原方法
EP3175592B1 (en) 2014-08-01 2021-12-29 Kandou Labs S.A. Orthogonal differential vector signaling codes with embedded clock
US9490962B2 (en) * 2014-08-27 2016-11-08 Lattice Semiconductor Corporation Phase relationship control for control channel of a multimedia communication link
US9537646B2 (en) 2014-08-27 2017-01-03 Lattice Semiconductor Corporation Retry disparity for control channel of a multimedia communication link
US9674014B2 (en) 2014-10-22 2017-06-06 Kandou Labs, S.A. Method and apparatus for high speed chip-to-chip communications
KR102237026B1 (ko) * 2014-11-05 2021-04-06 주식회사 실리콘웍스 디스플레이 장치
US9083488B1 (en) * 2014-11-26 2015-07-14 Aten International Co., Ltd. Extender and method of recovering differential signal
US9553634B2 (en) * 2014-12-08 2017-01-24 Lattice Semiconductor Corporation Electrical duplex to optical conversion
HK1201412A2 (en) * 2015-02-16 2015-08-28 李應樵 Characterized wireless signal mobile messaging method and system
US10825053B2 (en) 2015-02-16 2020-11-03 Mirum Digital Limited Characterized wireless signal mobile messaging method and system
KR101664337B1 (ko) 2015-06-30 2016-10-11 주식회사 고영테크놀러지 습공기 형성 장치 및 이를 포함하는 측정 시스템
KR101626475B1 (ko) 2015-06-08 2016-06-01 주식회사 고영테크놀러지 기판 검사 장치
KR102520511B1 (ko) 2015-06-08 2023-04-12 주식회사 고영테크놀러지 기판 검사 장치
EP3314835B1 (en) 2015-06-26 2020-04-08 Kandou Labs S.A. High speed communications system
DE102015116802B3 (de) * 2015-10-02 2016-12-29 Beckhoff Automation Gmbh Bussystem
DE102015116800B3 (de) * 2015-10-02 2016-12-29 Beckhoff Automation Gmbh Eingabe-/Ausgabemodul für ein Bussystem
US10417143B2 (en) * 2015-10-08 2019-09-17 Esker Technologies, LLC Apparatus and method for sending power over synchronous serial communication wiring
US10055372B2 (en) 2015-11-25 2018-08-21 Kandou Labs, S.A. Orthogonal differential vector signaling codes with embedded clock
US10187229B2 (en) * 2016-03-07 2019-01-22 Texas Instruments Incorporated Bi-directional, full-duplex differential communication over a single conductor pair
US10333741B2 (en) * 2016-04-28 2019-06-25 Kandou Labs, S.A. Vector signaling codes for densely-routed wire groups
US10560154B2 (en) 2016-07-11 2020-02-11 Esker Technologies, LLC Power line signal coupler
US10128906B2 (en) 2016-07-11 2018-11-13 Esker Technologies, LLC Power line signal coupler
WO2018173111A1 (ja) 2017-03-21 2018-09-27 三菱電機株式会社 信号伝送装置
US10666297B2 (en) 2017-04-14 2020-05-26 Kandou Labs, S.A. Pipelined forward error correction for vector signaling code channel
JP6773217B2 (ja) * 2017-04-28 2020-10-21 ヤマハ株式会社 受信装置及び信号伝送システム
CN110945830B (zh) 2017-05-22 2022-09-09 康杜实验室公司 多模式数据驱动型时钟恢复电路
US10116468B1 (en) 2017-06-28 2018-10-30 Kandou Labs, S.A. Low power chip-to-chip bidirectional communications
US10693587B2 (en) 2017-07-10 2020-06-23 Kandou Labs, S.A. Multi-wire permuted forward error correction
KR102423987B1 (ko) * 2017-09-21 2022-07-22 삼성전자주식회사 터미네이션 회로 및 인터페이스 장치
US10963035B2 (en) * 2017-10-11 2021-03-30 Qualcomm Incorporated Low power PCIe
US10467177B2 (en) 2017-12-08 2019-11-05 Kandou Labs, S.A. High speed memory interface
KR102498475B1 (ko) 2017-12-28 2023-02-09 칸도우 랩스 에스에이 동기식으로 스위칭된 다중 입력 복조 비교기
WO2020012794A1 (ja) * 2018-07-13 2020-01-16 株式会社村田製作所 バイアスt回路および信号伝送装置
TWI685232B (zh) * 2018-08-31 2020-02-11 大陸商北京集創北方科技股份有限公司 高速信號通信電路及採用該電路的通信系統
KR102657135B1 (ko) * 2019-05-15 2024-04-15 삼성디스플레이 주식회사 송수신 시스템
KR20220017558A (ko) * 2020-08-04 2022-02-14 삼성디스플레이 주식회사 데이터 전송 회로 및 이를 포함하는 표시 장치
DE102020121644A1 (de) * 2020-08-18 2022-02-24 Weidmüller Interface GmbH & Co. KG Modulare Ein- und Ausgabestation für ein industrielles Automatisierungssystem und/oder industrielles IoT-System
CN114373415A (zh) * 2020-10-15 2022-04-19 元太科技工业股份有限公司 显示设备
WO2024049482A1 (en) 2022-08-30 2024-03-07 Kandou Labs SA Pre-scaler for orthogonal differential vector signalling

Family Cites Families (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3666890A (en) 1970-11-27 1972-05-30 American Data Systems Inc Differential coding system and method
JP2962223B2 (ja) * 1995-03-27 1999-10-12 日本電気株式会社 統合伝送装置
US6137827A (en) * 1997-04-22 2000-10-24 Silicon Laboratories, Inc. Isolation system with digital communication across a capacitive barrier
US6205182B1 (en) 1998-02-25 2001-03-20 Cisco Technology, Inc. Encoding a clock signal and a data signal into a single signal for distribution in a signal forwarding device
TW475140B (en) * 1998-04-29 2002-02-01 Samsung Electronics Co Ltd Analog/digital display adapter and a computer system having the same
US6496540B1 (en) 1998-07-22 2002-12-17 International Business Machines Corporation Transformation of parallel interface into coded format with preservation of baud-rate
US6463092B1 (en) 1998-09-10 2002-10-08 Silicon Image, Inc. System and method for sending and receiving data signals over a clock signal line
US6307543B1 (en) * 1998-09-10 2001-10-23 Silicon Image, Inc. Bi-directional data transfer using two pair of differential lines as a single additional differential pair
JP2002009867A (ja) * 2000-06-27 2002-01-11 Taiko Electric Works Ltd 信号伝送方法および通信用装置
US6731751B1 (en) * 2000-06-27 2004-05-04 Vxi Corporation Apparatus for cordless computer telephony
US6832080B1 (en) * 2000-09-12 2004-12-14 Ericsson, Inc. Apparatus for and method of adapting a radio receiver using control functions
JP2002204272A (ja) * 2000-12-28 2002-07-19 Matsushita Electric Ind Co Ltd 信号伝送装置および信号伝送システム
CA2376971A1 (en) 2001-03-16 2002-09-16 Silicon Image, Inc. Combining a clock signal and a data signal
US6839862B2 (en) 2001-05-31 2005-01-04 Koninklijke Philips Electronics N.V. Parallel data communication having skew intolerant data groups
JP3881196B2 (ja) * 2001-06-27 2007-02-14 富士通株式会社 無線基地局装置
US7085950B2 (en) 2001-09-28 2006-08-01 Koninklijke Philips Electronics N.V. Parallel data communication realignment of data sent in multiple groups
US6914597B2 (en) 2001-10-17 2005-07-05 Hewlett-Packard Development Company, L.P. System for bi-directional video signal transmission
GB2383137B (en) 2001-12-17 2005-06-29 Micron Technology Inc DVI link with circuit and method for test
GB2383240B (en) 2001-12-17 2005-02-16 Micron Technology Inc DVi link with parallel test data
US6671833B2 (en) 2002-01-08 2003-12-30 Parama Networks, Inc. Forward error correction and framing protocol
TWI342698B (en) * 2002-03-15 2011-05-21 Gennum Corp Digital communication system and method
US20030208779A1 (en) 2002-04-15 2003-11-06 Green Samuel I. System and method for transmitting digital video over an optical fiber
US20030201802A1 (en) 2002-04-26 2003-10-30 Young Brian D. Driver and amplifier circuitry
US7020208B1 (en) 2002-05-03 2006-03-28 Pericom Semiconductor Corp. Differential clock signals encoded with data
US6885209B2 (en) 2002-08-21 2005-04-26 Intel Corporation Device testing
US7113550B2 (en) 2002-12-10 2006-09-26 Rambus Inc. Technique for improving the quality of digital signals in a multi-level signaling system
US7565576B2 (en) 2003-04-17 2009-07-21 Seagate Technology Llc Method and apparatus for obtaining trace data of a high speed embedded processor
JP4492920B2 (ja) 2003-05-27 2010-06-30 ルネサスエレクトロニクス株式会社 差動信号伝送システム
US7388904B2 (en) 2003-06-03 2008-06-17 Vativ Technologies, Inc. Near-end, far-end and echo cancellers in a multi-channel transceiver system
JP2005018312A (ja) * 2003-06-25 2005-01-20 Sony Corp 信号伝送装置および方法、ならびに情報機器
US7358869B1 (en) * 2003-08-20 2008-04-15 University Of Pittsburgh Power efficient, high bandwidth communication using multi-signal-differential channels
US7516237B2 (en) 2003-08-20 2009-04-07 Intel Corporation Scalable device-to-device interconnection
ATE474308T1 (de) 2003-10-22 2010-07-15 Nxp Bv Verfahren und einrichtung zum senden von daten über mehrere übertragungsleitungen
US7920601B2 (en) * 2003-12-19 2011-04-05 Gentex Corporation Vehicular communications system having improved serial communication
US7269673B2 (en) 2004-02-18 2007-09-11 Silicon Image, Inc. Cable with circuitry for asserting stored cable data or other information to an external device or user
US7154254B2 (en) * 2004-06-18 2006-12-26 Agilent Technologies, Inc. Apparatus and method for improving electromagnetic compatibility
US7190226B2 (en) * 2004-08-27 2007-03-13 Scintera Networks Analog delay chain having more uniformly distributed capacitive loads and analog delay cell for use in chain
JP2006157321A (ja) 2004-11-29 2006-06-15 Fujitsu Ltd 差動クロック伝送装置、差動クロック送信装置、差動クロック受信装置、差動クロック伝送方法
US20060126751A1 (en) 2004-12-10 2006-06-15 Anthony Bessios Technique for disparity bounding coding in a multi-level signaling system
US7656956B2 (en) * 2005-01-14 2010-02-02 Motorola, Inc. Data, power and supervisory signaling over twisted pairs
DE102005042710B4 (de) * 2005-09-09 2007-04-26 Infineon Technologies Ag Vorrichtung und Verfahren zur spektralen Formung eines Referenztaktsignals
US7627044B2 (en) * 2005-10-31 2009-12-01 Silicon Image, Inc. Clock-edge modulated serial link with DC-balance control
US8031746B2 (en) 2005-11-22 2011-10-04 St-Ericsson Sa Synchronized receiver
US7490209B1 (en) 2005-12-14 2009-02-10 Altera Corporation Fully buffered DIMM system and method with hard-IP memory controller and soft-IP frequency controller
US20070146011A1 (en) * 2005-12-28 2007-06-28 O'mahony Frank P Duty cycle adjustment
US7844762B2 (en) * 2006-02-24 2010-11-30 Silicon Image, Inc. Parallel interface bus to communicate video data encoded for serial data links
JP4925697B2 (ja) * 2006-03-23 2012-05-09 ソニー株式会社 ネットワーク伝送用の映像信号符号化システム及び映像信号符号化方法,信号変換装置
KR100862578B1 (ko) 2006-05-16 2008-10-09 엘지전자 주식회사 플라즈마 디스플레이 장치
GB2440187A (en) 2006-07-17 2008-01-23 Ubidyne Inc DUC and DDC forming digital transceiver
US20080063129A1 (en) * 2006-09-11 2008-03-13 Nokia Corporation System and method for pre-defined wake-up of high speed serial link
CN101542992A (zh) 2006-11-02 2009-09-23 雷德米尔技术有限公司 具有嵌入式功率控制的一种可编程高速缆线
US8331405B2 (en) 2007-02-02 2012-12-11 Cisco Technology, Inc. Mechanism for channel synchronization
JP4616861B2 (ja) 2007-05-25 2011-01-19 富士ゼロックス株式会社 信号伝送回路及び信号伝送システム
EP2156555A4 (en) 2007-06-05 2013-07-24 Rambus Inc TECHNIQUES FOR MULTIPLE CODING WITH AN EMBEDDED CLOCK
TW200901636A (en) 2007-06-22 2009-01-01 Macroblock Inc Signal encoder and signal decoder
US8437973B2 (en) * 2007-07-25 2013-05-07 John Martin Horan Boosted cable for carrying high speed channels and methods for calibrating the same
JP5045756B2 (ja) * 2007-08-31 2012-10-10 パナソニック株式会社 映像連動型照明制御システム
US8279976B2 (en) 2007-10-30 2012-10-02 Rambus Inc. Signaling with superimposed differential-mode and common-mode signals
JP5050807B2 (ja) * 2007-11-22 2012-10-17 ソニー株式会社 再生装置、表示装置、再生方法および表示方法
TWI343707B (en) 2007-12-26 2011-06-11 Altek Corp Differential signal modulating apparatus and method thereof
US8090030B2 (en) 2008-01-04 2012-01-03 Silicon Image, Inc. Method, apparatus and system for generating and facilitating mobile high-definition multimedia interface
JP2009272791A (ja) 2008-05-02 2009-11-19 Sony Corp 送信装置、情報送信方法、受信装置および情報処理方法
JP5338206B2 (ja) * 2008-08-29 2013-11-13 富士通株式会社 制御装置,偏波多重光変調器,光送信装置および偏波多重光変調器の制御方法
TWI428749B (zh) 2008-10-15 2014-03-01 Aten Int Co Ltd 主機端連接模組、操作端控制模組、矩陣式多電腦切換器系統、本地端模組、遙控端模組及訊號延伸器系統
US20100104029A1 (en) 2008-10-27 2010-04-29 Inyeol Lee Independent link(s) over differential pairs using common-mode signaling
US8176214B2 (en) 2008-10-31 2012-05-08 Silicon Image, Inc. Transmission of alternative content over standard device connectors
US8111737B2 (en) * 2009-03-13 2012-02-07 Wavesplitter Technologies, Inc. Bidirectional digital communication circuit and a bidirectional digital communication method
US8242803B2 (en) 2009-06-26 2012-08-14 Broadcom Corporation HDMI and displayport dual mode transmitter
JP2011015071A (ja) 2009-06-30 2011-01-20 Sony Corp 信号処理装置、情報処理装置、多値符号化方法、及びデータ伝送方法
JP2011041142A (ja) * 2009-08-17 2011-02-24 Sony Corp 情報処理装置、及び信号伝送方法
US8644334B2 (en) * 2009-09-30 2014-02-04 Silicon Image, Inc. Messaging to provide data link integrity
US8510487B2 (en) 2010-02-11 2013-08-13 Silicon Image, Inc. Hybrid interface for serial and parallel communication
US8692937B2 (en) * 2010-02-25 2014-04-08 Silicon Image, Inc. Video frame synchronization
JP2012019382A (ja) * 2010-07-08 2012-01-26 Sony Corp 電子機器
TWI457000B (zh) * 2010-10-05 2014-10-11 Aten Int Co Ltd 訊號延伸器系統及其訊號延伸器以及其傳送與接收模組
CN101977082B (zh) * 2010-10-28 2015-04-29 长芯盛(武汉)科技有限公司 光收发模块、光传输装置及光传输方法
US8675577B2 (en) * 2010-12-20 2014-03-18 Intel Corporation Signaling techniques for a multimedia-aware radio and network adaptation
US8405529B2 (en) 2011-03-11 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Using bus inversion to reduce simultaneous signal switching
US8970162B2 (en) * 2011-07-12 2015-03-03 Texas Instruments Incorporated System and method for balancing electrical energy storage devices via differential power bus and capacitive load switched-mode power supply
US8886970B2 (en) * 2011-12-08 2014-11-11 Active-Semi, Inc. Power manager tile for multi-tile power management integrated circuit
US9537644B2 (en) * 2012-02-23 2017-01-03 Lattice Semiconductor Corporation Transmitting multiple differential signals over a reduced number of physical channels
US9230505B2 (en) 2013-02-25 2016-01-05 Lattice Semiconductor Corporation Apparatus, system and method for providing clock and data signaling

Also Published As

Publication number Publication date
EP2817932A4 (en) 2016-01-06
TW201336233A (zh) 2013-09-01
CN104160669A (zh) 2014-11-19
US9537644B2 (en) 2017-01-03
KR101808595B1 (ko) 2018-01-18
CN104160669B (zh) 2018-09-14
EP2817932B1 (en) 2020-02-05
US20130223293A1 (en) 2013-08-29
EP2817932A1 (en) 2014-12-31
JP2015508969A (ja) 2015-03-23
WO2013126830A1 (en) 2013-08-29
TWI596900B (zh) 2017-08-21
KR20140130720A (ko) 2014-11-11

Similar Documents

Publication Publication Date Title
JP6232387B2 (ja) 少数の物理チャネルを介して複数の差動信号を送信する方法
JP6088009B2 (ja) 高速データおよび配電のための2線式通信システム
US9940298B2 (en) Signal conditioner discovery and control in a multi-segment data path
CN104365075B (zh) 用于在通信信道上同时传输时钟和双向数据的方法和设备
US9672182B2 (en) High-speed serial ring
KR101732295B1 (ko) 멀티드롭 디지털 버스를 위한 방법 및 장치
JP4025429B2 (ja) 接続制御装置及び接続制御方法
KR20150069006A (ko) 저 스윙 전압 모드 구동기
CN102447692A (zh) 用于slpi协议的模拟前端协议转换器/适配器
US9685136B2 (en) Display system and conversion apparatus
JP6995557B2 (ja) 中継装置、受信装置、及びそれらを用いた伝送システム
US20140258584A1 (en) Bus relay apparatus, integrated circuit apparatus, cable, connector, electronic appliance, and bus relay method
JP4430343B2 (ja) メモリモジュールおよびバスシステム
CN203733105U (zh) 光纤反射内存卡及光纤反射内存网
US20050068987A1 (en) Highly configurable radar module link
JP2007306267A (ja) 半導体送受信装置システム、メモリカードおよびメモリカードホスト機器
JP4957302B2 (ja) 差動伝送回路
TWM334436U (en) Improvement of transmission line structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160113

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20160120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171023

R150 Certificate of patent or registration of utility model

Ref document number: 6232387

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees