TWI523423B - 延伸裝置及差動訊號還原方法 - Google Patents

Description

延伸裝置及差動訊號還原方法

本發明係與訊號傳輸有關，特別是關於一種能夠同時透過單一條Cat.5傳輸線傳送最小化傳輸差分訊號(Transition Minimized Differential Signaling,TMDS)與其他型式之資料訊號的延伸裝置及差動訊號還原方法。

近年來，隨著科技不斷地演進，多媒體影音技術發展得相當迅速。舉例而言，能夠整合聲音及影像一起傳輸的高解析度多媒體介面(High-Definition Multimedia Interface,HDMI)，由於其係透過同一纜線(例如Cat.5傳輸線)傳遞無壓縮的音頻訊號及具有高分辨率的視頻訊號(例如TMDS影音訊號)，不需進行類比訊號轉換成數位訊號(A/D)或是數位訊號轉換成類比訊號(D/A)之程序，故可達到無失真輸出之目標。

然而，由於單一條Cat.5傳輸線僅包括四對差動傳輸線，但TMDS訊號所包括之三個資料差動訊號及一時脈差動訊號即已佔用四對差動傳輸線進行傳輸，導致該條Cat.5傳輸線無法再傳輸其他訊號(例如顯示數據通道(Display Data Channel,DDC)訊號、通用序列匯流排(Universal Serial Bus,USB)訊號、聲音訊號、鍵盤訊號或滑鼠訊號)，故傳統上之訊號延伸裝置的傳送器與接收器之間至少仍需設置有兩條Cat.5傳輸線。

雖然目前已有將該時脈差動訊號中之正負時脈差動訊號分別載至該三對資料差動訊號中之兩對資料差動訊號上以空出一對差動傳輸線來傳輸其他訊號之方案被提出，然而，該方案在傳送器端需利用加法運算單元解離及載上時脈訊號並經過運算放大器處理後，在接收器端還需透過訊號補償等多個訊號處理機制才能還原回原本的該時脈差動訊號及該兩 對資料差動訊號，其電路結構複雜，成本亦高。

因此，本發明提出一種延伸裝置及差動訊號還原方法，以解決先前技術所遭遇到之上述問題。

根據本發明之一具體實施例為一種延伸裝置(Extender)。在此實施例中，延伸裝置用以將複數個差動訊號傳輸至遠端。該複數個差動訊號包括第一差動訊號、第二差動訊號及時脈差動訊號。延伸裝置包括傳送器及接收器。傳送器用以將時脈差動訊號中的正時脈訊號分別載至第一差動訊號上並將時脈差動訊號中的負時脈訊號分別載至第二差動訊號上，以分別形成兩對差動複合訊號。接收器用以接收兩對差動複合訊號。接收器接收並處理該兩對差動複合訊號以解出第一與第二差動訊號。接收器更包括第一阻抗單元、第二阻抗單元及還原單元。第一阻抗單元用以自兩對差動複合訊號中之第一對差動複合訊號中擷取出正時脈訊號。第二阻抗單元用以自兩對差動複合訊號中之第二對差動複合訊號中擷取出負時脈訊號。還原單元耦接第一阻抗單元及第二阻抗單元，用以分別接收正時脈訊號及負時脈訊號，並將正時脈訊號及負時脈訊號還原成時脈差動訊號。其中，被解出的第一或第二差動訊號所具有之頻率為被還原之差動時脈訊號所具有之頻率的十倍以上。

在一實施例中，傳送器包括第一轉換單元、第一對導線、第二轉換單元及第二對導線。第一轉換單元用以接收正時脈訊號並將其轉換為一對正時脈訊號。第一對導線之一端分別與第一轉換單元相連接，用以接收該對正時脈訊號。第二轉換單元用以接收負時脈訊號並將其轉換為一對負時脈訊號。第二對導線之一端分別與第二轉換單元相連接，用以接收該對負時脈訊號。

在一實施例中，傳送器進一步包括第一緩衝單元及第二緩衝單元。第一緩衝單元用以接收第一差動訊號並輸出其所具有之第一正訊號及第一負訊號至第三對導線，其係分別直接與第一對導線相連接以接收該對正時脈訊號，進而使第一正訊號與該對正時脈訊號中之一正時脈訊號混波，以及使第一負訊號與該對正時脈訊號中之另一正時脈訊號混波。第二 緩衝單元用以接收第二差動訊號並輸出其所具有之第二正訊號及第二負訊號至第四對導線，其係分別直接與第二對導線相連接以接收該對負時脈訊號，進而使第二正訊號與該對負時脈訊號中之一負時脈訊號混波，以及使第二負訊號與該對負時脈訊號中之另一負時脈訊號混波。

在一實施例中，複合型差動訊號更具有第三差動訊號以及至少一資料訊號，傳送器與接收器間係連接有一傳輸線，其包括四對差動訊號傳輸線，該四對差動訊號傳輸線中之三對差動訊號傳輸線係分別用以傳輸兩對差動複合訊號及第三差動訊號，其中該四對差動訊號傳輸線中所剩之另一對差動訊號傳輸線可用以傳輸該至少一資料訊號。

在一實施例中，至少一資料訊號係選擇為顯示數據通道(Display Data Channel,DDC)訊號、通用序列匯流排(Universal Serial Bus,USB)訊號、聲音訊號、鍵盤訊號及滑鼠訊號其中之一或至少兩種之組合。

在一實施例中，接收器進一步包括第一差動還原單元及第二差動還原單元。第一差動還原單元用以接收第一對差動複合訊號並消除第一對差動複合訊號中之該對正時脈訊號後輸出第一差動訊號。第二差動還原單元用以接收第二對差動複合訊號並消除第二對差動複合訊號中之該對負時脈訊號後輸出第二差動訊號。

在一實施例中，第一阻抗單元包括彼此並聯之第一電阻及第二電阻。第一電阻之一端接收第一對差動複合訊號中之第一複合訊號且另一端耦接至還原單元。第二電阻之一端接收第一對差動複合訊號中之第二複合訊號且另一端耦接至還原單元。第一電阻及第二電阻根據第一複合訊號及第二複合訊號擷取出正時脈訊號並輸出至還原單元。

在一實施例中，第二阻抗單元包括彼此並聯之第三電阻及第四電阻，第三電阻之一端接收第二對差動複合訊號中之第三複合訊號且另一端耦接至還原單元，第四電阻之一端接收第二對差動複合訊號中之第四複合訊號且另一端耦接至還原單元，第三電阻及第四電阻根據第三複合訊號及第四複合訊號擷取出負時脈訊號並輸出至還原單元。

在一實施例中，第一阻抗單元及第二阻抗單元更分別包括有並聯的電抗元件，每一電抗元件為電阻，電感與電容的並聯及/或串聯之組 合。

根據本發明之另一具體實施例為一種差動訊號還原方法。在此實施例中，差動訊號還原方法包括下列步驟：使第一對差動還原單元接收與處理第一對差動複合訊號以解出第一差動訊號；使第二差動還原單元接收與處理第二對差動複合訊號以解出第二差動訊號；使第一阻抗單元接收第一對差動複合訊號並產生正時脈訊號；使第二阻抗單元接收第二對差動複合訊號並產生負時脈訊號；以及使還原單元接收正時脈訊號及負時脈訊號並將正時脈訊號及負時脈訊號還原成時脈差動訊號。其中，被解出的第一或第二差動訊號所具有之頻率為被還原之差動時脈訊號所具有之頻率的十倍以上。

相較於先前技術，根據本發明之延伸裝置及差動訊號還原方法具有下列優點：

(1)本發明之延伸裝置的電路架構較習知的延伸裝置來得簡單，成本較低，驗證亦較為容易。

(2)本發明之延伸裝置的傳送器與接收器之間僅需設置有單一條Cat.5傳輸線即能同時進行TMDS訊號與其他型式之資料訊號的傳輸。

(3)本發明之延伸裝置的傳送器可直接將一對正時脈訊號分別載至第一差動訊號上並將一對負時脈訊號分別載至第二差動訊號上，不需額外設置加法運算單元等電路。

(4)本發明之延伸裝置的接收器係透過第一阻抗單元與第二阻抗單元(例如並聯的電抗元件)分別自兩對差動複合訊號中擷取出正時脈訊號及負時脈訊號，不需額外設置其他複雜的訊號處理或解碼單元等電路。

關於本發明之優點與精神可以藉由以下的發明詳述及所附圖式得到進一步的瞭解。

EXT‧‧‧延伸裝置

TX‧‧‧傳送器

Cat.5‧‧‧傳輸線

P1~P4‧‧‧第一差動訊號傳輸線~第四差動訊號傳輸線

RX‧‧‧接收器

D0±‧‧‧第一差動訊號

D1±‧‧‧第二差動訊號

D2±‧‧‧第三差動訊號

CLK±‧‧‧時脈差動訊號

D0±CLK+‧‧‧第一對差動複合訊號

D1±CLK-‧‧‧第二對差動複合訊號

B1~B3‧‧‧第一緩衝單元~第三緩衝單元

C1~C2‧‧‧第一轉換單元~第二轉換單元

L1~L10‧‧‧第一對導線~第十對導線

D0+~D2+‧‧‧第一正訊號~第三正訊號

D0-~D2-‧‧‧第一負訊號~第三負訊號

CLK+‧‧‧正時脈訊號

CLK-‧‧‧負時脈訊號

D0+CLK+、D0-CLK+、D1+CLK-、D1-CLK-‧‧‧第 一複合訊號~第四複合訊號

DB1~DB3‧‧‧第一差動還原單元~第三差動還原單元

RY‧‧‧還原單元

IP1~IP2‧‧‧第一阻抗單元

R1~R4、R‧‧‧電阻

L‧‧‧電感

C‧‧‧電容

S10~S18‧‧‧流程步驟

圖1係繪示根據本發明之一具體實施例之延伸裝置的 示意圖。

圖2A及圖2B分別繪示此實施例中之正時脈訊號及負時脈訊號的波形圖。

圖2C繪示此實施例中之第一差動訊號中之第一正訊號及第二差動訊號中之第二正訊號的波形圖。

圖2D繪示此實施例中之第一差動訊號中之第一負訊號及第二差動訊號中之第二負訊號的波形圖。

圖2E及圖2F分別繪示第一對差動複合訊號中之第一複合訊號及第二複合訊號的波形圖。

圖2G及圖2H分別繪示第二對差動複合訊號中之第三複合訊號及第四複合訊號的波形圖。

圖3係繪示延伸裝置之一實施例的詳細電路圖。

圖4係繪示第一阻抗單元及第二阻抗單元之另一實施例。

圖5係繪示根據本發明之另一具體實施例之差動訊號還原方法的流程圖。

根據本發明之一較佳具體實施例係為一種延伸裝置。在此實施例中，延伸裝置係用以將一複合型差動訊號傳輸至遠端，並且複合型差動訊號可包括TMDS影音訊號及其他型式的資料訊號，但不以此為限。

請參照圖1，圖1係繪示此實施例之延伸裝置的示意圖。如圖1所示，延伸裝置EXT包括傳送器TX、傳輸媒體及接收器RX。在此實施例中，傳輸媒體為一傳輸線，其係具有複數對絞線，該傳輸線可以選擇Cat.5或Cat.6等傳輸線，但不以此為限制。本實施例為Cat.5傳輸線，其係包括四對差動訊號傳輸線P1~P4；傳輸線Cat.5耦接於傳送器TX與接收器RX之間。

於此實施例中，傳送器TX與一多媒體來源相連接。多媒體來源可以為電腦或多媒體播放器，例如：DVD播放器等。傳送器TX會接 收來自多媒體來源所提供的一多媒體訊號，本實施例為HDMI訊號，但不以此為限，例如：DVI訊號、DisplayPort訊號等亦可以為該多媒體訊號之實施例。該多媒體訊號包括有複數個差動訊號，例如：TMDS訊號，在一實施例中，該複數個差動訊號包括有第一差動訊號D0±、第二差動訊號D1±、第三差動訊號D2±以及一時脈差動訊號CLK±。此外，該多媒體訊號更包括多個控制訊號。在一實施例中，第一差動訊號D0±、第二差動訊號D1±、第三差動訊號D2±的時脈頻率為時脈差動訊號CLK±之時脈頻率的10倍以上，但不以此為限。其中，第一差動訊號D0±包括第一正訊號D0+及第一負訊號D0-；第二差動訊號D1±包括第二正訊號D1+及第二負訊號D1-；第三差動訊號D2±包括第三正訊號D2+及第三負訊號D2-；時脈差動訊號CLK±包括正時脈訊號CLK+及負時脈訊號CLK-。

請參照圖2A至圖2D。圖2A及圖2B分別繪示此實施例中之正時脈訊號CLK+及負時脈訊號CLK-的波形圖。圖2C與圖2D分別繪示此實施例中之第一差動訊號D0±及第二差動訊號D1±的波形圖。在此實施例中，傳送器TX會擷取出時脈差動訊號CLK±中之正時脈訊號CLK+並將其分別載至第一差動訊號D0±上。在一實施例中，可以將正時脈訊號CLK+轉換成一對正時脈訊號2CLK+並將該對正時脈訊號2CLK+分別載至第一差動訊號D0±上，以形成如圖2E及圖2F所示之第一對差動複合訊號D0±CLK+。第一對差動複合訊號D0±CLK+包括有第一複合訊號D0+CLK+及第二複合訊號D0-CLK+。傳送器TX亦會擷取該時脈差動訊號CLK±中之負時脈訊號CLK-並將其分別載至第一差動訊號D1±上。在一實施例中，可以將負時脈訊號CLK-轉換成一對負時脈訊號2CLK-，並將該對負時脈訊號2CLK-分別載至第二差動訊號D1±上，以形成如圖2G至圖2H所示之第二對差動複合訊號D1±CLK-。第二對差動複合訊號D1±CLK-包括有第三複合訊號D1+CLK-及第四複合訊號D1-CLK-。

需說明的是，雖然前述之時脈差動訊號係分別載至第一差動訊號D0±以及第二差動訊號D1±，但不以此為限。本發明的延伸裝置EXT 中之傳送器TX可以視實際需要將該對正時脈訊號2CLK+及該對負時脈訊號2CLK-分別載至第一差動訊號D0±~第三差動訊號D2±中之任兩對差動訊號上。

當傳送器TX形成第一對差動複合訊號D0±CLK+及第二對差動複合訊號D1±CLK-後，傳送器TX會透過傳輸線Cat.5將第一對差動複合訊號D0±CLK+及第二對差動複合訊號D1±CLK-傳送至接收器RX。

如圖1所示，傳送器TX可透過傳輸線Cat.5所包括之四對差動訊號傳輸線P1~P4中之任兩對差動訊號傳輸線(例如第一差動訊號傳輸線P1與第二差動訊號傳輸線P2，但不以此為限)分別將第一對差動複合訊號D0±CLK+及第二對差動複合訊號D1±CLK-傳送至接收器RX。至於傳送器TX所輸出的第三差動訊號D2±則可透過傳輸線Cat.5之另兩對差動訊號傳輸線其中之一(例如第三差動訊號傳輸線P3或第四差動訊號傳輸線P4)傳送至接收器RX。至於傳輸線Cat.5中之剩下的差動訊號傳輸線，則可以用作其他用途，傳輸其他的訊號，例如傳輸該些控制訊號，但不以此為限。

當接收器RX接收到第一對差動複合訊號D0±CLK+、第二對差動複合訊號D1±CLK-及第三差動訊號D2±時，接收器RX會分別自第一對差動複合訊號D0±CLK+及第二對差動複合訊號D1±CLK-中擷取出正時脈訊號CLK+及負時脈訊號CLK-，並將正時脈訊號CLK+及負時脈訊號CLK-還原成該時脈差動訊號CLK±，其流程步驟如圖5所示。

在本實施例之流程中，接收器RX以步驟S10利用第一差動還原單元接收與處理第一對差動複合訊號D0±CLK+以解出第一差動訊號D0±，同時接收器RX以步驟S12利用第二差動還原單元接收與處理第二對差動複合訊號D1±CLK-以解出第二差動訊號D1±。需說明的是，雖然步驟S10與S12在圖5中有先後順序，但在實際應用時，步驟S10與S12實質上可以是同步進行的。

此外，接收器RX以步驟S14利用第一阻抗單元接收第一對差動複合訊號D0±CLK+以擷取出正時脈訊號CLK+，同時接收器RX以步驟S16利用第二阻抗單元接收第二對差動複合訊號D1±CLK-以擷取出負時脈訊號CLK-。需說明的是，雖然步驟S14與S16在圖5中有先後順序， 但在實際應用時，步驟S14與S16實質上幾乎是同步進行的。此外，上述的步驟S10~S12實質上亦可與步驟S14~S16幾乎是同步進行的。

最後，接收器RX以步驟S18利用還原單元接收正時脈訊號CLK+及負時脈訊號CLK-並將正時脈訊號CLK+與負時脈訊號CLK-組合，以還原成時脈差動訊號CLK±。另一方面，接收器RX亦會消除第一對差動複合訊號D0±CLK+中之正時脈訊號CLK+後輸出第一差動訊號D0±，以及消除第二對差動複合訊號D1±CLK-中之負時脈訊號第二對差動複合訊號D1±CLK-後輸出第二差動訊號D1±。

因此，接收器RX即可輸出第一差動訊號D0±、第二差動訊號D1±、第三差動訊號D2±及該時脈差動訊號CLK±。實際上，接收器RX可輸出包括有第一差動訊號D0±、第二差動訊號D1±、第三差動訊號D2±及該時脈差動訊號CLK±的TMDS訊號至一影音訊號輸出裝置(例如電視、電視與音響組合、或投影設備與音響組合等)，但不以此為限。

接著，請參照圖3，圖3係繪示延伸裝置EXT之一實施例的詳細電路圖。如圖3所示，延伸裝置EXT包括傳送器TX、四對差動訊號傳輸線P1~P4及接收器RX。其中，四對差動訊號傳輸線P1~P4耦接於傳送器TX與接收器RX之間。

傳送器TX包括第一緩衝單元B1~第三緩衝單元B3、第一轉換單元C1、第二轉換單元C2及第一對導線L1~第五對導線L5。其中，第一緩衝單元B1透過第三對導線L3耦接至第一差動訊號傳輸線P1；第二緩衝單元B2透過第四對導線L4耦接至第二差動訊號傳輸線P2；第三緩衝單元B3透過第五對導線L5耦接至第三差動訊號傳輸線P3；第一轉換單元C1透過第一對導線L1耦接至第三對導線L3；第二轉換單元C2透過第二對導線L2耦接至第四對導線L4。在一實施例中，第一對導線L1之一端係直接連接到第三對導線L3上；同樣地，第二對導線L2之一端係直接連接到第四對導線L4上。

第一緩衝單元B1用以接收第一差動訊號D0±並輸出第一正訊號D0+及第一負訊號D0-至第三對導線L3。第二緩衝單元B2用以接收第二差動訊號D1±並輸出第二正訊號D1+及第二負訊號D1-至第四 對導線L4。第三緩衝單元B3用以接收第三差動訊號D2±並輸出第三正訊號D2+及第三負訊號D2-至第五對導線L5。

第一轉換單元C1用以接收正時脈訊號CLK+並將正時脈訊號CLK+轉換為一對正時脈訊號2CLK+後分別輸出至第一對導線L1。由於第一對導線L1直接與第三對導線L3相連接，所以第一對導線L1會分別將該對正時脈訊號2CLK+傳送至第三對導線L3。當第三對導線L3分別接收到來自第一緩衝單元B1的第一正訊號D0+及第一負訊號D0-與來自第一對導線L1的該對正時脈訊號2CLK+時，第一正訊號D0+會與該對正時脈訊號2CLK+中之一正時脈訊號CLK+形成複合訊號D0+CLK+且第一負訊號D0-會與該對正時脈訊號2CLK+中之另一正時脈訊號CLK+形成複合訊號D0-CLK+。第三對導線L3所輸出之複合訊號D0+CLK+與D0-CLK+即為第一對差動複合訊號D0±CLK+，並透過第一差動訊號傳輸線P1輸出至接收器RX。

第二轉換單元C2用以接收負時脈訊號CLK-並將負時脈訊號CLK-轉換為一對負時脈訊號2CLK-後分別輸出至第二對導線L2。由於第二對導線L2直接與第四對導線L4相連接，所以第二對導線L2會分別將該對負時脈訊號2CLK-傳送至第四對導線L4。當第四對導線L4分別接收到來自第二緩衝單元B2的第二正訊號D1+及第二負訊號D1-與來自第二對導線L2的該對負時脈訊號2CLK-時，第二正訊號D1+會與該對負時脈訊號2CLK-中之一負時脈訊號CLK-形成差動複合訊號D1+CLK-且第二負訊號D1-會與該對負時脈訊號2CLK-中之另一負時脈訊號CLK-形成差動複合訊號D1-CLK-。第四對導線L4所輸出之差動複合訊號D1+CLK-與D1-CLK-即為第二對差動複合訊號D1±CLK-，並透過第二差動訊號傳輸線P2輸出至接收器RX。

當第五對導線L5接收到來自第三緩衝單元B3的第三正訊號D2+及第三負訊號D2-時，第五對導線L5透過第三差動訊號傳輸線P3將第三正訊號D2+及第三負訊號D2-(亦即第三差動訊號D2±)輸出至接收器RX。

由於四對差動訊號傳輸線P1~P4中之第一差動訊號傳輸線 P1~第三差動訊號傳輸線P3分別用來傳輸第一對差動複合訊號D0±CLK+、第二對差動複合訊號D1±CLK-及第三差動訊號D2±，剩下的第四對差動訊號傳輸線P4即可用來傳輸其他型式的至少一資料訊號至接收器RX。

於實際應用中，該至少一資料訊號可以是顯示數據通道(Display Data Channel,DDC)訊號、用戶控制標準(Consumer Electronics Control,CEC)、熱插拔檢測(Hot Plug Detect,HPG)、通用序列匯流排(Universal Serial Bus,USB)訊號、聲音訊號、鍵盤訊號及滑鼠訊號其中之一或至少兩種之組合，並無特定之限制。此外，該至少一資料訊號可以是傳送器TX自外界所接收到的或是傳送器TX本身所產生的，亦無特定之限制。

接下來，就接收器RX的電路結構進行說明。如圖3所示，接收器RX包括第一差動還原單元DB1、第二差動還原單元DB2、第三差動還原單元DB3、還原單元RY、第一阻抗單元IP1~第二阻抗單元IP2及第六對導線L6~第十對導線L10。其中，第一差動還原單元DB1透過第六對導線L6耦接至第一差動訊號傳輸線P1；第二差動還原單元DB2透過第七對導線L7耦接至第二差動訊號傳輸線P2；第三差動還原單元DB3透過第八對導線L8耦接至第三差動訊號傳輸線P3；第一阻抗單元IP1透過第九對導線L9耦接至第六對導線L6；第二阻抗單元IP2透過第十對導線L10耦接至第七對導線L7；還原單元RY分別耦接第一阻抗單元IP1及第二阻抗單元IP2。

請同時參照圖3與圖5，其中圖5係繪示此實施例之差動訊號還原方法的流程圖。如圖5所示，當延伸裝置之接收器透過Cat.5傳輸線接收到來自傳送器的第一對差動複合訊號及第二對差動複合訊號時，該方法分別同時執行步驟S10及S12，使第一差動還原單元DB1接收與處理第一對差動複合訊號D0±CLK+以解出第一差動訊號D0±，以及使第二差動還原單元DB2接收與處理第二對差動複合訊號D1±CLK-以解出第二差動訊號D1±。該方法亦會分別同時執行步驟S14及S16，使第一阻抗單元IP1接收第一對差動複合訊號D0±CLK+並產生正時脈訊號CLK+，以及使第二阻抗單元IP2接收第二對差動複合訊號D1±CLK-並產生負時脈訊號CLK-。於實際應用時，該方法可同時執行上述的步驟S10~S16，但不以此為限。

在上述步驟S10中，第一差動還原單元DB1透過第六對導線L6接收第一差動訊號傳輸線P1所傳送過來的第一對差動複合訊號D0±CLK+，並消除第一對差動複合訊號D0±CLK+中之正時脈訊號CLK+後輸出第一差動訊號D0±。在上述步驟S12中，第二差動還原單元DB2透過第七對導線L7接收第二差動訊號傳輸線P2所傳送過來的第二對差動複合訊號D1±CLK-，並消除第二對差動複合訊號D1±CLK-中之負時脈訊號CLK-後輸出第二差動訊號D1±。另外，第三差動還原單元DB3透過第八對導線L8接收第三差動訊號傳輸線P3所傳送過來的第三差動訊號D2±後輸出第三差動訊號D2±。

在上述步驟S14中，由於第一阻抗單元IP1透過第九對導線L9耦接至第六對導線L6，所以第一阻抗單元IP1可自第六對導線L6接收到第一對差動複合訊號D0±CLK+，並自第一對差動複合訊號D0±CLK+中擷取出正時脈訊號CLK+。同理，在上述步驟S16中，由於第二阻抗單元IP2透過第十對導線L10耦接至第七對導線L7，所以第二阻抗單元IP2可自第七對導線L7接收到第二對差動複合訊號D1±CLK-，並自第二對差動複合訊號D1±CLK-中擷取出負時脈訊號CLK-。要說明的是，被第一差動還原單元DB1或第二差動還原單元DB2所解開的第一差動訊號D0±或第二對差動複合訊號D1±所具有的頻率為被第一阻抗單元IP1及第二阻抗單元IP2所解開的時脈訊號CLK±所具有的頻率的10倍以上，但不以此為限。

在此實施例中，第一阻抗單元IP1包括彼此並聯之第一電阻R1及第二電阻R2。第一電阻R1之一端自第六對導線L6接收複合訊號D0+CLK+且另一端耦接至還原單元RY。第二電阻R2之一端自第六對導線L6接收差動複合訊號D0-CLK+且另一端耦接至還原單元RY。第一電阻R1及第二電阻R2根據複合訊號D0+CLK+與D0-CLK+擷取出正時脈訊號CLK+並將正時脈訊號CLK+輸出至還原單元RY。第二阻抗單元IP2包括彼此並聯之第三電阻R3及第四電阻R4。第三電阻R3之一端自第七對導線L7接收差動複合訊號D1+CLK-且另一端耦接至還原單元RY。第四電阻R4之一端自第七對導線L7接收差動複合訊號D1-CLK-且另一端耦接至還原單元RY。第三電阻R3及第四電阻R4根據差動複合訊號D1+CLK-與 D1-CLK-擷取出負時脈訊號CLK-並將負時脈訊號CLK-輸出至還原單元RY。

接著，於步驟S18中，還原單元RY分別自第一阻抗單元IP1及第二阻抗單元IP2接收正時脈訊號CLK+及負時脈訊號CLK-，並將正時脈訊號CLK+及負時脈訊號CLK-還原成該時脈差動訊號CLK±後輸出該時脈差動訊號CLK±。在一實施例中，還原單元RY並不需要額外的參考電壓，而是以解開的CLK+與CLK-互為參考組合成時脈差動訊號CLK±。

需說明的是，本發明的接收器RX中之第一阻抗單元IP1及第二阻抗單元IP2可分別包括有並聯的電抗元件，並且每一個電抗元件均可由電阻、電感與電容中選擇單一或多種元件進行並聯及/或串聯之組合。因此，除了如圖3所示的並聯電阻的方式之外，亦可如圖4所示，第一阻抗單元IP1及第二阻抗單元IP2可分別包括有由電阻R、電感L及電容C彼此並聯及串聯構成之電路，但不以此例為限。

根據本發明之另一具體實施例為一種差動訊號還原方法。在此實施例中，差動訊號還原方法可應用於延伸裝置之接收器(Receiver)，接收器可至少包括有第一阻抗單元~第二阻抗單元及還原單元，但不以此為限。

相較於先前技術，根據本發明之延伸裝置及差動訊號還原方法具有下列優點：

(1)本發明之延伸裝置的電路架構較習知的延伸裝置來得簡單，成本較低，驗證亦較為容易。

(2)本發明之延伸裝置的傳送器與接收器之間僅需設置有單一條Cat.5傳輸線即能同時進行TMDS訊號與其他型式之資料訊號的傳輸。

(3)本發明之延伸裝置的傳送器，在一實施例中，可直接將一對正時脈訊號分別載至第一差動訊號上並將一對負時脈訊號分別載至第二差動訊號上，不需額外設置加法運算單元等電路。

(4)本發明之延伸裝置的接收器係透過第一阻抗單元與第二阻抗單元(例如並聯的電抗元件)分別自兩對差動複合訊號中擷取出正時脈訊號及負時脈訊號，不需額外設置其他複雜的訊號處理或解碼單元等電 路。

藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。

EXT‧‧‧延伸裝置

TX‧‧‧傳送器

P1~P4‧‧‧第一差動訊號傳輸線~第四差動訊號傳輸線

RX‧‧‧接收器

B1~B3‧‧‧第一緩衝單元~第三緩衝單元

C1~C2‧‧‧第一轉換單元~第二轉換單元

L1~L10‧‧‧第一對導線~第十對導線

D0+~D2+‧‧‧第一正訊號~第三正訊號

D0-~D2-‧‧‧第一負訊號~第三負訊號

CLK+‧‧‧正時脈訊號

CLK-‧‧‧負時脈訊號

D0+CLK+、D0-CLK+、D1+CLK-、D1-CLK-‧‧‧第一複合訊號~第四複合訊號

DB1~DB3‧‧‧第一差動還原單元~第三差動還原單元

RY‧‧‧還原單元

IP1~IP2‧‧‧第一阻抗單元

R1~R4‧‧‧電阻

Claims (10)

1. 一種延伸裝置，用以將複數個差動訊號傳輸至遠端，該複數個差動訊號包括一第一差動訊號、一第二差動訊號以及一時脈差動訊號，該延伸裝置包括：一傳送器，用以將該時脈差動訊號中的一正時脈訊號分別載至該第一差動訊號上並將該時脈差動訊號中的一負時脈訊號分別載至該第二差動訊號上，以分別形成兩對差動複合訊號；以及一接收器，接收並處理該兩對差動複合訊號以解出該第一與第二差動訊號，該接收器更包括：一第一阻抗單元，用以自該兩對差動複合訊號中之一第一對差動複合訊號中擷取出該正時脈訊號；一第二阻抗單元，用以自該兩對差動複合訊號中之一第二對差動複合訊號中擷取出該負時脈訊號；以及一還原單元，耦接該第一阻抗單元及該第二阻抗單元，用以分別接收該正時脈訊號及該負時脈訊號，並將該正時脈訊號及該負時脈訊號還原成該時脈差動訊號；其中，被解出的該第一或第二差動訊號所具有之頻率為被還原之該差動時脈訊號所具有之頻率的十倍以上。
2. 如申請專利範圍第1項所述之延伸裝置，其中該傳送器包括：一第一轉換單元，用以接收該正時脈訊號並將其轉換為一對正時脈訊號；一第一對導線，其一端分別與該第一轉換單元相連接，用以接收該對正時脈訊號；一第二轉換單元，用以接收該負時脈訊號並將其轉換為一對負時脈訊號；以及一第二對導線，其一端分別與該第二轉換單元相連接，用以接收該 對負時脈訊號。
3. 如申請專利範圍第2項所述之延伸裝置，其中該傳送器進一步包括：一第一緩衝單元，用以接收該第一差動訊號並輸出其所具有之一第一正訊號及一第一負訊號至一第三對導線，其係分別直接與該第一對導線相連接以接收該對正時脈訊號，進而使該第一正訊號與該對正時脈訊號中之一正時脈訊號混波，以及使該第一負訊號與該對正時脈訊號中之另一正時脈訊號混波；以及一第二緩衝單元，用以接收該第二差動訊號並輸出其所具有之一第二正訊號及一第二負訊號至一第四對導線，其係分別直接與該第二對導線相連接以接收該對負時脈訊號，進而使該第二正訊號與該對負時脈訊號中之一負時脈訊號混波，以及使該第二負訊號與該對負時脈訊號中之另一負時脈訊號混波。
4. 如申請專利範圍第1項所述之延伸裝置，其中該複合型差動訊號更具有一第三差動訊號以及至少一資料訊號，該傳送器與該接收器間係連接有一傳輸線，其包括四對差動訊號傳輸線，該四對差動訊號傳輸線中之三對差動訊號傳輸線係分別用以傳輸該兩對差動複合訊號及該第三差動訊號，其中該四對差動訊號傳輸線中所剩之另一對差動訊號傳輸線可用以傳輸該至少一資料訊號。
5. 如申請專利範圍第4項所述之延伸裝置，其中該至少一資料訊號係選擇為一顯示數據通道(Display Data Channel,DDC)訊號、一通用序列匯流排(Universal Serial Bus,USB)訊號、一聲音訊號、一鍵盤訊號以及一滑鼠訊號其中之一或至少兩種之組合。
6. 如申請專利範圍第1項所述之延伸裝置，其中該接收器進一步包括：一第一差動還原單元，用以接收該第一對差動複合訊號並消除該第一對差動複合訊號中之該對正時脈訊號後輸出該第一差動訊 號；以及一第二差動還原單元，用以接收該第二對差動複合訊號並消除該第二對差動複合訊號中之該對負時脈訊號後輸出該第二差動訊號。
7. 如申請專利範圍第1項所述之延伸裝置，其中該第一阻抗單元包括彼此並聯之一第一電阻及一第二電阻，該第一電阻之一端接收該第一對差動複合訊號中之一第一複合訊號且另一端耦接至該還原單元，該第二電阻之一端接收該第一對差動複合訊號中之一第二複合訊號且另一端耦接至該還原單元，該第一電阻及該第二電阻根據該第一複合訊號及該第二複合訊號擷取出該正時脈訊號並輸出至該還原單元。
8. 如申請專利範圍第1項所述之延伸裝置，其中該第二阻抗單元包括彼此並聯之一第三電阻及一第四電阻，該第三電阻之一端接收該第二對差動複合訊號中之一第三複合訊號且另一端耦接至該還原單元，該第四電阻之一端接收該第二對差動複合訊號中之一第四複合訊號且另一端耦接至該還原單元，該第三電阻及該第四電阻根據該第三複合訊號及該第四複合訊號擷取出該負時脈訊號並輸出至該還原單元。
9. 如申請專利範圍第1項所述之延伸裝置，其中該第一阻抗單元及該第二阻抗單元更分別包括有並聯的電抗元件，每一電抗元件為電阻，電感與電容的並聯及/或串聯之組合。
10. 一種差動訊號還原方法，包括下列步驟：使一第一差動還原單元接收與處理一第一對差動複合訊號以解出一第一差動訊號；使一第二差動還原單元接收與處理一第二對差動複合訊號以解出一第二差動訊號； 使一第一阻抗單元接收該第一對差動複合訊號並產生一正時脈訊號；使一第二阻抗單元接收該第二對差動複合訊號並產生一負時脈訊號；以及使一還原單元接收該正時脈訊號及該負時脈訊號並將該正時脈訊號及該負時脈訊號還原成一時脈差動訊號；其中，被解出的該第一或第二差動訊號所具有之頻率為被還原之該差動時脈訊號所具有之頻率的十倍以上。