CN108269551B - 显示接口装置及其数据传输方法 - Google Patents

显示接口装置及其数据传输方法 Download PDF

Info

Publication number
CN108269551B
CN108269551B CN201711310177.1A CN201711310177A CN108269551B CN 108269551 B CN108269551 B CN 108269551B CN 201711310177 A CN201711310177 A CN 201711310177A CN 108269551 B CN108269551 B CN 108269551B
Authority
CN
China
Prior art keywords
channel
clock edge
clock
packet
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711310177.1A
Other languages
English (en)
Other versions
CN108269551A (zh
Inventor
朴东远
金丈焕
朴锺珉
李俊熙
权容彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN108269551A publication Critical patent/CN108269551A/zh
Application granted granted Critical
Publication of CN108269551B publication Critical patent/CN108269551B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G09G2370/045—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本公开内容涉及一种显示接口装置及其数据传输方法，更具体地，涉及一种能够增加显示信息传输效率并且降低功耗和电磁干扰的显示接口装置，其中，传输部将包括在每个信道的数据包中的时钟边沿信息以与包括在其他信道的数据包中的时钟边沿信息不同的定时传送。接收部从通过每个信道传输的数据包检测每个信道的时钟边沿，产生与检测到的时钟边沿同步的每个信道的内部时钟信号，根据对信道的延迟时钟边沿和另一个信道的时钟边沿执行的逻辑运算的结果来校正每个信道的延迟以进一步产生每个信道的经延迟补偿的内部时钟信号，并且使用每个信道的经延迟补偿的内部时钟信号从每个信道的数据包恢复显示信息。

Description

显示接口装置及其数据传输方法
相关申请的交叉引用
本申请要求2016年12月30日提交的韩国专利申请第10-2016-0184083号的权益，其全部内容通过引用并入本文。
技术领域
本公开内容涉及一种显示装置，并且更具体地，涉及一种能够增加显示信息传输效率并且降低功耗和电磁干扰(EMI)的显示接口装置及其数据传输方法。
背景技术
存在使用液晶的液晶显示器(LCD)、使用有机发光二极管(OLED)的OLED显示器和使用电泳颗粒的电泳显示器(EPD)作为用于使用数字数据显示图像的近来的显示装置。
显示装置包括通过像素阵列显示图像的面板、用于驱动面板的面板驱动器和用于控制面板驱动器的定时控制器。面板驱动器包括用于驱动面板的栅极线的栅极驱动器和用于驱动面板的数据线的数据驱动器。
为了减少传输线路的数量并且实现快速传输，定时控制器和数据驱动器使用嵌入式点对点接口(EPI,embeddedpoint-to-point interface)，该嵌入式点对点接口串行化控制信息和图像数据(像素数据)，将时钟信息插入至串行数据以将串行数据转换为包并且以点对点的方式传输该包。
参照图1，相关技术的EPI包以24比特的传输单位从定时控制器传输至数据驱动器，该24比特的传输单位包括4比特含有时钟边沿信息的分隔符、10比特第一像素数据和10比特第二像素数据，即24UI(单位间隔)。1UI是1比特传输时间。
数据驱动器从接收到的EPI包中提取时钟边沿，通过延迟锁定环(DLL)生成与时钟边沿同步的内部时钟，并且通过使用内部时钟进行采样来从EPI包恢复控制信息和像素数据。
然而，当EPI包的传输单位的长度无限地增加时，因为DLL同步由于时钟偏移问题而变得困难，所以内部时钟定时不能被调节，导致数据丢失。因此，相关技术的EPI接口在大幅增加包传输单位的长度上是有困难的。
此外，例如，24UI的传输单位中的每个EPI包除了20比特图像数据之外还包括4比特分隔符，因而需要120％(＝24/20)的开销操作，由此EPI的传输速度增加而功耗和EMI也成比例地增加。
此外，如图2所示，当24UI的传输单位的多个EPI包通过多个信道CH1和CH2传送时，相关技术的显示接口装置在相同的定时通过多个信道CH1和CH2冗余地传送时钟边沿信息，导致传输效率劣化和EMI增加。
发明内容
本公开内容提供了能够增加显示信息传输效率并且降低功耗和EMI的显示接口装置及其数据传输方法。
在根据一个方面的显示接口装置中，传输部将包括在每个信道的数据包中的时钟边沿信息以与包括在其他信道的数据包中的时钟边沿信息不同的定时传送。接收部从通过每个信道传送的数据包检测每个信道的时钟边沿，并且产生与检测到的时钟边沿同步的每个信道的内部时钟信号，根据对信道的延迟时钟边沿和另一个信道的时钟边沿执行的逻辑运算的结果来校正每个信道的延迟以进一步产生每个信道的延迟补偿的内部时钟信号，并且使用每个信道的延迟补偿的内部时钟信号从每个信道的数据包中恢复显示信息。
在根据本公开内容的显示装置中，含有具有多个数据驱动集成电路的数据驱动器和通过多个信道与数据驱动器连接的定时控制器的显示装置包括：传输部，该传输部被设置在定时控制器处，传输部串行化显示装置的像素的图像数据，传输部将具有时钟信号的图像数据转换为多个嵌入式点对点接口(EPI)包并且将EPI包作为传输单位分发至多个信道，其中，传输部将包括在每个信道的数据包中的时钟边沿信息以与包括在其他信道的数据包中的时钟边沿信息不同的定时传送；以及接收部，该接收部被设置在每个数据驱动集成电路处，接收部通过多个信道与传输部连接，接收部从传输部接收作为差分信号的EPI包，接收部产生每个信道的经延迟补偿的内部时钟信号并且使用每个信道的经延迟补偿的内部时钟信号从每个信道的数据包恢复图像数据。
数据包可以是EPI包，EPI包在传输单位中包括含有时钟边沿信息的间隔符和多个像素数据片。
从传输部通过多个信道中的每一个信道传送的EPI包的时钟边沿信息与从通过相邻信道传输的EPI包的时钟边沿信息可以具有比传输单位小的参考时间差。
接收部可以通过第一信道和第二信道接收多个EPI包，并且当产生第一信道和第二信道的内部时钟信号时，从每个信道的EPI包检测时钟边沿，通过延时器将时钟边沿延迟参考时间差，对每个信道的延迟时钟边沿和被从另一个信道的EPI包检测到的另一个信道的时钟边沿执行异或运算以产生每个信道的时钟偏移信号，并且使用每个信道的时钟偏移信号产生每个信道的经延迟补偿的内部时钟信号。传输单位中的EPI包可以具有44个UI(单位间隔)，该44个UI包括4比特含有时钟边沿信息的分隔符和40比特第一至第四个像素数据片，并且参考时间差具有22个UI。
接收部可以通过第一信道至第四信道接收多个EPI包，并且当产生第一信道的内部时钟信号时，从第一信道至第四信道中的每一个信道的EPI包中检测每个信道的时钟边沿，通过第一延时器将第一信道的时钟边沿延迟参考时间差，通过第二延时器将第二信道的时钟边沿延迟参考时间差，通过第三延时器将第三信道的时钟边沿延迟参考时间差，对第四信道的时钟边沿和通过第一延时器至第三延时器被延迟的第一时钟边沿至第三时钟边沿执行异或运算以产生第一信道的时钟偏移信号，并且使用第一信道的时钟偏移信号产生第一信道的经延迟补偿的内部时钟信号。传输单位中的EPI包可以具有84个UI，该84个UI包括4比特含有时钟边沿信息的分隔符和80比特的第一至第八个像素数据片，并且参考时间差具有21个UI。
根据一个方面的显示接口装置能够在不同的定时使用多个信道传输时钟边沿，使用每个信道的时钟边沿产生每个信道的内部时钟，并且使用相邻信道的时钟边沿和相应信道的延迟时钟边沿的组合来产生每个信道的经延迟补偿的内部时钟信号。
因此，可以增加通过每个信道提供的每个EPI包的传输单位的UI的数量，没有数据丢失而提高传输效率，由于开销减少而降低了功耗，并且由于多个信道中的时钟边沿定时分配而降低了EMI。
应当理解的是，前面的一般描述和下面的详细描述都是示例性和说明性的，并且旨在提供对所要求保护的公开内容的进一步说明。
附图说明
附图被包括以提供对本公开内容的进一步理解并且被并入本公开内容且构成本公开内容的一部分，附图示出了本公开内容的各方面并且与说明书一起用于说明本公开内容的原理。
在附图中：
图1示出了相关技术的EPI包的配置的示例；
图2示出了在相关技术的显示接口装置中使用多个信道的数据传输方法；
图3是示意性地示出根据本公开内容的一个方面的显示装置的配置的框图；
图4示出了根据本公开内容的一个方面的显示装置中的定时控制器和多个数据驱动IC的连接结构；
图5是示意性地示出根据本公开内容的一个方面的显示接口装置的配置的框图；
图6示出了根据本公开内容的一个方面的显示接口装置的数据传输方法和时钟恢复方法；
图7是示意性地示出根据本公开内容的另一方面的显示接口装置的配置的框图；以及
图8示出了根据本公开内容的另一方面的显示接口装置的数据传输方法和时钟恢复方法。
具体实施方式
现在将详细参考本公开内容的各方面，其示例在附图中示出。在整个附图中将尽可能地使用相同的附图标记来指代相同或相似的部件。
图3是示意性地示出根据本公开内容的一个方面的显示装置的配置的框图，以及图4示出了根据本公开内容的一个方面的显示装置中的定时控制器和多个数据驱动IC的连接结构。
参照图3，显示装置包括面板100、栅极驱动器200、数据驱动器300、定时控制器(TCON)400和电源单元500。
面板100通过像素阵列显示图像，在像素阵列中，像素PXL以矩阵形式排列。像素阵列的单位像素可以由能够通过白色(W)、红色(R)、绿色(G)和蓝色(B)子像素间的颜色组合来表达白色的至少三个子像素W/R/G、B/W/R、G/B/W、R/G/B或W/R/G/B构成。
面板100可以是诸如OLED面板和液晶显示面板的各种显示面板，或者可以是具有触摸感测功能的显示面板。
电源单元500产生并且提供显示装置所需的各种驱动电压。电源单元500使用外部输入电压产生驱动各种电路部件——即，定时控制器400、栅极驱动器200、数据驱动器300和面板100——所需的各种驱动电压并且输出该驱动电压。
栅极驱动器200使用从定时控制器400提供的栅极控制信号产生扫描脉冲并且顺序地驱动栅极线。栅极驱动器200在对应的扫描时段期间将栅极导通电压的扫描脉冲提供至栅极线，并且在驱动其他栅极线的剩余时段期间将栅极截止电压提供至栅极线。
栅极驱动器200包括至少一个栅极驱动IC并且安装在电路膜诸如TCP(带载封装)、COF(膜上芯片)和FPC(柔性印刷电路)上，以通过TAB(带自动接合)附接至面板100或使用COG(玻璃上芯片)安装在面板100上。可替代地，栅极驱动器200可以通过与构成面板100的像素阵列的薄膜晶体管一起形成在薄膜晶体管基板上而被配置成嵌入在面板100的非显示区域中的GIP(面板内栅极)类型。
定时控制器400从主系统(未示出)接收图像数据和定时信号。定时信号包括点时钟信号、数据使能信号、垂直同步信号和水平同步信号。垂直同步信号和水平同步信号能够通过对数据使能信号进行计数产生，因而可以省略。
定时控制器400使用从主系统提供的定时信号产生用于控制栅极驱动器200的驱动定时的栅极控制信号并且向栅极驱动器200提供栅极控制信号。例如，栅极控制信号包括用于控制移位寄存器的扫描操作的栅极起始脉冲信号、栅极移位时钟信号、用于控制扫描脉冲的输出定时的栅极输出使能信号等。
定时控制器400使用从主系统提供的定时信号产生用于控制数据驱动器300的驱动定时的数据控制信号并且向数据驱动器300提供数据控制信号。例如，数据控制信号包括用于控制数据锁存定时的源极起始脉冲信号、源极采样时钟信号和用于控制数据输出定时的源极输出使能信号。定时控制器400执行各种图像处理以用于从主系统提供的图像数据的图片质量补偿或功耗降低并且将处理的图像数据输出至数据驱动器300。
数据驱动器300由从定时控制器400提供的数据控制信号控制，将从定时控制器提供的图像数据转换为模拟数据信号并且将模拟数据信号提供至面板100的数据线。数据驱动器300将从包括在数据驱动器300中的伽马电压发生器(未示出)提供的或外部提供的参考伽马电压组划分成与数据的灰度级值对应的灰度级电压，使用划分的灰度级电压将数字图像数据转换为模拟数据信号并且将模拟数据信号提供至面板100的每个数据线。
定时控制器400和数据驱动器300使用EPI接口传送及接收数据。
定时控制器400使用EPI协议将包括图像数据和数据控制信号的显示信息转换为包括时钟边沿信息的串行EPI包，并且通过多个信道将EPI包传输至数据驱动器300。
EPI包包括含有串行形式的时钟信号和控制信息的控制包、含有串行形式的时钟信号和RGB或WRGB数据的数据包等，以及还包括用于数据驱动器300中的DLL的内部时钟锁定的时钟训练模式。
具体地，定时控制器400能够在时间上分散时钟边沿使得时钟边沿定时在多个信道中不匹配，并且定时控制器400传输多个EPI包以减少EMI。数据驱动器300从通过每个信道传输的EPI包检测每个信道的时钟边沿，并且通过DLL产生与时钟边沿同步的内部时钟信号。此外，数据驱动器300根据通过逻辑地组合信道的延迟的时钟边沿和另一个信道的时钟边沿获得的时钟偏移信号来校正DLL延迟以产生内部时钟信号。数据驱动器300使用以这种方式产生的每个信道的内部时钟信号来恢复通过每个信道的EPI包传输的显示信息并且使用显示信息。
参照图4，数据驱动器300包括多个数据驱动IC D-IC1至D-IC#。数据驱动IC通过多个信道CHs分别连接至定时控制器(TCON)400。
图5是示意性地示出根据本公开内容的一个方面的显示接口装置的配置的框图，以及图6示出了根据本公开内容的一个方面的显示接口装置的数据传输方法和时钟恢复方法。
参照图5，根据本公开内容的一个方面的显示接口装置包括配置在定时控制器400的输出端的传输部TX、配置在每个数据驱动IC D-IC#的输入端的接收部RX、以及连接在传输部TX和接收部RX之间的第一信道CH1和第二信道CH2。第一信道CH1包括以差分信号形式携带EPI包的第一互连线对以及第二信道CH2包括第二互连线对。传输部TX和接收部RX能够通过第一互连线对和第二互连线对将EPI包传输至两个信道CH1和CH2。
传输单元TX串行化像素的图像数据，在像素的图像数据的片之间插入从锁相环(PLL)产生的时钟信号以将图像数据转换为EPI包，并且将多个EPI包分配至多个信道CH1和CH2。传输部TX将分配至多个信道CH1和CH2的多个EPI包转换为差分信号并且通过信道CH1和CH2将差分信号传输至每个数据驱动IC D-IC#的接收部RX。
具体地，如图6所示，传输部TX在时间上分散分配至第一信道CH1的第一EPI包和分配至第二信道CH2的第二EPI包的时钟边沿，并且传输第一EPI包和第二EPI包。
数据驱动IC D-IC#的接收部RX从通过多个信道CH1和CH2传输的EPI包中检测每个信道的时钟边沿，根据检测到的时钟边沿校正每个信道的DLL延迟，并且产生与时钟边沿同步并且具有2UI的时段的内部时钟信号。接收部RX通过根据借助于逻辑地组合信道的延迟时钟边沿和另一个信道的时钟边沿而检测到的时钟偏移信号来校正每个信道的DLL延迟，产生经延迟补偿的内部时钟信号。接收部RX使用每个信道的经延迟补偿的内部时钟信号通过采样从每个信道的EPI包恢复显示信息。
参照图6，传输部TX通过信道CH1和CH2中的每一个以44UI的传输单位来传输EPI包，该44UI的传输单位包括每个基本像素的40比特图像数据和指示时钟边沿(上升沿)的4比特分隔符，上述40比特图像数据包括10比特R像素数据[R0:R9]、10比特W像素数据[W0:W9]、10比特G像素数据[G0:G9]和10比特B像素数据[B0:B9]。具体地，传输部TX在时间上彼此不重叠地分散第一信道CH1的时钟边沿CE1和第二信道CH2的时钟边沿CE2的定时并且传输EPI包。
例如，当44UI传输单位的每个EPI包通过每个信道被传送时，如图6所示，第一EPI包和第二EPI包能够通过第一信道CH1和第二信道CH2被传输，第一信道CH1和第二信道CH2在第一EPI包的时钟边沿CE1与第二EPI包的时钟边沿CE2之间具有对应于44UI的传输单位的一半的22UI的间隔。
接收部RX从通过第一信道CH1传送的第一EPI包检测第一信道CH1的时钟边沿CE1，并且根据检测到的时钟边沿CE1校正第一信道的DLL延迟，以产生用于第一信道的内部时钟信号。
接收部RX通过延时器D将检测到的第一信道的时钟边沿CE1延迟预定的22UI，并且从通过第二信道CH2传送的第二EPI包检测第二信道CH2的时钟边沿CE2。延时器D的延迟量被设定为22UI，其对应于第一时钟边沿CE1和第二时钟边沿CE2之间的时间差。
接收部RX通过使用异或(XOR)运算符对第二信道的时钟边沿CE2和第一信道的延迟时钟边沿D_CE1执行XOR运算而产生第一信道的DLL时钟偏移信号，并且使用所产生的第一信道的DLL时钟偏移信号来校正第一信道的DLL延迟，以产生用于第一信道的经延迟补偿的内部时钟信号，上述第一信道的DLL时钟偏移信号对应于第二信道的时钟边沿CE2和第一信道的延迟时钟边沿D_CE1之间的时间差。
以相同的方式，接收部RX通过对第一信道CH1的时钟边沿CE1和第二信道的延迟时钟边沿D_CE2执行XOR运算产生第二信道的DLL时钟偏移信号，并且使用所产生的第二信道的DLL时钟偏移信号来校正第二信道的DLL延迟，以产生用于第二信道的经延迟补偿的内部时钟信号。
接收部RX使用用于第一信道的经延迟补偿的内部时钟信号从通过第一信道CH1传送的第一EPI包恢复第一基本像素的RWGB数据，并且使用用于第二信道的经延迟补偿的内部时钟信号从通过第二信道CH2传送的第二EPI包恢复第二基本像素的RWGB数据。
因此，根据一个方面的显示接口装置能够在增加EPI包传输单位的同时防止数据丢失，每个EPI包传送R/W/G/B像素数据以提高传输效率，降低开销至110％(＝44/40)以与之成比例地降低功耗，以及通过在时间上分散多个信道CH1和CH2中的时钟边沿来降低EMI。
图7是示意性地示出根据本公开内容的另一方面的显示接口装置的配置的框图以及图8示出了根据本公开内容的另一方面的显示接口装置的数据传输方法和时钟恢复方法。
参照图7，定时控制器400的传输部TX和每个数据驱动IC D-IC#的接收部RX能够通过如图8所示的第一信道至第四信道CH1、CH2、CH3和CH4传送多个EPI包。
参照图8，传输部TX通过四个信道CH1、CH2、CH3和CH4中的每一个以包括40比特第一基本像素的RWGB数据、40比特第二基本像素的RWGB数据和4比特指示时钟边沿(即上升沿)的分隔符的84UI的传输单位传送每个EPI包。传输部RX在时间上不重叠地分散四个信道CH1、CH2、CH3和CH4的时钟边沿CE1、CE2、CE3和CE4的定时并且通过信道传送EPI包。
例如，84UI传输单位中的EPI包能够通过在四个信道CH1、CH2、CH3和CH4的相邻时钟边沿CE1、CE2、CE3和CE4之间具有对应于21UI的间隔的信道被传送，如图8所示。
接收部RX从第一信道CH1的EPI包检测时钟边沿CE1并且产生用于第一信道的内部时钟信号。接收部RX从第二信道CH2的EPI包检测第二信道的时钟边沿CE2，从第三信道CH3的EPI包检测第三信道的时钟边沿CE3，以及从第四信道CH4的EPI包检测第四信道的时钟边沿CE4。
接收部RX通过延时器D1将第一信道的时钟边沿CE1延迟预定的21UI，通过延时器D2将第二信道的时钟边沿CE2延迟21UI，以及通过延时器D3将第三通道的时钟边沿CE3延迟21UI。第一延时器至第三延时器D1、D2和D3的延迟量被设置成21UI，对应于相邻时钟边沿CE1、CE2、CE3和CE4之间的时间差。
每当第二信道至第四信道CH2、CH3和CH4的时钟边沿CE2、CE3和CE4被检测到时，接收部RX使用异或(XOR)运算符对第一信道至第三信道的延迟时钟边沿D_CE1、D_CE2和D_CE3和第四信道的时钟边沿CE4执行异或运算以顺序地产生第一信道的DLL时钟偏移信号，并且使用所产生的第一信道的DLL时钟偏移信号来校正第一信道的DLL延迟以产生用于第一信道的经延迟补偿的内部时钟信号。
以类似的方式，接收部RX产生用于第二信道至第四信道的经延迟补偿的内部时钟信号。
接收部RX使用用于第一信道的经延迟补偿的内部时钟信号从通过第一信道CH1传送的第一EPI包恢复第一基本像素的RWGB数据，使用用于第二信道的经延迟补偿的内部时钟信号从通过第二信道CH2传送的第二EPI包恢复第二基本像素的RWGB数据，使用用于第三信道的经延迟补偿的内部时钟信号从通过第三信道CH3传送的第三EPI包恢复第三基本像素的RWGB数据，以及使用用于第四信道的经延迟补偿的内部时钟信号从通过第四信道CH4传送的第四EPI包恢复第四基本像素的RWGB数据。
因此，根据本方面的显示接口装置能够在增加EPI包传输单位的同时防止数据丢失，每个EPI包传送两个基本像素的R/W/G/B像素数据以提高传输效率，减少开销至105％(＝84/80)以与之成比例地降低功耗，以及通过在时间上分散多个信道CH1、CH2、CH3和CH4中的时钟边沿来降低EMI。
本公开内容的所示方面的前述描述——包括摘要中所描述的内容，非旨在是穷尽性的或将本公开内容限制于本文公开的确切形式。尽管本文中仅用于说明的目的在本文中描述了本公开内容的具体方面和示例，但是如相关领域的技术人员将认识到和理解的，在本公开内容的精神和范围内可以进行各种等同的修改。如所指出的，可以根据本公开内容的所示方面的前述描述对本公开内容进行这些修改并且这些修改在本公开内容的精神和范围内。

Claims (19)

1.一种显示接口装置，包括：
传输部和接收部，其中，所述传输部串行化时钟边沿信息和显示信息，并且所述传输部将每个均包括串行的时钟边沿信息和显示信息的多个数据包作为传输单位分发至多个信道，并且，所述接收部从所述传输部接收所述多个数据包，
其中，所述传输部将包括在每个信道的数据包中的时钟边沿信息以与包括在其他信道的数据包中的时钟边沿信息不同的定时传送，以及
所述接收部从通过每个信道传送的数据包检测每个信道的时钟边沿并且产生与所检测到的时钟边沿同步的每个信道的内部时钟信号，根据对在该信道的延迟时钟边沿和另一个信道的时钟边沿执行的逻辑运算的结果来校正每个信道的延迟以产生每个信道的经延迟补偿的内部时钟信号，并且使用每个信道的所述经延迟补偿的内部时钟信号从每个信道的数据包恢复所述显示信息。
2.根据权利要求1所述的显示接口装置，其中，所述多个数据包包括嵌入式点对点接口EPI包，所述EPI包在所述传输单位中包括具有所述时钟边沿信息的分隔符和多个像素数据片。
3.根据权利要求2所述的显示接口装置，其中，从所述传输部通过所述多个信道中的每一个信道传送的一个数据包的所述时钟边沿信息与通过相邻信道传送的另一数据包的时钟边沿信息具有比所述传输单位小的参考时间差。
4.根据权利要求3所述的显示接口装置，其中，所述接收部：
通过第一信道和第二信道接收所述多个数据包；
从每个信道的数据包检测时钟边沿，并且当产生所述第一信道和所述第二信道的内部时钟信号时，通过延时器将所述时钟边沿延迟所述参考时间差；
对每个信道的延迟时钟边沿和从另一个信道的数据包检测到的所述另一个信道的时钟边沿执行逻辑运算以产生每个信道的时钟偏移信号；以及
使用每个信道的所述时钟偏移信号产生每个信道的所述经延迟补偿的内部时钟信号。
5.根据权利要求4所述的显示接口装置，其中，所述传输单位中的数据包具有44个单位间隔UI，该44个UI包括4比特含有所述时钟边沿信息的分隔符和40比特第一至第四像素数据片，并且所述参考时间差具有22个UI。
6.根据权利要求3所述的显示接口装置，其中，所述接收部：
通过第一信道至第四信道接收所述多个数据包；
当产生所述第一信道的所述内部时钟信号时，从所述第一信道至所述第四信道中的每一个的所述EPI包中检测每个信道的时钟边沿；
通过第一延时器将所述第一信道的时钟边沿延迟所述参考时间差；
通过第二延时器将所述第二信道的时钟边沿延迟所述参考时间差；
通过第三延时器将所述第三信道的时钟边沿延迟所述参考时间差；
对所述第四信道的时钟边沿和通过所述第一延时器至所述第三延时器延迟的第一时钟边沿至第三时钟边沿执行逻辑运算以产生所述第一信道的时钟偏移信号；以及
使用所述第一信道的所述时钟偏移信号产生所述第一信道的所述经延迟补偿的内部时钟信号。
7.根据权利要求6所述的显示接口装置，其中，所述传输单位中的所述数据包具有84个单位间隔UI，该84个UI包括4比特具有所述时钟边沿信息的分隔符和80比特第一至第八像素数据片，并且所述参考时间差具有21个UI。
8.一种显示接口装置的数据传输方法，其中所述显示接口装置包括传输部和接收部，所述数据传输方法包括：
通过所述传输部串行化每个像素的图像数据的时钟边沿信息和显示信息；
通过所述传输部将每个均包括串行的时钟边沿信息和显示信息的多个数据包作为传输单位分发至多个信道；
通过所述传输部将包括在每个信道的数据包中的时钟边沿信息以与包括在其他信道的数据包中的时钟边沿信息不同的定时传送；
通过所述接收部从通过每个信道传送的数据包检测每个信道的时钟边沿并且产生与检测到的时钟边沿同步的每个信道的内部时钟信号；
通过所述接收部根据对该信道的延迟时钟边沿和另一个信道的时钟边沿执行的逻辑运算的结果来校正每个信道的延迟，以产生每个信道的经延迟补偿的内部时钟信号；以及
通过所述接收部使用每个信道的所述经延迟补偿的内部时钟信号从每个信道的数据包恢复所述显示信息。
9.根据权利要求8所述的数据传输方法，其中，所述传输单位中的每个数据包具有44个单位间隔UI，该44个UI包括4比特具有所述时钟边沿信息的分隔符和40比特第一至第四像素数据片。
10.根据权利要求8所述的数据传输方法，其中，所述传输单位中的每个数据包具有84个单位间隔UI，该84个UI包括4比特具有所述时钟边沿信息的分隔符和80比特第一至第八像素数据片。
11.一种包括具有多个数据驱动集成电路的数据驱动器和经由多个信道与所述数据驱动器连接的定时控制器的显示装置，所述显示装置包括：
传输部，所述传输部被设置在定时控制器处，所述传输部串行化所述显示装置的像素的图像数据，将具有时钟信号的所述图像数据转换成多个嵌入式点对点接口EPI包，并且将所述EPI包作为传输单位分发至所述多个信道，其中，所述传输部将包括在每个信道的数据包中的时钟边沿信息以与包括在其他信道的数据包中的时钟边沿信息不同的定时传送；以及
接收部，所述接收部设置在每个数据驱动集成电路处，所述接收部通过所述多个信道与所述传输部连接，所述接收部从所述传输部接收作为差分信号形式的所述EPI包，所述接收部产生每个信道的经延迟补偿的内部时钟信号并且使用每个信道的所述经延迟补偿的内部时钟信号从每个信道的数据包恢复所述图像数据，
其中，所述接收部通过以下方式来产生所述经延迟补偿的内部时钟信号：从通过每个信道传送的数据包检测每个信道的时钟边沿，产生与检测到的时钟边沿同步的每个信道的内部时钟信号，并且根据对该信道的延迟时钟边沿和另一个信道的时钟边沿执行的逻辑运算的结果来校正每个信道的延迟。
12.根据权利要求11所述的显示装置，其中，在转换成所述EPI包之前的所述图像数据之间插入从锁相环PLL产生的时钟信号。
13.根据权利要求11所述的显示装置，其中，所述多个EPI包在所述传输单位中包括具有所述时钟边沿信息的分隔符和所述图像数据。
14.根据权利要求13所述的显示装置，其中，从所述传输部通过所述多个信道中的每一个信道传送的一个数据包的所述时钟边沿信息与通过相邻的信道传送的另一数据包的时钟边沿信息之间具有比所述传输单位小的参考时间差。
15.根据权利要求14所述的显示装置，其中，所述接收部：
通过第一信道和第二信道接收所述多个EPI包；
从每个信道的所述数据包检测时钟边沿，并且当产生所述第一信道和所述第二信道的内部时钟信号时通过延时器将所述时钟边沿延迟所述参考时间差；
对每个信道的延迟时钟边沿和从另一个信道的数据包检测到的所述另一个信道的时钟边沿执行逻辑运算以产生每个信道的时钟偏移信号；以及
使用每个信道的所述时钟偏移信号产生每个信道的经延迟补偿的内部时钟信号。
16.根据权利要求15所述的显示装置，其中，所述第一信道包括以差分信号形式携带EPI包的第一互连线对并且所述第二信道包括第二互连线对。
17.根据权利要求15所述的显示装置，其中，所述传输单位中的每个数据包具有44个单位间隔UI，该44个UI包括4比特含有所述时钟边沿信息的分隔符和40比特第一至第四像素数据片，并且所述参考时间差具有22个UI。
18.根据权利要求14所述的显示装置，其中，所述接收部：
通过第一信道至第四信道接收所述多个EPI包；
当产生所述第一信道的内部时钟信号时，从所述第一信道至所述第四信道中的每一个信道的所述EPI包中检测每个信道的时钟边沿；
通过第一延时器将所述第一信道的所述时钟边沿延迟所述参考时间差；
通过第二延时器将所述第二信道的所述时钟边沿延迟所述参考时间差；
通过第三延时器将所述第三信道的所述时钟边沿延迟所述参考时间差；
对所述第四信道的时钟边沿和通过所述第一延时器至所述第三延时器延迟的第一时钟边沿至第三时钟边沿执行逻辑运算以产生所述第一信道的时钟偏移信号；以及
使用所述第一信道的所述时钟偏移信号产生第一信道的所述经延迟补偿的内部时钟信号。
19.根据权利要求18所述的显示装置，其中，所述传输单位中的数据包具有84个UI，该84个UI包括4比特具有所述时钟边沿信息的分隔符和80比特第一至第八像素数据片，并且所述参考时间差具有21个UI。
CN201711310177.1A 2016-12-30 2017-12-11 显示接口装置及其数据传输方法 Active CN108269551B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0184083 2016-12-30
KR1020160184083A KR102645150B1 (ko) 2016-12-30 2016-12-30 디스플레이 인터페이스 장치 및 그의 데이터 전송 방법

Publications (2)

Publication Number Publication Date
CN108269551A CN108269551A (zh) 2018-07-10
CN108269551B true CN108269551B (zh) 2020-10-23

Family

ID=62711261

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711310177.1A Active CN108269551B (zh) 2016-12-30 2017-12-11 显示接口装置及其数据传输方法

Country Status (3)

Country Link
US (1) US10249258B2 (zh)
KR (1) KR102645150B1 (zh)
CN (1) CN108269551B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016185585A1 (ja) * 2015-05-20 2016-11-24 堺ディスプレイプロダクト株式会社 電気回路及び表示装置
CN107068112B (zh) * 2017-06-05 2019-09-10 青岛海信电器股份有限公司 用于显示设备中电磁干扰峰值的调整方法与装置
KR102409823B1 (ko) * 2017-08-17 2022-06-17 삼성디스플레이 주식회사 표시 패널 구동 회로 및 이를 구비한 표시 장치
KR102418971B1 (ko) * 2017-11-15 2022-07-11 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102537301B1 (ko) * 2018-08-20 2023-05-30 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN112005294A (zh) * 2019-03-26 2020-11-27 京东方科技集团股份有限公司 信号传输方法、装置及显示器件
CN110930929B (zh) * 2019-12-18 2022-08-30 京东方科技集团股份有限公司 一种信号处理方法、时序控制器及显示装置
KR102666715B1 (ko) * 2019-12-26 2024-05-17 엘지디스플레이 주식회사 표시장치
KR20220064032A (ko) * 2020-11-11 2022-05-18 엘지디스플레이 주식회사 디스플레이 장치, 구동 회로 및 구동 방법
KR20220169049A (ko) 2021-06-17 2022-12-27 삼성전자주식회사 데이터 패킷을 생성하는 인코더, 이의 동작 방법, 및 이를 포함하는 전자 장치의 동작 방법

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060143454A1 (en) * 2004-05-27 2006-06-29 Silverbrook Research Pty Ltd Storage of multiple keys in memory
CN1901439A (zh) * 2001-02-24 2007-01-24 国际商业机器公司 用于高速信令的数据捕获技术
CN1940645A (zh) * 2005-09-29 2007-04-04 Lg.菲利浦Lcd株式会社 数据传输装置和方法和用其驱动图像显示器的装置和方法
CN101436389A (zh) * 2007-11-13 2009-05-20 无锡盈泰科技有限公司 一种tft液晶屏系统的控制器及tft液晶屏系统
CN101542992A (zh) * 2006-11-02 2009-09-23 雷德米尔技术有限公司 具有嵌入式功率控制的一种可编程高速缆线
CN101764804A (zh) * 2003-09-10 2010-06-30 高通股份有限公司 高数据速率接口
CN102290024A (zh) * 2010-06-18 2011-12-21 乐金显示有限公司 基于内部显示端口接口恢复像素时钟的方法和使用该方法的显示设备
CN102918580A (zh) * 2010-03-31 2013-02-06 苹果公司 电子显示器内降低功率的通信
CN103377628A (zh) * 2012-04-30 2013-10-30 乐金显示有限公司 液晶显示器及其驱动方法
KR20150078356A (ko) * 2013-12-30 2015-07-08 엘지디스플레이 주식회사 표시 장치의 인터페이스 장치 및 방법
CN105075275A (zh) * 2014-01-16 2015-11-18 索尼公司 数据处理装置和数据处理方法
CN105390084A (zh) * 2014-09-03 2016-03-09 乐金显示有限公司 显示装置、其驱动方法及其时序控制器
US20160323656A1 (en) * 2010-07-11 2016-11-03 Apple Inc. System and Method for Delivering Companion Content

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI359378B (en) * 2008-07-03 2012-03-01 Asustek Comp Inc Booting method of computer system
US8291207B2 (en) * 2009-05-18 2012-10-16 Stmicroelectronics, Inc. Frequency and symbol locking using signal generated clock frequency and symbol identification
KR20140090761A (ko) * 2013-01-10 2014-07-18 삼성전자주식회사 디스플레이 구동회로 및 디스플레이 구동 회로의 데이터 전송 방법
KR102113618B1 (ko) * 2013-12-02 2020-05-21 엘지디스플레이 주식회사 평판 표시 장치의 데이터 인터페이스 장치 및 방법
KR102288529B1 (ko) * 2014-12-24 2021-08-10 엘지디스플레이 주식회사 표시장치

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1901439A (zh) * 2001-02-24 2007-01-24 国际商业机器公司 用于高速信令的数据捕获技术
CN101764804A (zh) * 2003-09-10 2010-06-30 高通股份有限公司 高数据速率接口
US20060143454A1 (en) * 2004-05-27 2006-06-29 Silverbrook Research Pty Ltd Storage of multiple keys in memory
CN1940645A (zh) * 2005-09-29 2007-04-04 Lg.菲利浦Lcd株式会社 数据传输装置和方法和用其驱动图像显示器的装置和方法
CN101542992A (zh) * 2006-11-02 2009-09-23 雷德米尔技术有限公司 具有嵌入式功率控制的一种可编程高速缆线
CN101436389A (zh) * 2007-11-13 2009-05-20 无锡盈泰科技有限公司 一种tft液晶屏系统的控制器及tft液晶屏系统
CN102918580A (zh) * 2010-03-31 2013-02-06 苹果公司 电子显示器内降低功率的通信
CN102290024A (zh) * 2010-06-18 2011-12-21 乐金显示有限公司 基于内部显示端口接口恢复像素时钟的方法和使用该方法的显示设备
US20160323656A1 (en) * 2010-07-11 2016-11-03 Apple Inc. System and Method for Delivering Companion Content
CN103377628A (zh) * 2012-04-30 2013-10-30 乐金显示有限公司 液晶显示器及其驱动方法
KR20150078356A (ko) * 2013-12-30 2015-07-08 엘지디스플레이 주식회사 표시 장치의 인터페이스 장치 및 방법
CN105075275A (zh) * 2014-01-16 2015-11-18 索尼公司 数据处理装置和数据处理方法
CN105390084A (zh) * 2014-09-03 2016-03-09 乐金显示有限公司 显示装置、其驱动方法及其时序控制器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Development of a Digital High Frequency Ultrasound Array Imaging System;ChangHong Hu等;《2010 IEEE International Ultrasonics Symposium》;20101231;第1972-1975页 *
OLED微显示器驱动控制电路研究①;陈建军等;《光电子技术》;20141228;第34卷(第4期);第238-243页 *

Also Published As

Publication number Publication date
US20180190238A1 (en) 2018-07-05
KR102645150B1 (ko) 2024-03-07
KR20180078858A (ko) 2018-07-10
US10249258B2 (en) 2019-04-02
CN108269551A (zh) 2018-07-10

Similar Documents

Publication Publication Date Title
CN108269551B (zh) 显示接口装置及其数据传输方法
US11443710B2 (en) Display interface device capable of reducing power consumption
EP3163564B1 (en) Organic light emitting diode display device
KR101611921B1 (ko) 영상 표시장치의 구동장치와 그 구동방법
US11749167B2 (en) Data drive circuit, clock recovery method of the same, and display drive device having the same
JP2013231939A (ja) 液晶表示装置及びその駆動方法
US8379002B2 (en) Data transmitting device and flat plate display using the same
KR20150125145A (ko) 표시장치
US11605354B2 (en) Display device, driving circuit and driving method of display device
KR20150001164A (ko) 표시 장치 및 이의 구동 방법
KR20150078356A (ko) 표시 장치의 인터페이스 장치 및 방법
JP5730277B2 (ja) タイミングコントローラー及びその駆動方法
KR102293371B1 (ko) 표시장치
JP2002311880A (ja) 画像表示装置
KR20160078614A (ko) 표시장치
KR20150063796A (ko) 평판 표시 장치의 데이터 인터페이스 장치 및 방법
KR20160092155A (ko) 표시장치
KR102395214B1 (ko) 디스플레이 인터페이스 장치 및 그의 데이터 전송 방법
KR102494149B1 (ko) 데이터 구동 회로 및 그를 이용한 표시 장치
KR20150075640A (ko) 평판 표시 장치 및 그의 구동 방법
KR20190064186A (ko) 디스플레이 장치
KR102398505B1 (ko) 표시장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant