CN110930929B - 一种信号处理方法、时序控制器及显示装置 - Google Patents

Abstract

本发明提供了一种信号处理方法、时序控制器及显示装置，涉及显示技术领域。本发明当数据时钟信号受到干扰时，对数据时钟信号中的第一部分信号进行幅值增加，得到第二部分信号，当第二部分信号被源极驱动芯片识别时，继续向源极驱动芯片发送剩余的数据时钟信号，当第二部分信号未被源极驱动芯片识别时，向源极驱动芯片发送参考时钟信号，当恢复时钟信号与未被干扰时数据时钟信号中的时钟信号同步时，向源极驱动芯片发送剩余的数据时钟信号。当受到噪声干扰时，不直接进入CDR模式，而是先对第一部分信号进行幅值增加，当噪声干扰不强时，得到的第二部分信号有较大概率被源极驱动芯片识别，则显示面板不会产生明显显示异常，提高显示效果。

Description

一种信号处理方法、时序控制器及显示装置

技术领域

本发明涉及显示技术领域，特别是涉及一种信号处理方法、时序控制器及显示装置。

背景技术

当干扰源(如手机的2G信号)接近显示装置时，尤其是接近显示装置中的TCON(Timer Control Register，时序控制器)或源极驱动芯片时，其会对数据时钟信号产生噪声干扰，从而引发数据时钟信号中的时钟信号错乱，导致数据时钟信号中的数据信号传输错误。

目前，当数据时钟信号受到噪声干扰时，直接进入CDR(Clock data Recovery，数据时钟恢复)模式，对数据时钟信号进行时钟恢复，使其波形恢复到正常的形状；在CDR模式期间，源极驱动芯片为高阻抗状态，此时，显示面板不会正常显示。

但是，当噪声干扰不强时，直接进入CDR模式，会导致显示面板无法正常显示，影响显示效果。

发明内容

本发明提供一种信号处理方法、时序控制器及显示装置，以解决现有的数据时钟信号受到的噪声干扰不强时，直接进入CDR模式，会导致显示面板无法正常显示，影响显示效果的问题。

为了解决上述问题，本发明公开了一种信号处理方法，应用于时序控制器中，所述方法包括：

确定数据时钟信号是否受到干扰；

当受到干扰时，获取所述数据时钟信号中的第一部分信号；所述第一部分信号为受到干扰后，所述数据时钟信号中携带有前N个数据包的信号；所述N为大于1的正整数；

对所述第一部分信号进行幅值增加，得到第二部分信号，并将所述第二部分信号发送至源极驱动芯片；

当确定所述第二部分信号被所述源极驱动芯片识别时，继续向所述源极驱动芯片发送剩余的数据时钟信号；

当确定所述第二部分信号未被所述源极驱动芯片识别时，向所述源极驱动芯片发送参考时钟信号，以使所述源极驱动芯片根据所述参考时钟信号生成恢复时钟信号；

当所述恢复时钟信号与未被干扰时所述数据时钟信号中的时钟信号同步时，向所述源极驱动芯片发送剩余的数据时钟信号，以使所述源极驱动芯片根据所述恢复时钟信号对所述剩余的数据时钟信号进行时钟恢复。

可选的，所述时序控制器包括与所述源极驱动芯片连接的控制信号线；

所述确定数据时钟信号是否受到干扰的步骤，包括：

获取所述控制信号线的电压值；

当所述电压值大于预设电压时，确定所述数据时钟信号未受到干扰；

当所述电压值小于或等于所述预设电压时，确定所述数据时钟信号受到干扰。

可选的，所述当确定所述第二部分信号被所述源极驱动芯片识别时，继续向所述源极驱动芯片发送剩余的数据时钟信号的步骤，包括：

当确定所述第二部分信号被所述源极驱动芯片识别时，对所述剩余的数据时钟信号中携带有前M个数据包的信号进行幅值增加，得到第三部分信号；M为大于1的正整数；

将所述第三部分信号和所述剩余的数据时钟信号中除所述第三部分信号外的信号发送至所述源极驱动芯片。

可选的，所述当所述恢复时钟信号与未被干扰时所述数据时钟信号中的时钟信号同步时，向所述源极驱动芯片发送剩余的数据时钟信号的步骤，包括：

当所述恢复时钟信号与未被干扰时所述数据时钟信号中的时钟信号同步时，向所述源极驱动芯片发送准备信号，以提示所述源极驱动芯片接收所述剩余的数据时钟信号；

对所述剩余的数据时钟信号中携带有前K个数据包的信号进行幅值增加，得到第四部分信号；K为大于1的正整数；

将所述第四部分信号和所述剩余的数据时钟信号中除所述第四部分信号外的信号发送至所述源极驱动芯片。

可选的，在所述向所述源极驱动芯片发送参考时钟信号的步骤之前，还包括：

生成初始时钟信号；

对所述初始时钟信号进行幅值增加，得到所述参考时钟信号。

可选的，所述N为15至20中的任意一个正整数。

为了解决上述问题，本发明还公开了一种时序控制器，包括：

干扰确定模块，被配置为确定数据时钟信号是否受到干扰；

第一部分信号获取模块，被配置为当受到干扰时，获取所述数据时钟信号中的第一部分信号；所述第一部分信号为受到干扰后，所述数据时钟信号中携带有前N个数据包的信号；所述N为大于1的正整数；

第二部分信号生成模块，被配置为对所述第一部分信号进行幅值增加，得到第二部分信号，并将所述第二部分信号发送至源极驱动芯片；

第一数据时钟信号发送模块，被配置为当确定所述第二部分信号被所述源极驱动芯片识别时，继续向所述源极驱动芯片发送剩余的数据时钟信号；

参考时钟信号发送模块，被配置为当确定所述第二部分信号未被所述源极驱动芯片识别时，向所述源极驱动芯片发送参考时钟信号，以使所述源极驱动芯片根据所述参考时钟信号生成恢复时钟信号；

第二数据时钟信号发送模块，被配置为当所述恢复时钟信号与未被干扰时所述数据时钟信号中的时钟信号同步时，向所述源极驱动芯片发送剩余的数据时钟信号，以使所述源极驱动芯片根据所述恢复时钟信号对所述剩余的数据时钟信号进行时钟恢复。

可选的，所述时序控制器包括与所述源极驱动芯片连接的控制信号线；

所述干扰确定模块，包括：

电压值获取子模块，被配置为获取所述控制信号线的电压值；

第一干扰确定子模块，被配置为当所述电压值大于预设电压时，确定所述数据时钟信号未受到干扰；

第二干扰确定子模块，被配置为当所述电压值小于或等于所述预设电压时，确定所述数据时钟信号受到干扰。

可选的，所述第一数据时钟信号发送模块，包括：

第一幅值增加子模块，被配置为当确定所述第二部分信号被所述源极驱动芯片识别时，对所述剩余的数据时钟信号中携带有前M个数据包的信号进行幅值增加，得到第三部分信号；M为大于1的正整数；

第一信号发送子模块，被配置为将所述第三部分信号和所述剩余的数据时钟信号中除所述第三部分信号外的信号发送至所述源极驱动芯片。

可选的，所述第二数据时钟信号发送模块，包括：

准备信号发送子模块，被配置为当所述恢复时钟信号与未被干扰时所述数据时钟信号中的时钟信号同步时，向所述源极驱动芯片发送准备信号，以提示所述源极驱动芯片接收所述剩余的数据时钟信号；

第二幅值增加子模块，被配置为对所述剩余的数据时钟信号中携带有前K个数据包的信号进行幅值增加，得到第四部分信号；K为大于1的正整数；

第二信号发送子模块，被配置为将所述第四部分信号和所述剩余的数据时钟信号中除所述第四部分信号外的信号发送至所述源极驱动芯片。

可选的，所述时序控制器还包括：

初始时钟信号生成模块，被配置为生成初始时钟信号；

参考时钟信号生成模块，被配置为对所述初始时钟信号进行幅值增加，得到所述参考时钟信号。

可选的，所述N为15至20中的任意一个正整数。

为了解决上述问题，本发明还公开了一种显示装置，包括显示面板、源极驱动芯片以及上述的时序控制器；

其中，所述源极驱动芯片分别与所述时序控制器和所述显示面板连接。

与现有技术相比，本发明包括以下优点：

在本发明实施例中，通过确定数据时钟信号是否受到干扰，当受到干扰时，获取数据时钟信号中的第一部分信号，对第一部分信号进行幅值增加，得到第二部分信号，并将第二部分信号发送至源极驱动芯片，当确定第二部分信号被源极驱动芯片识别时，继续向源极驱动芯片发送剩余的数据时钟信号，当确定第二部分信号未被源极驱动芯片识别时，向源极驱动芯片发送参考时钟信号，以使源极驱动芯片根据参考时钟信号生成恢复时钟信号，当恢复时钟信号与未被干扰时数据时钟信号中的时钟信号同步时，向源极驱动芯片发送剩余的数据时钟信号，以使源极驱动芯片根据恢复时钟信号对剩余的数据时钟信号进行时钟恢复。当数据时钟信号受到噪声干扰时，不直接进入CDR模式，而是先对数据时钟信号中的第一部分信号进行幅值增加，即增大第一部分信号对应的眼图的眼高和眼宽，得到第二部分信号，当噪声干扰不强时，第二部分信号有较大概率被源极驱动芯片重新识别，此时，显示面板不会产生明显的显示异常，也不会被人眼察觉到，从而提高显示效果，当噪声干扰过强时，幅值增加后仍不能被源极驱动芯片识别，再进入CDR模式以对数据时钟信号进行时钟恢复，相对于现有一旦发现噪声干扰即进入CDR模式，具有更强的容错机制。

附图说明

图1示出了现有的针对噪声干扰的信号处理的示意图；

图2示出了本发明实施例的一种信号处理方法的流程图；

图3示出了本发明实施例针对噪声干扰不强时的信号处理的示意图；

图4示出了本发明实施例针对噪声干扰过强时的信号处理的示意图；

图5示出了本发明实施例的一种信号处理方法的具体流程图；

图6示出了本发明实施例的一种时序控制器的结构框图；

图7示出了本发明实施例的一种时序控制器的具体结构框图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

如图1所示，P2P(Point-to-Point，点对点)指的是时序控制器发送至源极驱动芯片的信号，时序控制器具有P2P接口，源极驱动芯片也有相应的P2P接口，时序控制器的P2P接口和源极驱动芯片的P2P接口通过P2P连接线连接，信号是以数据包的形式依次经过时序控制器的P2P接口、P2P连接线和源极驱动芯片的P2P接口，从而实现将信号从时序控制器发送至源极驱动芯片。

图1中的Packet指的是携带有数据包的信号的具体类型，即时序控制器向源极驱动芯片发送的信号的类型；在A1期间，时序控制器向源极驱动芯片发送数据时钟信号，携带有数据包的信号为数据时钟信号，即Normal Data；当数据时钟信号受到噪声干扰(noise)时，现有技术是直接进入CDR模式，即进入A2期间，此时，时序控制器不再向源极驱动芯片发送数据时钟信号，其发送的是参考时钟信号，即携带有数据包的信号为CDR所需的参考时钟信号，源极驱动芯片根据参考时钟信号生成恢复时钟信号，当恢复时钟信号与未被干扰时数据时钟信号中的时钟信号同步时，表示已生成能够准确对受干扰的数据时钟信号进行时钟恢复的恢复时钟信号；接着，进入A3期间，时序控制器向源极驱动芯片发送准备信号(set)，即携带有数据包的信号为准备信号，用来提醒源极驱动芯片准备接收数据时钟信号；最后，进入A4期间，时序控制器向源极驱动芯片发送数据时钟信号，即携带有数据包的信号为数据时钟信号，此时的数据时钟信号为受到干扰的数据时钟信号，但是，源极驱动芯片中生成的恢复时钟信号可以对受到干扰的数据时钟信号进行时钟恢复，使得受到干扰的数据时钟信号的波形恢复到正常形状。

但是，当噪声干扰不强时，直接进入CDR模式，在A2和A3期间，显示面板都无法正常显示，用户可以观察到明显的显示异常，影响显示面板的显示效果。

为了提高显示面板的显示效果，本发明实施例提供了如下所述的信号处理方法。

实施例一

参照图2，示出了本发明实施例的一种信号处理方法的流程图，具体可以包括如下步骤：

步骤201，确定数据时钟信号是否受到干扰。

在本发明实施例中，时序控制器通过P2P接口向源极驱动芯片发送数据时钟信号，源极驱动芯片对数据时钟信号进行识别，当数据时钟信号被源极驱动芯片成功识别时，确定数据时钟信号未受到干扰，当数据时钟信号被源极驱动芯片未成功识别时，确定数据时钟信号受到干扰，因此，源极驱动芯片可确定数据时钟信号是否受到干扰，并将数据时钟信号是否受到干扰的信息反馈至时序控制器，时序控制器根据源极驱动芯片反馈的信息确定数据时钟信号是否受到干扰。其中，数据时钟信号包括数据信号和时钟信号，数据信号包括显示信号和控制信号。

在本发明一种可选的实施方式中，时序控制器包括与源极驱动芯片连接的控制信号线，源极驱动芯片根据数据时钟信号是否受到干扰，调节控制信号线的电压值，时序控制器通过读取控制信号线的电压值，以确定数据时钟信号是否受到干扰。

具体的，获取所述控制信号线的电压值；当所述电压值大于预设电压时，确定所述数据时钟信号未受到干扰；当所述电压值小于或等于所述预设电压时，确定所述数据时钟信号受到干扰。

如图3和图4所示，BCC(Bi-direction Command Channel，双向命令通道)表示时序控制器中与源极驱动芯片连接的控制信号线，当源极驱动芯片确定数据时钟信号受到干扰时，将控制信号线BCC的电平拉低，使得控制信号线BCC处于unlock(未锁定)状态，当源极驱动芯片确定数据时钟信号未受到干扰，控制信号线BCC保持高电平，使得控制信号线处于lock(锁定)状态；时序控制器通过读取控制信号线BCC的电压值，当电压值大于预设电压时，确定数据时钟信号未受到噪声干扰，当电压值小于或等于预设电压时，确定数据时钟信号受到噪声干扰。其中，预设电压可根据实验测定。

此外，图3和图4中的P2P指的是时序控制器发送至源极驱动芯片的信号，Packet指的是携带有数据包的信号的具体类型，即时序控制器向源极驱动芯片发送的信号的类型，SD Out指的是源极驱动芯片输出的信号。

在B1期间，控制信号线BCC保持高电平，时序控制器向源极驱动芯片发送数据时钟信号，携带有数据包的信号为数据时钟信号，即Normal Data，此时，源极驱动芯片输出的信号为正常显示所需的信号，即Display信号；当数据时钟信号被源极驱动芯片未成功识别时，确定数据时钟信号受到干扰，源极驱动芯片将控制信号线BCC的电平拉低，时序控制器通过读取控制信号线BCC的电压值，当确定电压值小于或等于预设电压时，确定数据时钟信号受到噪声干扰。

步骤202，当受到干扰时，获取所述数据时钟信号中的第一部分信号；所述第一部分信号为受到干扰后，所述数据时钟信号中携带有前N个数据包的信号；所述N为大于1的正整数。

在本发明实施例中，当确定数据时钟信号受到噪声干扰时，获取数据时钟信号中的第一部分信号，第一部分信号为受到干扰后，数据时钟信号中携带有前N个数据包的信号，具体的，N为15至20中的任意一个正整数。

也就是说，当确定数据时钟信号受到噪声干扰时，对数据时钟信号进行拆分，具体的，是在受到干扰后，从携带有第N个数据包的信号与携带有第N+1数据包的信号处进行拆分，将携带有前N个数据包的信号确定为第一部分信号，将携带有第N+1至最后一个数据包的信号确定为剩余的数据时钟信号。

在实际应用中，数据时钟信号是以数据包的形式发送的，且每个数据包的大小相等。

步骤203，对所述第一部分信号进行幅值增加，得到第二部分信号，并将所述第二部分信号发送至源极驱动芯片。

在本发明实施例中，在得到数据时钟信号中的第一部分信号之后，对第一部分信号进行幅值增加，得到第二部分信号，将第二部分信号发送至源极驱动芯片。

对第一部分信号进行幅值增加，指的是对第一部分信号的上沿和下沿之间的距离增加，即增加第一部分信号的幅值，使得第一部分信号的电压值增大，得到具有更大电压值的第二部分信号，将第二部分信号发送至源极驱动芯片，由于第二部分信号的幅值较大，使得第二部分信号对应的眼图的眼高和眼宽较大，增大第二部分信号被源极驱动芯片重新识别的概率。

如图3和图4所示，当数据时钟信号受到噪声干扰(noise)时，进入B2期间，在B2期间，控制信号线BCC处于低电平，时序控制器向源极驱动芯片发送第二部分信号，携带有数据包的信号为第二部分信号，也就是对数据时钟信号中的第一部分信号进行幅值增加的信号，依旧为Normal Data，此时，源极驱动芯片输出的信号为正常显示所需的信号，即Display信号。

由图3和图4可以看出，B2期间的第二部分信号的幅值大于B1期间的数据时钟信号的幅值。

步骤204，当确定所述第二部分信号被所述源极驱动芯片识别时，继续向所述源极驱动芯片发送剩余的数据时钟信号。

在本发明实施例中，在将第二部分信号发送至源极驱动芯片之后，源极驱动芯片对第二部分信号进行识别，当数据时钟信号受到的噪声干扰不强时，第二部分信号的眼图质量得到极大改善，第二部分信号极易被源极驱动芯片识别，当第二部分信号被源极驱动芯片识别时，如图3所示，源极驱动芯片将控制信号线BCC的电平拉高，使得控制信号线BCC处于relock(重新锁定)状态，时序控制器通过读取控制信号线BCC的电压值，当确定电压值大于预设电压时，确定第二部分信号被源极驱动芯片识别，继续向源极驱动芯片发送剩余的数据时钟信号。

在数据时钟信号受到的噪声干扰后，不直接进入CDR模式，而是先对数据时钟信号中的第一部分信号进行幅值增加，即增大第一部分信号对应的眼图的眼高和眼宽，得到第二部分信号，当噪声干扰不强时，第二部分信号有较大概率被源极驱动芯片重新识别，使得控制信号线BCC处于unlock状态的时间大大缩短，此时，显示面板不会产生明显的显示异常，也不会被人眼察觉到。

当N为15至20中的任意一个正整数时，第二部分信号所携带的数量包的数量在显示时的时间小于一帧画面显示的时间，因此，源极驱动芯片识别到第二部分信号后，根据第二部分信号控制显示面板进行显示，其可能包含错误的数据，但是由于其显示时间极短，人眼几乎不会识别到极短时间内的错误数据。

步骤205，当确定所述第二部分信号未被所述源极驱动芯片识别时，向所述源极驱动芯片发送参考时钟信号，以使所述源极驱动芯片根据所述参考时钟信号生成恢复时钟信号。

在本发明实施例中，在将第二部分信号发送至源极驱动芯片之后，源极驱动芯片对第二部分信号进行识别，当数据时钟信号受到的噪声干扰过强时，即使第二部分信号的眼图质量得到极大改善，第二部分信号也不容易被源极驱动芯片识别，当第二部分信号未被源极驱动芯片识别时，如图4所示，控制信号线BCC继续保持低电平，时序控制器通过读取控制信号线BCC的电压值，当确定电压值小于或等于预设电压时，确定第二部分信号未被源极驱动芯片识别，此时，时序控制器向源极驱动芯片发送参考时钟信号，源极驱动芯片根据参考时钟信号生成恢复时钟信号。

如图4所示，当确定控制信号线BCC继续保持低电平时，进入CDR模式，即进入B5期间，此时，时序控制器不再向源极驱动芯片发送数据时钟信号，其发送的是参考时钟信号，即携带有数据包的信号为CDR所需的参考时钟信号，此时，源极驱动芯片输出的信号为Hi-Z(高阻抗)状态，显示面板不会正常显示。

需要说明的是，在B5期间，时序控制器向源极驱动芯片发送参考时钟信号可以是不增加幅值的信号，也可以是增加了幅值的信号。

参考时钟信号与未被干扰时数据时钟信号中的时钟信号之间没有相位差，即参考时钟信号是与未被干扰时数据时钟信号中的时钟信号的边沿对齐的信号，参考时钟信号的上升沿与未被干扰时数据时钟信号中的时钟信号的上升沿或下降沿对齐，参考时钟信号的下降沿与未被干扰时数据时钟信号中的时钟信号的上升沿或下降沿对齐，但是，参考时钟信号的频率远小于未被干扰时数据时钟信号中的时钟信号的频率。

具体的，在源极驱动芯片中设置CDR电路，该CDR电路实际上可以是锁相环，将参考时钟信号发送至锁相环中，输出得到恢复时钟信号。

其中，锁相环包括依次连接的鉴相器、滤波器和振荡器，鉴相器用来比较参考时钟信号与振荡器反馈回来的时钟信号之间的相位差，根据相位差产生一个电压，并输出至滤波器，滤波器对鉴相器输出的电压进行高频滤波，并将滤波后的电压输出至振荡器，滤波后的电压可控制振荡器输出得到恢复时钟信号，该恢复时钟信号的频率与未被干扰时数据时钟信号中的时钟信号的频率相等。

锁相环的作用是输出一个具有倍频的恢复时钟信号，恢复时钟信号的频率是参考时钟信号的频率的倍数，但是恢复时钟信号和参考时钟信号之间没有相位差，且由于参考时钟信号和未被干扰时数据时钟信号中的时钟信号之间没有相位差，则恢复时钟信号和未被干扰时数据时钟信号中的时钟信号之间没有相位差，并且，恢复时钟信号的频率与未被干扰时数据时钟信号中的时钟信号的频率相等，因此，恢复时钟信号与未被干扰时数据时钟信号中的时钟信号同步。

步骤206，当所述恢复时钟信号与未被干扰时所述数据时钟信号中的时钟信号同步时，向所述源极驱动芯片发送剩余的数据时钟信号，以使所述源极驱动芯片根据所述恢复时钟信号对所述剩余的数据时钟信号进行时钟恢复。

在本发明实施例中，当恢复时钟信号与未被干扰时数据时钟信号中的时钟信号同步时，如图4所示，源极驱动芯片将控制信号线BCC的电平拉高，使得控制信号线BCC处于relock状态，时序控制器读取控制信号线BCC的电压值，当确定电压值大于预设电压时，确定恢复时钟信号与未被干扰时数据时钟信号中的时钟信号同步，时序控制器向源极驱动芯片发送剩余的数据时钟信号，该剩余的数据时钟信号为受到噪声干扰的数据时钟信号，源极驱动芯片根据恢复时钟信号对剩余的数据时钟信号进行时钟恢复，使得受到干扰的数据时钟信号的波形恢复到正常形状。

因此，数据时钟信号在受到噪声干扰时，先进行幅值增加，使得受到噪声干扰不强的数据时钟信号可以被源极驱动芯片重新识别，若幅值增加后仍不能被源极驱动芯片重新识别，再进入CDR模式对受到噪声干扰过强的数据时钟信号进行时钟恢复，在出现噪声干扰时，在增大幅值的同时，并不直接进入CDR模式，而是延迟15至20packet的时间再进入CDR模式，使得本发明实施例的信号处理方法具有更强的容错机制。

在本发明实施例中，当数据时钟信号受到噪声干扰时，不直接进入CDR模式，而是先对数据时钟信号中的第一部分信号进行幅值增加，即增大第一部分信号对应的眼图的眼高和眼宽，得到第二部分信号，当噪声干扰不强时，第二部分信号有较大概率被源极驱动芯片重新识别，此时，显示面板不会产生明显的显示异常，也不会被人眼察觉到，从而提高显示效果，当噪声干扰过强时，幅值增加后仍不能被源极驱动芯片识别，再进入CDR模式以对数据时钟信号进行时钟恢复，相对于现有一旦发现噪声干扰即进入CDR模式，具有更强的容错机制。

实施例二

参照图5，示出了本发明实施例的一种信号处理方法的具体流程图，具体可以包括如下步骤：

步骤501，确定数据时钟信号是否受到干扰。

此步骤与上述实施例一中的步骤201原理类似，在此不再赘述。

步骤502，当受到干扰时，获取所述数据时钟信号中的第一部分信号；所述第一部分信号为受到干扰后，所述数据时钟信号中携带有前N个数据包的信号；所述N为大于1的正整数。

此步骤与上述实施例一中的步骤202原理类似，在此不再赘述。

步骤503，对所述第一部分信号进行幅值增加，得到第二部分信号，并将所述第二部分信号发送至源极驱动芯片。

此步骤与上述实施例一中的步骤203原理类似，在此不再赘述。

步骤504，当确定所述第二部分信号被所述源极驱动芯片识别时，对所述剩余的数据时钟信号中携带有前M个数据包的信号进行幅值增加，得到第三部分信号；M为大于1的正整数。

在本发明实施例中，当时序控制器确定第二部分信号被源极驱动芯片识别时，获取剩余的数据时钟信号，对剩余的时钟信号进行拆分，具体的，从携带有第M个数据包的信号与携带有第M+1个数据包的信号处进行拆分，对剩余的数据时钟信号中携带有前M个数据包的信号进行幅值增加，得到第三部分信号，而剩余的数据时钟信号中携带有第M+1至最后一个数据包的信号不做处理。

其中，M为大于1的正整数，例如，M可以为10、15、20、30等正整数。

步骤505，将所述第三部分信号和所述剩余的数据时钟信号中除所述第三部分信号外的信号发送至所述源极驱动芯片。

在本发明实施例中，在对剩余的数据时钟信号中携带有前M个数据包的信号进行幅值增加，得到第三部分信号之后，将第三部分信号和剩余的数据时钟信号中除第三部分信号外的信号，按照顺序依次发送至源极驱动芯片。

如图3所示，当第二部分信号被源极驱动芯片识别时，源极驱动芯片将控制信号线BCC的电平拉高，进入B3期间，在B3期间，依旧使得控制信号线BCC处于高电平，时序控制器向源极驱动芯片发送第三部分信号，携带有数据包的信号为第三部分信号，也就是对剩余的数据时钟信号中携带有前M个数据包的信号进行幅值增加的信号，依旧为Normal Data，此时，源极驱动芯片输出的信号为正常显示所需的信号，即Display信号。

在控制信号线BCC的电平被拉高后，不直接向源极驱动芯片发送不增加幅值的剩余的数据时钟信号，而是对其中的携带有前M个数据包的信号进行幅值增加，并将幅值增加后得到的第三部分信号发送至源极驱动芯片，使得第三部分信号对应的眼图的眼高和眼宽较大，增大第三部分信号被源极驱动芯片继续识别的概率，使得第三部分信号的抗干扰能力增强，提高源极驱动芯片识别信号的稳定性，避免在控制信号线BCC的电平被拉高后，直接向源极驱动芯片发送不增加幅值的剩余的数据时钟信号，导致不增加幅值的剩余的数据时钟信号又无法被源极驱动芯片识别，进而使得控制信号线BCC的电平又被拉低的场景。

在B3期间，时序控制器将第三部分信号发送至源极驱动芯片之后，进入B4期间，在B4期间，依旧使得控制信号线BCC处于高电平，时序控制器向源极驱动芯片发送剩余的数据时钟信号中除第三部分信号外的信号，携带有数据包的信号为剩余的数据时钟信号中除第三部分信号外的信号，依旧为Normal Data，此时，源极驱动芯片输出的信号为正常显示所需的信号，即Display信号。

步骤506，当确定所述第二部分信号未被所述源极驱动芯片识别时，生成初始时钟信号。

在本发明实施例中，当时序控制器确定第二部分信号未被源极驱动芯片识别时，生成初始时钟信号，该初始时钟信号实际上是不增加幅值的信号，其可直接由晶振输出。

步骤507，对所述初始时钟信号进行幅值增加，得到所述参考时钟信号。

在本发明实施例中，在生成初始时钟信号之后，对初始时钟信号进行幅值增加，得到参考时钟信号，此时，参考时钟信号为幅值增加后的信号。

由于参考时钟信号的幅值增大，则参考时钟信号的抗干扰能力增大，后续时序控制器向源极驱动芯片发送参考时钟信号后，源极驱动芯片根据参考时钟信号生成恢复时钟信号的时间缩短，使得控制信号线BCC处于unlock状态的时间缩短，则显示面板显示异常的时间也相应缩短。

步骤508，向所述源极驱动芯片发送参考时钟信号，以使所述源极驱动芯片根据所述参考时钟信号生成恢复时钟信号。

此步骤与上述实施例一中的步骤205原理类似，在此不再赘述。

步骤509，当所述恢复时钟信号与未被干扰时所述数据时钟信号中的时钟信号同步时，向所述源极驱动芯片发送准备信号，以提示所述源极驱动芯片接收所述剩余的数据时钟信号。

在本发明实施例中，当恢复时钟信号与未被干扰时数据时钟信号中的时钟信号同步时，如图4所示，源极驱动芯片将控制信号线BCC的电平拉高，时序控制器读取控制信号线BCC的电压值，确定控制信号线BCC处于高电平，接着，时序控制器向源极驱动芯片发送准备信号，该准备信号用来提示源极驱动芯片准备接收剩余的数据时钟信号。

如图4所示，当恢复时钟信号与未被干扰时数据时钟信号中的时钟信号同步时，源极驱动芯片将控制信号线BCC的电平拉高，进入B6期间，在B6期间，控制信号线BCC处于高电平，时序控制器向源极驱动芯片发送准备信号，即Set信号，携带有数据包的信号为准备信号，此时，源极驱动芯片输出的信号依旧为Hi-Z(高阻抗)状态，显示面板不会正常显示。

需要说明的是，准备信号也是幅值增加的信号，其可以提高信号的抗干扰能力，提高其被源极驱动芯片识别的概率。

步骤510，对所述剩余的数据时钟信号中携带有前K个数据包的信号进行幅值增加，得到第四部分信号；K为大于1的正整数。

在本发明实施例中，在向源极驱动芯片发送准备信号之后，对剩余的时钟信号进行拆分，具体的，从携带有第K个数据包的信号和第K+1个数据包的信号处进行拆分，对剩余的数据时钟信号中携带有前K个数据包的信号进行幅值增加，得到第四部分信号，而剩余的数据时钟信号中携带有第K+1至最后一个数据包的信号不做处理。

其中，K为大于1的正整数，例如，K可以为10、15、20、30等正整数。

步骤511，将所述第四部分信号和所述剩余的数据时钟信号中除所述第四部分信号外的信号发送至所述源极驱动芯片，以使所述源极驱动芯片根据所述恢复时钟信号对所述剩余的数据时钟信号进行时钟恢复。

在本发明实施例中，在对剩余的数据时钟信号中携带有前K个数据包的信号进行幅值增加，得到第四部分信号之后，将第四部分信号和剩余的数据时钟信号中除第四部分信号外的信号，按照顺序依次发送至源极驱动芯片，源极驱动芯片根据恢复时钟信号对第四部分信号和剩余的数据时钟信号中除第四部分信号外的信号进行时钟恢复，使得受到干扰的数据时钟信号的波形恢复到正常形状。

如图4所示，向源极驱动芯片发送准备信号之后，进入B7期间，在B7期间，依旧使得控制信号线BCC处于高电平，时序控制器向源极驱动芯片发送第四部分信号，携带有数据包的信号为第四部分信号，也就是对剩余的数据时钟信号中携带有前K个数据包的信号进行幅值增加的信号，其为Normal Data，此时，源极驱动芯片输出的信号为正常显示所需的信号，即Display信号。

在向源极驱动芯片发送准备信号之后，不直接向源极驱动芯片发送不增加幅值的剩余的数据时钟信号，而是对其中的携带有前K个数据包的信号进行幅值增加，并将幅值增加后得到的第四部分信号发送至源极驱动芯片，使得第四部分信号对应的眼图的眼高和眼宽较大，提高恢复时钟信号对第四部分信号进行时钟恢复的速度，使得第四部分信号可以快速地恢复到正常形状。

在B7期间，时序控制器将第四部分信号发送至源极驱动芯片之后，进入B4期间，在B4期间，依旧使得控制信号线BCC处于高电平，时序控制器向源极驱动芯片发送剩余的数据时钟信号中除第四部分信号外的信号，携带有数据包的信号为剩余的数据时钟信号中除第四部分信号外的信号，依旧为Normal Data，此时，源极驱动芯片输出的信号为正常显示所需的信号，即Display信号。

在本发明实施例中，当数据时钟信号受到噪声干扰时，不直接进入CDR模式，而是先对数据时钟信号中的第一部分信号进行幅值增加，即增大第一部分信号对应的眼图的眼高和眼宽，得到第二部分信号，当噪声干扰不强时，第二部分信号有较大概率被源极驱动芯片重新识别，此时，显示面板不会产生明显的显示异常，也不会被人眼察觉到，从而提高显示效果，当噪声干扰过强时，幅值增加后仍不能被源极驱动芯片识别，再进入CDR模式以对数据时钟信号进行时钟恢复，相对于现有一旦发现噪声干扰即进入CDR模式，具有更强的容错机制；并且，由于参考时钟信号的幅值增大，源极驱动芯片在根据参考时钟信号生成恢复时钟信号的时间缩短，使得显示面板显示异常的时间缩短，提高显示面板的显示效果。

实施例三

图6示出了本发明实施例的一种时序控制器的结构框图。

本发明实施例的时序控制器600，包括：

干扰确定模块601，被配置为确定数据时钟信号是否受到干扰；

第一部分信号获取模块602，被配置为当受到干扰时，获取所述数据时钟信号中的第一部分信号；所述第一部分信号为受到干扰后，所述数据时钟信号中携带有前N个数据包的信号；所述N为大于1的正整数；

第二部分信号生成模块603，被配置为对所述第一部分信号进行幅值增加，得到第二部分信号，并将所述第二部分信号发送至源极驱动芯片；

第一数据时钟信号发送模块604，被配置为当确定所述第二部分信号被所述源极驱动芯片识别时，继续向所述源极驱动芯片发送剩余的数据时钟信号；

参考时钟信号发送模块605，被配置为当确定所述第二部分信号未被所述源极驱动芯片识别时，向所述源极驱动芯片发送参考时钟信号，以使所述源极驱动芯片根据所述参考时钟信号生成恢复时钟信号；

第二数据时钟信号发送模块606，被配置为当所述恢复时钟信号与未被干扰时所述数据时钟信号中的时钟信号同步时，向所述源极驱动芯片发送剩余的数据时钟信号，以使所述源极驱动芯片根据所述恢复时钟信号对所述剩余的数据时钟信号进行时钟恢复。

参照图7，示出了本发明实施例的一种时序控制器的具体结构框图。

在图6的基础上，可选的，所述时序控制器包括与所述源极驱动芯片连接的控制信号线；

所述干扰确定模块601，包括：

电压值获取子模块，被配置为获取所述控制信号线的电压值；

第一干扰确定子模块，被配置为当所述电压值大于预设电压时，确定所述数据时钟信号未受到干扰；

第二干扰确定子模块，被配置为当所述电压值小于或等于所述预设电压时，确定所述数据时钟信号受到干扰。

可选的，所述第一数据时钟信号发送模块604，包括：

第一幅值增加子模块6041，被配置为当确定所述第二部分信号被所述源极驱动芯片识别时，对所述剩余的数据时钟信号中携带有前M个数据包的信号进行幅值增加，得到第三部分信号；M为大于1的正整数；

第一信号发送子模块6042，被配置为将所述第三部分信号和所述剩余的数据时钟信号中除所述第三部分信号外的信号发送至所述源极驱动芯片。

可选的，所述第二数据时钟信号发送模块606，包括：

准备信号发送子模块6061，被配置为当所述恢复时钟信号与未被干扰时所述数据时钟信号中的时钟信号同步时，向所述源极驱动芯片发送准备信号，以提示所述源极驱动芯片接收所述剩余的数据时钟信号；

第二幅值增加子模块6062，被配置为对所述剩余的数据时钟信号中携带有前K个数据包的信号进行幅值增加，得到第四部分信号；K为大于1的正整数；

第二信号发送子模块6063，被配置为将所述第四部分信号和所述剩余的数据时钟信号中除所述第四部分信号外的信号发送至所述源极驱动芯片。

可选的，所述时序控制器600还包括：

初始时钟信号生成模块607，被配置为生成初始时钟信号；

参考时钟信号生成模块608，被配置为对所述初始时钟信号进行幅值增加，得到所述参考时钟信号。

可选的，所述N为15至20中的任意一个正整数。

在本发明实施例中，当数据时钟信号受到噪声干扰时，不直接进入CDR模式，而是先对数据时钟信号中的第一部分信号进行幅值增加，即增大第一部分信号对应的眼图的眼高和眼宽，得到第二部分信号，当噪声干扰不强时，第二部分信号有较大概率被源极驱动芯片重新识别，此时，显示面板不会产生明显的显示异常，也不会被人眼察觉到，从而提高显示效果，当噪声干扰过强时，幅值增加后仍不能被源极驱动芯片识别，再进入CDR模式以对数据时钟信号进行时钟恢复，相对于现有一旦发现噪声干扰即进入CDR模式，具有更强的容错机制。

对于装置实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

实施例四

本发明实施例还提供了一种显示装置，包括显示面板、源极驱动芯片以及上述的时序控制器；其中，源极驱动芯片分别与时序控制器和显示面板连接。

其中，时序控制器将数据时钟信号发送至源极驱动芯片，源极驱动芯片读取数据时钟信号，以根据读取到的数据控制显示面板进行显示。

关于时序控制器的具体描述可以参照实施例一至实施例三的描述，本发明实施例对此不再赘述。

在实际应用中，显示装置可以为：手机、平板电脑、显示器、笔记本电脑、导航仪等任何具有显示功能的产品或部件。

在本发明实施例中，当数据时钟信号受到噪声干扰时，不直接进入CDR模式，而是先对数据时钟信号中的第一部分信号进行幅值增加，即增大第一部分信号对应的眼图的眼高和眼宽，得到第二部分信号，当噪声干扰不强时，第二部分信号有较大概率被源极驱动芯片重新识别，此时，显示面板不会产生明显的显示异常，也不会被人眼察觉到，从而提高显示装置的显示效果，当噪声干扰过强时，幅值增加后仍不能被源极驱动芯片识别，再进入CDR模式以对数据时钟信号进行时钟恢复，相对于现有一旦发现噪声干扰即进入CDR模式，具有更强的容错机制。

对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本发明所必须的。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。

以上对本发明所提供的一种信号处理方法、时序控制器及显示装置，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种信号处理方法，其特征在于，应用于时序控制器中，所述方法包括：

确定数据时钟信号是否受到干扰；

当受到干扰时，获取所述数据时钟信号中的第一部分信号；所述第一部分信号为受到干扰后，所述数据时钟信号中携带有前N个数据包的信号；所述N为大于1的正整数；

对所述第一部分信号进行幅值增加，得到第二部分信号，并将所述第二部分信号发送至源极驱动芯片；

当确定所述第二部分信号被所述源极驱动芯片识别时，继续向所述源极驱动芯片发送剩余的数据时钟信号；

当确定所述第二部分信号未被所述源极驱动芯片识别时，向所述源极驱动芯片发送参考时钟信号，以使所述源极驱动芯片根据所述参考时钟信号生成恢复时钟信号；

当所述恢复时钟信号与未被干扰时所述数据时钟信号中的时钟信号同步时，向所述源极驱动芯片发送剩余的数据时钟信号，以使所述源极驱动芯片根据所述恢复时钟信号对所述剩余的数据时钟信号进行时钟恢复。

2.根据权利要求1所述的方法，其特征在于，所述时序控制器包括与所述源极驱动芯片连接的控制信号线；

所述确定数据时钟信号是否受到干扰的步骤，包括：

获取所述控制信号线的电压值；

当所述电压值大于预设电压时，确定所述数据时钟信号未受到干扰；

当所述电压值小于或等于所述预设电压时，确定所述数据时钟信号受到干扰。

3.根据权利要求1所述的方法，其特征在于，所述当确定所述第二部分信号被所述源极驱动芯片识别时，继续向所述源极驱动芯片发送剩余的数据时钟信号的步骤，包括：

当确定所述第二部分信号被所述源极驱动芯片识别时，对所述剩余的数据时钟信号中携带有前M个数据包的信号进行幅值增加，得到第三部分信号；M为大于1的正整数；

将所述第三部分信号和所述剩余的数据时钟信号中除所述第三部分信号外的信号发送至所述源极驱动芯片。

4.根据权利要求1所述的方法，其特征在于，所述当所述恢复时钟信号与未被干扰时所述数据时钟信号中的时钟信号同步时，向所述源极驱动芯片发送剩余的数据时钟信号的步骤，包括：

当所述恢复时钟信号与未被干扰时所述数据时钟信号中的时钟信号同步时，向所述源极驱动芯片发送准备信号，以提示所述源极驱动芯片接收所述剩余的数据时钟信号；

对所述剩余的数据时钟信号中携带有前K个数据包的信号进行幅值增加，得到第四部分信号；K为大于1的正整数；

将所述第四部分信号和所述剩余的数据时钟信号中除所述第四部分信号外的信号发送至所述源极驱动芯片。

5.根据权利要求1所述的方法，其特征在于，在所述向所述源极驱动芯片发送参考时钟信号的步骤之前，还包括：

生成初始时钟信号；

对所述初始时钟信号进行幅值增加，得到所述参考时钟信号。

6.根据权利要求1至5中任一项所述的方法，其特征在于，所述N为15至20中的任意一个正整数。

7.一种时序控制器，其特征在于，包括：

干扰确定模块，被配置为确定数据时钟信号是否受到干扰；

第一部分信号获取模块，被配置为当受到干扰时，获取所述数据时钟信号中的第一部分信号；所述第一部分信号为受到干扰后，所述数据时钟信号中携带有前N个数据包的信号；所述N为大于1的正整数；

第二部分信号生成模块，被配置为对所述第一部分信号进行幅值增加，得到第二部分信号，并将所述第二部分信号发送至源极驱动芯片；

第一数据时钟信号发送模块，被配置为当确定所述第二部分信号被所述源极驱动芯片识别时，继续向所述源极驱动芯片发送剩余的数据时钟信号；

参考时钟信号发送模块，被配置为当确定所述第二部分信号未被所述源极驱动芯片识别时，向所述源极驱动芯片发送参考时钟信号，以使所述源极驱动芯片根据所述参考时钟信号生成恢复时钟信号；

第二数据时钟信号发送模块，被配置为当所述恢复时钟信号与未被干扰时所述数据时钟信号中的时钟信号同步时，向所述源极驱动芯片发送剩余的数据时钟信号，以使所述源极驱动芯片根据所述恢复时钟信号对所述剩余的数据时钟信号进行时钟恢复。

8.根据权利要求7所述的时序控制器，其特征在于，所述时序控制器包括与所述源极驱动芯片连接的控制信号线；

所述干扰确定模块，包括：

电压值获取子模块，被配置为获取所述控制信号线的电压值；

第一干扰确定子模块，被配置为当所述电压值大于预设电压时，确定所述数据时钟信号未受到干扰；

第二干扰确定子模块，被配置为当所述电压值小于或等于所述预设电压时，确定所述数据时钟信号受到干扰。

9.根据权利要求7所述的时序控制器，其特征在于，所述第一数据时钟信号发送模块，包括：

第一幅值增加子模块，被配置为当确定所述第二部分信号被所述源极驱动芯片识别时，对所述剩余的数据时钟信号中携带有前M个数据包的信号进行幅值增加，得到第三部分信号；M为大于1的正整数；

第一信号发送子模块，被配置为将所述第三部分信号和所述剩余的数据时钟信号中除所述第三部分信号外的信号发送至所述源极驱动芯片。

10.一种显示装置，其特征在于，包括显示面板、源极驱动芯片以及如权利要求7至9中任一项所述的时序控制器；

其中，所述源极驱动芯片分别与所述时序控制器和所述显示面板连接。

Images