CN110097846A - 驱动电路、时序控制器与其抗干扰方法 - Google Patents

驱动电路、时序控制器与其抗干扰方法 Download PDF

Info

Publication number
CN110097846A
CN110097846A CN201910092048.2A CN201910092048A CN110097846A CN 110097846 A CN110097846 A CN 110097846A CN 201910092048 A CN201910092048 A CN 201910092048A CN 110097846 A CN110097846 A CN 110097846A
Authority
CN
China
Prior art keywords
signal
source electrode
circuit
sequence controller
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910092048.2A
Other languages
English (en)
Other versions
CN110097846B (zh
Inventor
胡仁杰
徐锦鸿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Novatek Microelectronics Corp
Original Assignee
Novatek Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatek Microelectronics Corp filed Critical Novatek Microelectronics Corp
Priority to CN202210517302.0A priority Critical patent/CN114743488A/zh
Priority to CN202210517305.4A priority patent/CN114743489A/zh
Publication of CN110097846A publication Critical patent/CN110097846A/zh
Application granted granted Critical
Publication of CN110097846B publication Critical patent/CN110097846B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Noise Elimination (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

一种驱动电路、时序控制器与其抗干扰方法。驱动电路包括源极驱动器。源极驱动器被配置为受控于时序控制器。当时序控制器与源极驱动器的其中至少一者侦测到干扰事件发生时，源极驱动器被配置为调整源极驱动器的源极驱动电路的操作频率与一接收带宽的其中至少一者。

Description

驱动电路、时序控制器与其抗干扰方法
技术领域
本发明有关于一种显示装置，且特别是有关于用于驱动显示面板的一种驱动电路、时序控制器与其抗干扰方法。
背景技术
当移动电话(或是其他射频装置)靠近显示装置时，射频噪声(RF noise)可能会造成显示装置的显示画面出现异常。发生异常的原因之一是，移动电话的射频噪声可能会干扰了时序控制器与源极驱动电路之间的数据信号的传输。
图1是说明移动电话110靠近显示装置120的情境示意图。时序控制器121经由传输线将数据信号传输给源极驱动电路122，而源极驱动电路122依照数据信号来驱动显示面板以显示图像。当移动电话110靠近显示装置120时，移动电话110的射频噪声111可能会干扰了时序控制器121与源极驱动电路122之间的数据信号的传输。当在数据信号中的射频噪声的能量足够大时，源极驱动电路122可能无法正确锁存数据信号。
图2是说明图1所示源极驱动电路122所接收到的信号遭受射频噪声干扰的情境示意图。图2是横轴表示时间。图2所示Rx表示源极驱动电路122所接收到的数据信号，而CDR_CLK表示在源极驱动电路122内部的时钟数据回复(clock data recovery，简称CDR)电路的时钟信号。如同图2左半部所示，在射频噪声111尚未发生时，源极驱动电路122内部的CDR电路可以正确锁定(lock)数据信号Rx，亦即数据信号Rx的相位可以符合时钟信号CDR_CLK的相位。在射频噪声111发生时，射频噪声111会干扰数据信号Rx，致使数据信号Rx的相位不符合时钟信号CDR_CLK的相位。亦即，源极驱动电路122内部的CDR电路可能对数据信号脱锁(loss of lock)。当源极驱动电路122无法正确锁定数据信号Rx时，显示装置120的显示面板当然无法显示正确图像。
须注意的是，「背景技术」段落的内容是用来帮助了解本发明。在「背景技术」段落所公开的部分内容(或全部内容)可能不是所属技术领域中的普通技术人员所知道的公知技术。在「背景技术」段落所公开的内容，不代表该内容在本发明申请前已被所属技术领域中的普通技术人员所知悉。
发明内容
本发明提供一种驱动电路、时序控制器与其抗干扰方法，以自我判定输入信号是否发生干扰事件，进而依照判定结果来决定是否动态调整源极驱动电路与/或时序控制电路的操作频率。
本发明的一实施例提供一种驱动电路，用于驱动显示面板。所述驱动电路包括源极驱动器。源极驱动器被配置为受控于时序控制器。当时序控制器与源极驱动器的其中至少一者侦测到干扰事件发生时，源极驱动器被配置为调整源极驱动器的源极驱动电路的操作频率与接收带宽的其中至少一者。
本发明的一实施例提供一种时序控制器。所述时序控制器包括时序控制电路。时序控制电路被配置为提供输入信号以控制源极驱动器。当时序控制电路与源极驱动器的其中至少一者侦测到干扰事件发生于该输入信号时，时序控制电路被配置为将数据信号或时钟信号的频率从正常操作频率调整为至少一抗干扰频率。其中，时序控制电路还被配置为向源极驱动器提供数据信号与时钟信号中的至少一者。
本发明的一实施例提供一种驱动电路的抗干扰方法。所述驱动电路包括源极驱动器与时序控制器中的至少一者。所述抗干扰方法包括：当时序控制器和源极驱动器其中至少一者检测到干扰事件发生时，由源极驱动器调整源极驱动器的源极驱动电路的操作频率与一接收带宽的其中至少一者。
基于上述，基于本发明诸实施例所述驱动电路、时序控制器与其抗干扰方法，时序控制器与源极驱动器的其中至少一者可以判定输入信号是否发生干扰事件。当干扰事件发生时，源极驱动器与/或时序控制器的操作频率可以被动态调整。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是说明移动电话靠近显示装置的情境示意图。
图2是说明图1所示源极驱动电路所接收到的信号遭受射频噪声干扰的情境示意图。
图3是依照本发明的一实施例所绘示的一种显示装置的电路方块(circuitblock)示意图。
图4是依照本发明的一实施例所绘示的一种驱动电路的抗干扰方法的流程示意图。
图5是依照本发明的一实施例所绘示发生了干扰事件的信号时序示意图。
图6是依照本发明的一实施例说明时序控制器的电路方块示意图。
图7是根据本发明再一实施例说明时序控制器的电路方块示意图。
图8是根据本发明又一实施例说明时序控制器的电路方块示意图。
图9是依照本发明的另一实施例所绘示的一种驱动电路的抗干扰方法的流程示意图。
图10是依照本发明的一实施例所绘示的一种源极驱动电路的电路方块示意图。
图11是依照本发明的又一实施例所绘示的一种驱动电路的抗干扰方法的流程示意图。
图12是依照本发明的另一实施例所绘示的一种源极驱动电路的电路方块示意图。
图13是依照本发明的更一实施例所绘示的一种驱动电路的抗干扰方法的流程示意图。
图14是依照本发明的一实施例说明图12所示接收电路的带宽的信号时序示意图。
图15是依照本发明的一实施例说明图12所示接收电路的带宽的信号时序示意图。
图16是依照本发明的一实施例说明在接收电路中的锁相回路(PLL)电路的电路方块示意图。
符号说明
110：移动电话
111：射频噪声
120：显示装置
121：时序控制器
122：源极驱动电路
300：显示装置
310：时序控制器
311：时序控制电路
312：干扰检测电路
313：PLL电路
320：驱动电路
321、322、323、324：源极驱动器
330：显示面板
700：源极驱动电路
710：滤波器电路
720：接收电路
801：源极驱动电路
802：干扰检测电路
900：源极驱动电路
1700：PLL电路
1710：相位检测器
1720：回路滤波器
1730：压控振荡器
B1、B2、B3、B4、BN：频带
BW：带宽
C：电容
CDR_CLK：时钟信号
CLK：系统时钟
CT：时钟训练数据串
ECC：误码数量
FB：反馈信号
Freq1、Freq2：频率值
R1、R2：电阻
Rx：数据信号
S410、S420、S430、S440、S450、S620、S650、S820、S850、S1020、S1050：步骤
SCK：时钟信号
SD：检测信号
Sdata：数据信号
VCM：共模电位
Vth：高门槛
Vtl：低门槛
具体实施方式
在本案说明书全文(包括权利要求书)中所使用的「耦接(或连接)」一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置耦接(或连接)于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以通过其他装置或某种连接手段而间接地连接至该第二装置。本案说明书全文(包括权利要求书)中提及的「第一」、「第二」等用语是用以命名元件(element)的名称，或区别不同实施例或范围，而并非用来限制元件数量的上限或下限，亦非用来限制元件的次序。另外，凡可能之处，在附图及实施方式中使用相同标号的元件/构件/步骤代表相同或类似部分。不同实施例中使用相同标号或使用相同用语的元件/构件/步骤可以相互参照相关说明。
图3是依照本发明的一实施例所绘示的一种显示装置300的电路方块(circuitblock)示意图。显示装置300包括驱动电路与显示面板330。本实施例并不限制显示面板330的实施方式。依照设计需求，举例来说，显示面板330可以是已知的显示面板或是其他的显示面板。显示装置300可以包括一个或多个集成电路，例如图3所示时序控制器310与驱动电路320的其中至少一者。在一些实施例中，时序控制器310可以基于设计要求封装在驱动电路320中。驱动电路320可以包括一个或多个源极驱动器。图3绘示了4个源极驱动器321、322、323与324，无论如何，源极驱动器的数量是依照设计需求来决定的。源极驱动器321～324被配置为受控于时序控制器310。时序控制器310被配置为经由传输线(例如印刷电路板的导线)将数据信号传输给源极驱动器321～324。源极驱动器321～324包括各自的源极驱动电路，源极驱动电路依照数据信号来驱动显示面板330以显示图像。
当干扰事件(例如图1与图2所示干扰情境)没有发生时，时序控制器310与源极驱动器321～324的操作频率可以被维持于正常操作频率。每个源极驱动器321～324中的源极驱动电路的操作频率可以由指示信号来指示，指示信号是源极驱动电路从时序控制器310的时序控制电路所接收的。具体地，指示信号可以包括时钟信号或数据信号。源极驱动器可以使用时钟信号或数据信号来产生用来控制每个源极驱动器321～324中的源极驱动电路的操作频率的时钟信号。更具体地，在诸如mini-LVDS接口的一些接口中，时序控制器310可以被配置为将时钟信号发送到源极驱动器321～324，然后源极驱动器321～324使用此时钟信号来控制在源极驱动器321～324中的源极驱动电路的操作频率。换句话说，时钟信号的频率可以是源极驱动器的操作频率。在一些其它实施例中，例如点对点(P2P)接口，时序控制器被配置为发送数据信号，例如以11111110000000的格式，然后由源极驱动器接收和使用该数据信号，以产生能够控制源极驱动器321～324中的源极驱动电路的工作频率的时钟信号。换句话说，数据信号的频率可以是源极驱动器的操作频率。
所述正常操作频率可以依照设计需求来决定。当干扰事件(例如图1与图2所示干扰情境)发生时，射频噪声可能会干扰了时序控制器310与源极驱动器321～324之间的数据信号的传输。时序控制器310或源极驱动器321至324的一个的其中至少一者可以被配置为检测干扰事件是否发生。在一些实施例中，当时序控制器310或源极驱动器321～324的其中任一者侦测到干扰事件发生时，源极驱动器321～324可以将源极驱动器321～324的操作频率从正常操作频率调整为至少一个抗干扰频率。进一步来说，时序控制器310可以调整指示信号(亦即数据信号或时钟信号)的频率，然后源极驱动器321～324可以根据接收的输入信号将其源驱动电路的操作频率调整至至少一个抗干扰频率。总之，当干扰事件消失时，源极驱动器321～324的操作频率可以从所述至少一个抗干扰频率调整到所述正常操作频率。
举例来说，在一些实施例中，时序控制器310可以侦测干扰事件有无发生。当时序控制器310侦测到干扰事件发生时，时序控制器310可以发出指示信号给源极驱动器321～324。此指示信号可以指示时序控制器310是否检测到干扰事件发生。再者(或者)，指示信号可以指示至少一个抗干扰频率中的一个。指示信号可以是数据信号或时钟信号。源极驱动器321～324可以从时序控制器310接收所述指示信号，并且基于从正常操作频率到至少一个抗干扰频率之一的指示信号来调整源极驱动电路的操作频率。
在另一些实施例中，源极驱动器321～324可以从时序控制器310接收输入信号(例如数据信号)。源极驱动器321～324可以检测此输入信号是否发生干扰事件。当源极驱动器(例如源极驱动器321～324其中一个)侦测到干扰事件发生时，此源极驱动器可以通知时序控制器310。被源极驱动器通知发生干扰事件的时序控制器310可以向源极驱动器321～324发送指示信号。指示信号可以指示时序控制器310是否检测到干扰事件发生。再者(或者)，指示信号可以指示至少一个抗干扰频率中的一个。指示信号可以是数据信号或时钟信号。源极驱动器321～324可以从时序控制器310接收指示信号，并且基于从正常操作频率到至少一个抗干扰频率之一的指示信号来调整源极驱动电路的操作频率。
在一些实施例中，源极驱动器321～324可以侦测干扰事件有无发生。当源极驱动器321～324侦测到发生干扰事件时，产生反馈信号给时序控制器310。其中，所述反馈信号被提供给时序控制器310，然后时序控制器310可以提供指示信号给源极驱动器，以调整源极驱动器321～324的操作频率。依照设计需求，所述反馈信号可以是硬件接脚信号或是其他类型的信号。举例来说(但不限于此)，当所述反馈信号为逻辑高信号时，所述反馈信号可以指示「发生干扰事件」；以及当所述反馈信号为逻辑低信号时，所述反馈信号可以指示「没发生干扰事件」。或者，所述反馈信号可以是差分信号。当所述反馈信号为第一逻辑状态时，所述反馈信号可以指示「发生干扰事件」；以及当所述反馈信号为第二逻辑状态时，所述反馈信号可以指示「没发生干扰事件」。或者，所述反馈信号可以是具有第一端信号和第二端信号的差分信号。当第一端信号和第二端信号互反(mutually inverted)时，亦即第一端信号和第二端信号互为反相，所述反馈信号可以表示「没发生干扰事件」；以及当第一端信号和第二端信号彼此同相(in phase)时，所述反馈信号可以表示「发生干扰事件」。
在另一些实施例中，源极驱动器321～324可以从时序控制器310接收输入信号(例如数据信号)。时序控制器310可以检测此输入信号是否发生干扰事件。当时序控制器310侦测到干扰事件发生时，时序控制器310可以向源极驱动器提供指示信号，以调整源极驱动器321～324的操作频率。
图4是依照本发明的一实施例所绘示的一种驱动电路的抗干扰方法的流程示意图。请参照图3与图4。在时序控制器310与源极驱动器321～324上电(power on)后，时序控制器310与源极驱动器321～324进入时钟训练(clock training)模式(步骤S410)。于时钟训练模式中，时序控制器310的时序控制电路将时钟训练数据串作为数据信号传送给源极驱动器321～324。本实施例并不限制时钟训练模式中的操作细节。举例来说，时钟训练模式的操作细节可以是已知的时钟训练操作或是其他操作。此时，在源极驱动器321～324内部的时钟数据回复(clock data recovery，简称CDR)电路(未绘示)可以对时序控制器310所提供的时钟训练数据串进行锁频操作以及/或是锁相操作。
在时钟训练模式结束后，源极驱动器321～324的CDR电路可以正确锁定时序控制器310的时序控制电路所提供的时钟训练数据串，因此时序控制器310与源极驱动器321～324进入正常模式(步骤S420)。于正常模式中，源极驱动器321～324的操作频率被设定为正常操作频率。所述正常操作频率可以依照设计需求来决定。
源极驱动器321～324内部的CDR电路可能对数据信号脱锁(loss of lock)。当CDR电路对数据信号脱锁时(步骤S430判断为「是」)，正常模式为结束而回到时钟训练模式(步骤S410)。当CDR电路对数据信号没有脱锁时(步骤S430判断为「否」)，时序控制器310与源极驱动器321～324保持于正常模式中，并且时序控制器310与源极驱动器321～324的其中至少一者可以侦测干扰事件有无发生(步骤S440)。当干扰事件没有发生时(步骤S440判断为「否」)，再一次进行步骤S420与步骤S430。亦即，时序控制器310的时序控制电路以正常操作频率传送数据信号给源极驱动器321～324的源极驱动电路。
图5是依照本发明的一实施例所绘示发生了干扰事件的信号时序示意图。请参照图3与图5。时序控制器310以正常操作频率传送数据信号Sdata给源极驱动器321～324。在活性(active)期间，时序控制器310将RGB数据(子像素数据，作为数据信号Sdata)与控制命令而传送给源极驱动器321～324。在垂直消隐期间(Vertical blanking period)，时序控制器310将时钟训练数据串CT作为数据信号Sdata而传送给源极驱动器321～324，以便进行时钟训练。
当干扰事件(例如图1与图2所示干扰情境)发生时，射频噪声可能会干扰了时序控制器310与源极驱动器321～324之间的数据信号Sdata的传输，致使数据信号Sdata的共模电压(Common mode voltage)的共模电位VCM发生变化，亦即共模电压产生了波纹(ripple)。时序控制器310与源极驱动器321～324的其中至少一者可以侦测数据信号Sdata的共模电位VCM。本实施例可以依照设计需求来设定高门槛Vth与低门槛Vtl。当共模电位VCM大于高门槛Vth以及/或是小于低门槛Vtl时，时序控制器310(或源极驱动器321～324)可以判定「发生了干扰事件」(步骤S440判断为「是」)。反之，当共模电位VCM不大于高门槛Vth以及不小于低门槛Vtl时，时序控制器310(或源极驱动器321～324)可以判定「没有发生干扰事件」(步骤S440判断为「否」)。
举例来说，源极驱动器321～324可以侦测从时序控制器310发送到源极驱动器321～324的数据信号Sdata(输入信号)的共模电位VCM。根据此共模电位，源极驱动器321～324可以判断干扰事件有无发生，并且将与干扰事件有关的反馈信号反馈给时序控制器310。
无论如何，步骤S440的判断方式不应受限于上述实施范例。举例来说，在另一些实施例中，源极驱动器321～324可以根据至少一个操作参数来处理从时序控制器310发送到源极驱动器321～324的数据信号Sdata(输入信号)，以产生输出数据。源极驱动器321～324可以检测所述输出数据的误码数量。源极驱动器321～324可以依照所述误码数量来判断干扰事件有无发生。例如，当所述误码数量大于某一个门槛值(依设计需求来决定)时，源极驱动器321～324可以判断干扰事件为发生。源极驱动器321～324可以将干扰事件相关的反馈信号反馈给时序控制器310。
请参照图4。当发生了干扰事件时(步骤S440判断为「是」)，源极驱动电路321～324的操作频率可以从正常操作频率调整为至少一个抗干扰频率(步骤S450)。举例来说，在干扰事件的噪声频率大于数据信号Sdata的频率的情况下，源极驱动器321～324的操作频率可以被调小，以减少噪声对数据信号Sdata的影响。在干扰事件的噪声频率小于数据信号Sdata的频率的情况下，源极驱动器321～324的操作频率可以被调大，以减少噪声对数据信号Sdata的影响。
在源极驱动器321～324可以将与干扰事件有关的反馈信号提供给时序控制器310的实施例中，当此反馈信号表示干扰事件发生在第一垂直消隐期间时，时序控制器310在步骤S450中可以提供指示信号(数据信号或时钟信号)给源极驱动器321～324，用以将源极驱动器321～324的操作频率从正常工作频率调整到第一抗干扰频率，以减少噪声对数据信号Sdata的影响。步骤S450完成后，此处理再次回到步骤S440。当此反馈信号表示干扰事件发生在第一垂直消隐期间之后的第二垂直消隐期间时(步骤S440再一次判断为「是」)，时序控制器310可以提供指示信号(数据信号或时钟信号)给源极驱动器321～324，以将源极驱动器321～324的操作频率从第一抗干扰频率调整到第二抗干扰频率，以减少噪声对数据信号Sdata的影响。
步骤S450完成后，此处理再次回到步骤S440。当反馈信号指示在第一垂直消隐期间之后的第二垂直消隐期间中已经没有发生干扰事件时(步骤S440判断为「否」)，时序控制器310可以提供指示信号(数据信号或时钟信号)给源极驱动器321～324，以将源极驱动器321～324的操作频率从第一抗干扰频率调整为正常工作频率(步骤S420)。
再举例来说，在另一些实施例中，时序控制器310于步骤S440中可以侦测从时序控制器310发送到源极驱动器321～324的数据信号Sdata(输入信号)的共模电位VCM。根据此共模电位，时序控制器310可以判断干扰事件有无发生。当共模电位VCM大于高门槛Vth或小于低门槛Vtl时，时序控制电路判断干扰事件为发生。当干扰事件发生于数据信号Sdata(输入信号)时，在干扰事件的噪声频率大于数据信号Sdata的频率的情况下，时序控制器310可以调小数据信号Sdata的频率。当干扰事件发生于数据信号Sdata(输入信号)时，在干扰事件的噪声频率小于数据信号Sdata的频率的情况下，时序控制器310可以调大数据信号Sdata的频率。时序控制器310可以将数据信号Sdata作为指示信号而提供给源极驱动器321～324，然后源极驱动器321～324可以基于数据信号Sdata产生具有数据信号Sdata的频率的时钟信号。因此，源极驱动器321～324可以操作在从正常操作频率调整的第一抗干扰频率。
步骤S450完成后再次回到步骤S440。当时序控制器310判断已经没有发生干扰事件时(步骤S440判断为「否」)，时序控制器310可以将数据信号Sdata作为指示信号而提供给源极驱动器321～324，然后源极驱动器321～324可以基于数据信号Sdata产生具有数据信号Sdata的频率的时钟信号。因此，源极驱动器321～324可以操作在从第一抗干扰频率调整的正常工作频率(步骤S420)。
图6是依照本发明的一实施例说明时序控制器310的电路方块示意图。图3所示时序控制器310可以参照图6所示时序控制器310的相关说明。图6所示时序控制器310包括时序控制电路311和干扰检测电路312。在诸如点对点(Point to Point,P2P)接口等的一些接口(interface)中，时序控制电路311可以耦接到源极驱动器321～324以提供数据信号Sdata。在诸如mini-LVDS的一些其他接口中，时序控制电路311还可以提供时钟信号SCK。干扰检测电路312被配置为检测是否发生干扰事件，并且产生指示干扰事件是否发生的检测信号SD。时序控制电路311可以包括(或耦接到)锁相回路(phase locked loop,PLL)电路。PLL电路可以耦接到干扰检测电路312，以接收检测信号SD。PLL电路可以根据检测信号SD调整数据信号(或时钟信号)的频率。时序控制电路311还可以被配置为控制传送(TX)电路。TX电路可以被配置为将数据信号(或时钟信号)提供给源极驱动器321～324，其中数据信号(或时钟信号)可以作为用于调整源极驱动器321～324的操作频率的指示信号。
进一步来说，干扰检测电路312被配置为检测从时序控制电路311发送到源极驱动器321～324的源极驱动电路的输入信号(例如数据信号Sdata)。干扰检测电路312可以被配置为根据输入信号(例如数据信号Sdata)来决定是否发生干扰事件。在一个实施例中，干扰检测电路312被配置为检测输入信号(例如，数据信号Sdata)的共模电位，并根据共模电位来判断干扰事件有无发生。
需注意的是，尽管干扰检测电路312被示出为耦接到PLL电路以向PLL电路提供检测信号SD，但是本公开不限于此。例如，干扰检测电路312可以被配置为将检测信号SD提供给时序控制电路311，然后时序控制电路311根据检测信号SD指示的检测结果去控制PLL电路产生数据信号Sdata或时钟信号SCK。此外，在相同或替代实施例中，时序控制电路311、PLL电路和干扰检测电路312可以被(部分或全部)分离或集成。
图7是依照本发明的另一实施例说明时序控制器310和源极驱动器的电路方块示意图。图3所示时序控制器310可以参照图7所示时序控制器310的相关说明。图7所示时序控制器310包括时序控制电路311，其可以包括(或耦接到)PLL电路313。例如，时序控制电路311的输出端耦接到PLL电路313。时序控制电路311的输入端可以耦接到源极驱动器321～324，以接收反馈信号FB。在图7所示的实施例中，源极驱动器321～324中的每一个包括源极驱动电路801和干扰检测电路802。源极驱动电路801被配置为从时序控制器310接收输入信号(例如数据信号Sdata)。干扰检测电路802被配置为检测输入信号是否发生干扰事件，并产生指示干扰事件是否发生的检测信号。然后，源极驱动器可以将检测信号作为反馈信号FB提供给时序控制器310。
时序控制电路311可以耦接到干扰检测电路802，以在干扰事件发生时接收反馈信号FB。时序控制电路311根据反馈信号FB调整数据信号或时钟信号的操作频率。例如，当反馈信号FB指示「没有检测到噪声」时，时序控制电路311向PLL电路313提供频率值「M1」。当反馈信号FB指示「检测到噪声」时，时序控制电路311提供频率值「M2」、频率值「M3」、频率值「M4」和/或其他值中的一个给PLL电路313。
PLL电路313被配置为接收频率值，并根据频率值产生数据信号Sdata或时钟信号SCK。然后可以将数据信号Sdata或时钟信号SCK提供给源极驱动器321～324的源极驱动电路。假设系统时钟CLK的频率为F，并且时序控制电路311提供的频率值为M1，则PLL电路313输出的时钟信号SCK的频率(正常操作频率)为F*M1/N，其中N是PLL电路313的除频值。假设由时序控制电路311提供的频率值是M2，则PLL电路313输出的时钟信号SCK的频率(抗干扰频率)是F*M2/N。需注意的是，在不同的实施例中，时序控制电路311的一部分或全部可以与干扰检测电路802集成。例如，源极驱动器可以向时序控制器提供指示M1、M2等频率值的反馈信号给时序控制器310，使得时序控制器310可以不需要判断频率值。
图8是依照本发明的一实施例说明时序控制器310的电路方块示意图。图3所示时序控制器310可以参照图8所示时序控制器310的相关说明。源极驱动器321～324中的每一个可以检测源极驱动电路的输出数据的误码数量ECC。源极驱动器321～324将误码数量ECC提供给时序控制器310。图8所示时序控制器310包括时序控制电路311和PLL电路313。PLL电路313可以与时序控制电路311分离或集成。例如，时序控制电路311的输出端可以耦接到PLL电路313，如图所示。时序控制器310还可以包括干扰检测电路312，其可以与时序控制电路311分离或集成。干扰检测电路312的输入端可以耦接到源极驱动器321～324，以接收误码数量ECC。干扰检测电路312可以根据误码数量ECC来决定是否发生干扰事件。例如，当误码数量ECC大于某个阈值(其可以基于设计要求来决定)时，干扰检测电路312可以决定发生干扰事件并且产生检测信号SD，以提供给时序控制电路311。例如，当干扰检测电路312基于误码数量ECC而决定「没有检测到噪声」时，干扰检测电路313将指示检测结果的检测信号SD提供给时序控制电路311，然后时序控制电路311提供频率值「M1」给PLL电路313。反之，当干扰检测电路313基于误码数量ECC而决定「检测到噪声」时，干扰检测电路313将指示检测结果的检测信号SD提供给时序控制电路311。然后，时序控制电路311提供频率值「M2」、频率值「M3」、频率值「M4」和/或其他值之一给PLL电路313。
图9是依照本发明的另一实施例所绘示的一种驱动电路的抗干扰方法的流程示意图。图9所示步骤S410、步骤S430与步骤S440可以参照图4的相关说明来类推，故不再赘述。请参照图3与图9。在时钟训练模式结束后，源极驱动器321～324的CDR电路(未绘示)可以正确锁定时序控制器310所提供的时钟训练数据串CT，因此时序控制器310与源极驱动器321～324进入正常模式(步骤S620)。
再者(或者)，当时序控制电路和源极驱动电路中的至少一个检测到发生干扰事件时，源极驱动器321～324的任何一个可以调整源极驱动电路的接收带宽。换句话说，在一些实施例中，当发生干扰事件时，任何源极驱动器都可以调整其源极驱动电路的操作频率，而无需调整源极驱动电路的接收带宽。在一些其他实施例中，当发生干扰事件时，任何源极驱动器都可以调整其源极驱动电路的接收带宽而不调整源极驱动电路的操作频率。在进一步的其他实施例中，当发生干扰事件时，任何源极驱动器都可以调整源驱动电路的接收带宽和操作频率。
为了实现接收带宽的调整，可以存在各种实现方式。在一些实施例中，每个源极驱动器还可以包括滤波器电路(未绘示)。于正常模式(步骤S620)中，源极驱动器321～324的操作频率被设定为正常操作频率，以及源极驱动器321～324不使用滤波器电路(未绘示)来过滤数据信号Sdata。所述正常操作频率可以依照设计需求来决定。图9所示步骤S620可以参照图4所示步骤S420的相关说明来类推，故不再赘述其他细节。在另一实施例中，源极驱动器321～324在正常模式(步骤S620)中可以使用滤波器电路(未绘示)来过滤数据信号Sdata，但是将所述滤波器电路的操作参数设为「全通(all pass)」。
当发生了干扰事件时(步骤S440判断为「是」)，源极驱动器321～324的操作频率(以及/或是时序控制器310的操作频率)可以从正常操作频率调整为至少一个抗干扰频率(步骤S650)。图9所示步骤S650可以参照图4所示步骤S450的相关说明来类推，故不再赘述其他细节。除此之外，源极驱动器321～324在步骤S650中还可以使用滤波器电路(未绘示)来过滤数据信号Sdata。换句话说，源极驱动器321～324中的一个可以启用(enable)滤波操作，以避开干扰事件的频带。除了启用滤波操作之外，源极驱动器321～324中的一个还可以调整所述滤波器电路的带宽，以避开干扰事件的频带。应注意的是，在替代实施例中，步骤S620和S650，操作频率可以都设置在正常操作频率。步骤S620和S650之间的差异是，滤波器电路是否启用。
图10是依照本发明的一实施例所绘示的一种源极驱动电路700的电路方块示意图。图3所示源极驱动器321～324的源极驱动电路的任何一个可以参照图10所示源极驱动电路700的相关说明来类推。源极驱动电路700包括输入端，其被配置为耦接到时序控制电路311。接收电路720包括耦接到源极驱动电路700的输入端的PLL电路(未示出)。例如，图10所示源极驱动电路700包括滤波器电路710以及接收电路720。滤波器电路710的输入端可以被耦接至时序控制器310的时序控制电路311，以从时序控制电路311接收输入信号(例如数据信号Sdata)。接收电路720的输入端耦接至滤波器电路710的输出端。
当干扰事件没有发生时，滤波器电路710的输出端将数据信号Sdata(输入信号)提供至接收电路720的输入端。基于干扰事件是否发生和干扰事件的噪声频率中的至少一个，可以调整滤波器电路710的操作，例如，使其具有不同的带宽。在一些实施例中，当干扰事件发生于数据信号Sdata(输入信号)时，滤波器电路710进行对应滤波操作，以滤除干扰事件的噪声而产生经滤波信号。滤波器电路710被配置为，当没有发生干扰事件时，不对由源极驱动电路接收的输入信号执行滤波操作。滤波器电路710的带宽还被配置为基于干扰事件发生时的干扰事件的噪声频率进行调整。滤波器电路710的输出端将所述经滤波信号提供至接收电路720的输入端。
依照设计需求，滤波器电路710可以包括多个滤波器，被配置为对从时序控制电路311接收(或耦接)的输入信号进行滤波。图10还根据示例性实施例示出了滤波器电路710的详细结构。在示例性实施例中，滤波器电路710包括分别被配置为执行不同滤波操作的一个或多个滤波器，所述滤波操作例如图所示，可以包括低通滤波操作、高通滤波操作以及/或是带通滤波操作。当发生不同的干扰检测条件时，可以分别执行不同的相应滤波操作。进一步来说，当干扰事件发生于数据信号Sdata(输入信号)时，在干扰事件的噪声频率大于数据信号Sdata的频率的情况下，滤波器电路710可以使用低通滤波器(或任何对应滤波器)对数据信号Sdata进行低通滤波操作(或任何对应滤波操作)，然后将经滤波信号提供至接收电路720的输入端。当干扰事件发生于数据信号Sdata(输入信号)时，在干扰事件的噪声频率小于数据信号Sdata的频率的情况下，滤波器电路710可以使用高通滤波器(或任何对应滤波器)对数据信号Sdata进行高通滤波操作(或任何对应滤波操作)，然后将经滤波信号提供至接收电路720的输入端。在一些特定的应用情况下，当干扰事件发生于数据信号Sdata(输入信号)时，滤波器电路710可以使用带通滤波器(或任何对应滤波器)对数据信号Sdata进行带通滤波操作(或任何对应滤波操作)，然后将经滤波信号提供至接收电路720的输入端。
在上述实施例中(但是本公开不限于此)，在接收电路之前调整源驱动电路700的接收带宽。在其他实施例中，可以在接收电路内调整源极驱动电路700的接收带宽。在接收电路内调整源极驱动电路700的接收带宽的范例中，接收电路720可以基于至少一个操作参数去处理滤波器电路710的输出端的信号(数据信号Sdata或是经滤波信号)，以便产生输出数据。举例来说，所述至少一个操作参数可以包括带宽。在一些实施例中，所述带宽无关于干扰事件有无发生。在另一些实施例中，所述带宽可以基于干扰事件有无发生而被动态调整。举例来说，当干扰事件没有发生时，接收电路720的带宽被设置为第一带宽。当干扰事件发生于数据信号Sdata(输入信号)时，接收电路720的带宽被从第一带宽调降至某一个对应带宽。关于调整接收电路的带宽的更多细节可以参考图14至图16。
总之，可以通过调整在源极驱动电路的接收电路之前设置的滤波器的带宽和/或接收电路的带宽来调整源极驱动器的源极驱动电路的接收带宽。
图11是依照本发明的又一实施例所绘示的一种驱动电路的抗干扰方法的流程示意图。图11所示步骤S410、步骤S430与步骤S440可以参照图4的相关说明来类推，故不再赘述。请参照图10与图11。于正常模式(步骤S820)中，源极驱动电路700的操作频率被设定为正常操作频率，以及滤波器电路710的输出端将数据信号Sdata(输入信号)提供至接收电路720的输入端(不使用滤波器)。所述正常操作频率可以依照设计需求来决定。图11示步骤S820可以参照图4所示步骤S420的相关说明来类推，故不再赘述其他细节。除此之外，当干扰事件没有发生时，接收电路720的带宽被设置为第一带宽。
当发生了干扰事件时(步骤S440判断为「是」)，源极驱动电路700的操作频率(以及/或是时序控制器310的操作频率)可以从正常操作频率调整为至少一个抗干扰频率(步骤S850)。图11所示步骤S850可以参照图4所示步骤S450的相关说明来类推，故不再赘述其他细节。源极驱动电路700在步骤S850中还可以使用滤波器电路710来过滤数据信号Sdata，以获得经滤波信号。除此之外，当干扰事件发生于数据信号Sdata时，在步骤S850中，接收电路720的带宽被从第一带宽调降至某一个对应带宽，以避开干扰事件的频带。
图12是依照本发明的另一实施例所绘示的一种源极驱动电路900的电路方块示意图。图3所示源极驱动器321～324的任何一个可以参照图12所示源极驱动电路900的相关说明来类推。源极驱动电路(源极驱动电路900)包括输入端，该输入端被配置为耦接到时序控制电路311。图12所示源极驱动电路900包括接收电路720。接收电路720包括耦接到源极驱动电路900的输入端的PLL电路(未示出)。例如，通过调整PLL电路的配置，在接收电路720内调整源极驱动电路(源极驱动电路900)的接收带宽。接收电路720的输入端可以从时序控制器310接收输入信号(例如数据信号Sdata)。接收电路720可以基于接收电路的带宽来处理数据信号Sdata而产生输出数据。当干扰事件没有发生时，接收电路720的带宽被设置为第一带宽。当干扰事件发生于数据信号Sdata(输入信号)时，接收电路720的带宽被从第一带宽调降至某一个对应带宽。
图13是依照本发明的又一实施例所绘示的一种驱动电路的抗干扰方法的流程示意图。图13所示步骤S410、步骤S430与步骤S440可以参照图4的相关说明来类推，故不再赘述。请参照图12与图13。于正常模式(步骤S1020)中，源极驱动电路900的操作频率被设定为正常操作频率。所述正常操作频率可以依照设计需求来决定。图13所示步骤S1020可以参照图4所示步骤S420的相关说明来类推，故不再赘述其他细节。除此之外，当干扰事件没有发生时，接收电路720的带宽被设置为第一带宽。
当发生了干扰事件时(步骤S440判断为「是」)，源极驱动电路900的操作频率(以及/或是时序控制器310的操作频率)可以从正常操作频率调整为至少一个抗干扰频率(步骤S1050)。图13所示步骤S1050可以参照图4所示步骤S450的相关说明来类推，故不再赘述其他细节。除此之外，当干扰事件发生于数据信号Sdata时，在步骤S1050中，接收电路720的带宽被从第一带宽调降至某一个对应带宽，以避开干扰事件的频带。
图14是依照本发明的一实施例说明图12所示接收电路720的带宽BW的信号时序示意图。请参照图12和图14。接收电路720还调整带宽BW，以避免干扰事件的频带BN。例如，当没有发生干扰事件时，接收电路720将带宽BW调整为「B1」。当干扰事件发生时，接收电路720将带宽BW调整为「B2」、「B3」、「B4」和/或其他带宽之一。
图15是依照本发明的一实施例说明图12所示接收电路720的带宽BW的信号时序示意图。请参照图12和图15。接收电路720调整操作频率和带宽BW，以避免干扰事件的频带BN。例如，当没有发生干扰事件时，接收电路720将带宽BW调整为「B1」，并且将接收电路720的操作频率设置为频率值「Freq1」。当干扰事件发生时，接收电路720将带宽BW调整为「B2」，并且将接收电路720的操作频率设置为频率值「Freq2」。
图16是依照本发明的一实施例说明在接收电路720中的锁相回路(PLL)电路1700的电路方块示意图。PLL电路1700包括相位检测器(phase detector)1710、回路滤波器(loop filter)1720和压控振荡器(voltage-controlled oscillator,VCO)1730。PLL电路1700能够产生输出时钟信号给源极驱动电路900。藉由回路滤波器1720的配置调整，可以调整源极驱动电路900的接收带宽。在图16的实施例中，回路滤波器1720包括电阻R1、电阻R2和电容C。接收电路720的带宽是1/4C(R1+R2)。藉由改变电阻R2的电阻值来改变接收电路720的带宽。
综上所述，时序控制器与源极驱动器的其中至少一者可以被配置为判定输入信号是否发生干扰事件。当干扰事件发生时，源极驱动电路的操作参数(例如操作频率与/或接收带宽)的至少一者可以被动态调整，以避开干扰事件的频带。可以执行上述调整操作的不同组合以减轻干扰事件的影响。更具体地说，可以进行以下调整操作中的一个或多个：调整源极驱动电路的操作频率，以及调整源极驱动电路的接收带宽，其中，可以通过以下操作中的至少一者来执行对源极驱动电路的接收带宽的调整，调整源极驱动电路的接收电路的带宽，启用源极驱动电路的滤波电路，以及调整源极驱动电路的滤波电路的带宽。滤波器电路可以配置在源极驱动电路的接收电路之前。
虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何所属技术领域中的普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附的权利要求书所界定者为准。

Claims (36)

1.一种驱动电路，用于驱动显示面板，其特征在于，所述驱动电路包括：
源极驱动器，被配置为受控于时序控制器，其中当该时序控制器与该源极驱动器的其中至少一者侦测到干扰事件发生时，该源极驱动器被配置为调整该源极驱动器的源极驱动电路的操作频率与接收带宽的其中至少一者。
2.根据权利要求1所述的驱动电路，其特征在于，所述源极驱动器被配置为从该时序控制器接收指示信号，以及依据该指示信号调整该源极驱动电路的该操作频率与该接收带宽的其中至少一者，其中该指示信号指示该时序控制器是否检测到该干扰事件发生。
3.根据权利要求2所述的驱动电路，其特征在于，该指示信号包括指示或具有频率的数据信号或时钟信号，且该操作频率根据该频率来被调整。
4.根据权利要求1所述的驱动电路，其特征在于，所述源极驱动器包括干扰检测电路，被配置为从该时序控制器接收输入信号，并且检测该输入信号是否发生该干扰事件。
5.根据权利要求4所述的驱动电路，其特征在于，所述干扰检测电路还被配置为当该源极驱动器检测到该输入信号发生该干扰事件时产生反馈信号，其中该反馈信号被配置为被提供给该时序控制器。
6.根据权利要求5所述的驱动电路，其特征在于，所述反馈信号为硬件接脚信号。
7.根据权利要求5所述的驱动电路，其特征在于，所述反馈信号为差分信号。
8.根据权利要求5所述的驱动电路，其特征在于，所述反馈信号为包括第一端信号和第二端信号的差分信号。
9.根据权利要求1所述的驱动电路，其特征在于，所述源极驱动电路的该操作频率是由时钟信号或数据信号所表示，该时钟信号或该数据信号作为该指示信号并由该源极驱动器从该时序控制器接收。
10.根据权利要求1所述的驱动电路，其特征在于，所述源驱动电路被配置为当发生该干扰事件时将该操作频率从正常操作频率调整到至少一个抗干扰频率，并且该源极驱动器被配置为当该干扰事件没有发生时，将该源极驱动器的该操作频率维持于该正常操作频率。
11.根据权利要求10所述的驱动电路，其特征在于，所述源极驱动器被配置为当该干扰事件消失时将该源极驱动电路的该操作频率从所述至少一个抗干扰频率调整到该正常操作频率。
12.根据权利要求1所述的驱动电路，其特征在于，所述源极驱动器包括：
输入端，被配置为耦接到该时序控制器；以及
接收电路，耦接到该输入端，用以在该接收电路之前调整该源极驱动电路的该接收带宽。
13.根据权利要求1所述的驱动电路，其特征在于，所述源极驱动器包括：
输入端，被配置为耦接到该时序控制器；以及
接收电路，耦接到该输入端，用以在该接收电路中调整该源极驱动电路的该接收带宽。
14.根据权利要求12所述的驱动电路，其特征在于，所述源极驱动器还包括：
滤波器电路，被配置为耦接在该时序控制器和该接收电路之间，并当该干扰事件发生时对从该时序控制器接收的输入信号执行滤波操作，以调整该源极驱动电路的该接收带宽。
15.根据权利要求14所述的驱动电路，其特征在于，所述滤波器电路被配置为当没有发生该干扰事件时，不对由该源极驱动器接收的该输入信号执行该滤波操作。
16.根据权利要求14所述的驱动电路，其特征在于，该滤波器电路的带宽基于该干扰事件发生时该干扰事件的噪声频率而受调整。
17.根据权利要求13所述的驱动电路，其特征在于，所述接收电路还包括锁相回路电路，其中调整该锁相回路电路的配置以调整该接收电路的带宽，以调整该源极驱动电路的接收带宽。
18.一种时序控制器，其特征在于，所述时序控制器包括：
时序控制电路，被配置为提供输入信号以控制源极驱动器；以及
其中当该时序控制电路与该源极驱动器的其中至少一者侦测到干扰事件发生于该输入信号时，该时序控制电路被配置为将数据信号或时钟信号的频率从正常操作频率调整为至少一个抗干扰频率，其中该时序控制电路还被配置为向该源极驱动器提供该数据信号与该时钟信号中的至少一者。
19.根据权利要求18所述的时序控制器，其特征在于，所述时序控制器还包括：
干扰检测电路，被配置为检测是否发生干扰事件，并产生指示该干扰事件是否发生的指示信号。
20.根据权利要求19所述的时序控制器，其特征在于，该指示信号包括指示或具有频率的该数据信号或该时钟信号，且该操作频率根据该频率来被调整。
21.根据权利要求19所述的时序控制器，其特征在于，所述时序控制电路被配置为从该干扰检测电路接收该指示信号，并根据该指示信号调整该数据信号或该时钟信号的该操作频率。
22.根据权利要求19所述的时序控制器，其特征在于，所述时序控制器还包括：
锁相回路电路，被配置为从该干扰检测电路接收该指示信号，并根据该指示信号产生该数据信号或该时钟信号。
23.根据权利要求18所述的时序控制器，其特征在于，当该源极驱动器侦测到发生该干扰事件时，该时序控制电路被配置为从该源极驱动器接收反馈信号，以及依照该反馈信号调整该数据信号或该时钟信号的该操作频率。
24.根据权利要求23所述的时序控制器，其特征在于，所述时序控制器还包括：
锁相回路电路，被配置为接收来自该源极驱动器的该反馈信号，并根据该反馈信号产生该数据信号或该时钟信号。
25.根据权利要求18所述的时序控制器，其特征在于，所当该干扰事件发生在第一垂直消隐期间时，该时序控制电路将该数据信号或该时钟信号的该操作频率从该正常工作频率调整到第一抗干扰频率。
26.根据权利要求25所述的时序控制器，其特征在于，当该干扰事件发生在该第一垂直消隐期间之后的第二垂直消隐期间时，该时序控制电路被配置为将该数据信号或该时钟信号的该操作频率从该第一抗干扰频率调整到第二抗干扰频率。
27.根据权利要求25所述的时序控制器，其特征在于，当在该第一垂直消隐期间之后的第二垂直消隐期间中没有发生该干扰事件时，该时序控制电路被配置为将该时序控制电路的该操作频率从该第一抗干扰频率调整为该正常工作频率。
28.根据权利要求19所述的时序控制器，其特征在于，所述干扰检测电路被配置为检测该输入信号的共模电位，以及根据该输入信号的该共模电位判断是否发生该干扰事件。
29.根据权利要求18所述的时序控制器，其特征在于，
当该干扰事件发生于从该时序控制电路发送到该源极驱动电路的一输入信号时，在该干扰事件的一噪声频率大于该输入信号的频率的情况下，该时序控制电路被配置为调小该输入信号的频率，以及
当该干扰事件发生于该输入信号时，在该干扰事件的该噪声频率小于该输入信号的频率的情况下，该时序控制电路被配置为调大该输入信号的频率。
30.一种驱动电路的抗干扰方法，其中该驱动电路包括源极驱动器与时序控制器中的至少一者，其特征在于，所述抗干扰方法包括：
当该时序控制器和该源极驱动器其中至少一者检测到干扰事件发生时，由该源极驱动器调整该源极驱动器的源极驱动电路的操作频率与接收带宽的其中至少一者。
31.根据权利要求30所述的抗干扰方法，其特征在于，所述抗干扰方法还包括：
由该源极驱动器检测是否发生该干扰事件。
32.根据权利要求31所述的抗干扰方法，其特征在于，所述抗干扰方法还包括：
由该源极驱动器产生反馈信号，用于通知该时序控制器该干扰事件的发生。
33.根据权利要求32所述的抗干扰方法，其特征在于，所述抗干扰方法还包括：
由该时序控制器根据该反馈信号调整数据信号或时钟信号的频率：以及由该时序控制器向该源极驱动器提供该数据信号和该时钟信号中的至少一者，使得该源极驱动器根据该数据信号和该时钟信号中的至少一者调整该源极驱动电路的该操作频率。
34.根据权利要求30所述的抗干扰方法，其特征在于，所述抗干扰方法还包括：
由该时序控制器检测是否发生该干扰事件。
35.根据权利要求34所述的抗干扰方法，其特征在于，所述抗干扰方法还包括：
由该时序控制器产生指示信号，用于通知该源极驱动器干扰事件的发生。
36.根据权利要求34所述的抗干扰方法，其特征在于，所述抗干扰方法还包括：
由该时序控制器根据该检测结果调整数据信号或时钟信号的频率；以及
由该时序控制器将该数据信号和该时钟信号中的至少一者作为指示信号提供给该源极驱动器，使得该源极驱动器根据该数据信号和该时钟信号中的至少一者调整该源极驱动电路的该操作频率。
CN201910092048.2A 2018-01-30 2019-01-30 驱动电路、时序控制器与其抗干扰方法 Active CN110097846B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210517302.0A CN114743488A (zh) 2018-01-30 2019-01-30 可侦测干扰的时序控制器
CN202210517305.4A CN114743489A (zh) 2018-01-30 2019-01-30 驱动电路与其抗干扰方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862624073P 2018-01-30 2018-01-30
US62/624,073 2018-01-30
US201862666662P 2018-05-03 2018-05-03
US62/666,662 2018-05-03

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN202210517302.0A Division CN114743488A (zh) 2018-01-30 2019-01-30 可侦测干扰的时序控制器
CN202210517305.4A Division CN114743489A (zh) 2018-01-30 2019-01-30 驱动电路与其抗干扰方法

Publications (2)

Publication Number Publication Date
CN110097846A true CN110097846A (zh) 2019-08-06
CN110097846B CN110097846B (zh) 2022-07-26

Family

ID=67392887

Family Applications (3)

Application Number Title Priority Date Filing Date
CN202210517302.0A Pending CN114743488A (zh) 2018-01-30 2019-01-30 可侦测干扰的时序控制器
CN201910092048.2A Active CN110097846B (zh) 2018-01-30 2019-01-30 驱动电路、时序控制器与其抗干扰方法
CN202210517305.4A Pending CN114743489A (zh) 2018-01-30 2019-01-30 驱动电路与其抗干扰方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202210517302.0A Pending CN114743488A (zh) 2018-01-30 2019-01-30 可侦测干扰的时序控制器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202210517305.4A Pending CN114743489A (zh) 2018-01-30 2019-01-30 驱动电路与其抗干扰方法

Country Status (3)

Country Link
US (3) US10762873B2 (zh)
CN (3) CN114743488A (zh)
TW (1) TWI733082B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10762873B2 (en) * 2018-01-30 2020-09-01 Novatek Microelectronics Corp. Driving circuit and anti-interference method thereof
US11475863B2 (en) 2020-06-07 2022-10-18 Himax Technologies Limited Display driving device and anti-interference method thereof
TWI755776B (zh) * 2020-06-29 2022-02-21 奇景光電股份有限公司 顯示驅動裝置及其抗干擾方法
CN112669783B (zh) * 2020-12-29 2023-01-10 Tcl华星光电技术有限公司 一种数据信号调节电路和显示装置
JP2023146480A (ja) * 2022-03-29 2023-10-12 ラピステクノロジー株式会社 表示装置及びソースドライバ
CN114980194B (zh) * 2022-06-10 2024-05-03 中国联合网络通信集团有限公司 干扰检测方法、装置及存储介质
CN117975842A (zh) * 2022-10-24 2024-05-03 摩星半导体(广东)有限公司 一种时序控制电路、驱动电路以及显示装置
CN115985221B (zh) * 2023-03-21 2023-07-21 深圳通锐微电子技术有限公司 源极驱动器、频宽调整方法和显示面板

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101051136A (zh) * 2007-05-24 2007-10-10 友达光电股份有限公司 改善液晶显示器的电磁干扰的方法及时序控制器
KR20100038825A (ko) * 2008-10-07 2010-04-15 삼성전자주식회사 타이밍 컨트롤러, 디스플레이 드라이버 및 이를 포함하는 드라이버 모듈 및 디스플레이 장치, 및 신호 전송 방법
US20100231787A1 (en) * 2009-03-13 2010-09-16 Jin Ho Kim Signal processing method and device
US20110292011A1 (en) * 2010-05-31 2011-12-01 Anapass Inc. Pll, display using the same, and method for timing controller to generate clock using the same
US20120056870A1 (en) * 2009-05-13 2012-03-08 Hwasu Koh Timing controller, column driver and display apparatus comprising same
KR20130020073A (ko) * 2011-08-18 2013-02-27 포항공과대학교 산학협력단 Ｅｍｉ 감소를 위한 액정 표시 장치의 내부 패널 인터페이스 장치
CN103680374A (zh) * 2012-09-26 2014-03-26 联咏科技股份有限公司 面板显示装置
US20150067392A1 (en) * 2013-09-02 2015-03-05 Samsung Electronics Co., Ltd. Clock data recovery device and display device including the same
CN105590584A (zh) * 2014-11-05 2016-05-18 硅工厂股份有限公司 显示装置
US20160217768A1 (en) * 2015-01-23 2016-07-28 Samsung Display Co., Ltd. Display device
US20170110078A1 (en) * 2015-10-16 2017-04-20 Samsung Display Co., Ltd. Display device having improved electromagnetic interference characteristics
CN107154243A (zh) * 2017-06-20 2017-09-12 惠科股份有限公司 显示面板的驱动方法、驱动装置及显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101174768B1 (ko) * 2007-12-31 2012-08-17 엘지디스플레이 주식회사 평판 표시 장치의 데이터 인터페이스 장치 및 방법
US8390614B2 (en) * 2010-03-08 2013-03-05 Himax Technologies Limited Timing controller and clock signal detection circuit thereof
JP5592825B2 (ja) * 2011-03-29 2014-09-17 ルネサスエレクトロニクス株式会社 表示装置用データ伝送システム、表示装置用データ伝送方法及び表示装置
KR102151949B1 (ko) * 2013-12-30 2020-09-04 엘지디스플레이 주식회사 표시장치와 그 구동 방법
US9953598B2 (en) * 2014-05-29 2018-04-24 Samsung Electronics Co., Ltd. Method of controlling display driver IC with improved noise characteristics
KR102429907B1 (ko) * 2015-11-06 2022-08-05 삼성전자주식회사 소스 드라이버의 동작 방법, 디스플레이 구동 회로 및 디스플레이 구동 회로의 동작 방법
US10762873B2 (en) * 2018-01-30 2020-09-01 Novatek Microelectronics Corp. Driving circuit and anti-interference method thereof

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101051136A (zh) * 2007-05-24 2007-10-10 友达光电股份有限公司 改善液晶显示器的电磁干扰的方法及时序控制器
KR20100038825A (ko) * 2008-10-07 2010-04-15 삼성전자주식회사 타이밍 컨트롤러, 디스플레이 드라이버 및 이를 포함하는 드라이버 모듈 및 디스플레이 장치, 및 신호 전송 방법
US20100231787A1 (en) * 2009-03-13 2010-09-16 Jin Ho Kim Signal processing method and device
US20120056870A1 (en) * 2009-05-13 2012-03-08 Hwasu Koh Timing controller, column driver and display apparatus comprising same
US20110292011A1 (en) * 2010-05-31 2011-12-01 Anapass Inc. Pll, display using the same, and method for timing controller to generate clock using the same
KR20130020073A (ko) * 2011-08-18 2013-02-27 포항공과대학교 산학협력단 Ｅｍｉ 감소를 위한 액정 표시 장치의 내부 패널 인터페이스 장치
CN103680374A (zh) * 2012-09-26 2014-03-26 联咏科技股份有限公司 面板显示装置
US20150067392A1 (en) * 2013-09-02 2015-03-05 Samsung Electronics Co., Ltd. Clock data recovery device and display device including the same
CN105590584A (zh) * 2014-11-05 2016-05-18 硅工厂股份有限公司 显示装置
US20160217768A1 (en) * 2015-01-23 2016-07-28 Samsung Display Co., Ltd. Display device
US20170110078A1 (en) * 2015-10-16 2017-04-20 Samsung Display Co., Ltd. Display device having improved electromagnetic interference characteristics
CN107154243A (zh) * 2017-06-20 2017-09-12 惠科股份有限公司 显示面板的驱动方法、驱动装置及显示装置

Also Published As

Publication number Publication date
CN114743489A (zh) 2022-07-12
US20200258472A1 (en) 2020-08-13
US20210233488A1 (en) 2021-07-29
TWI733082B (zh) 2021-07-11
US20190237042A1 (en) 2019-08-01
CN114743488A (zh) 2022-07-12
CN110097846B (zh) 2022-07-26
US11315520B2 (en) 2022-04-26
US10762873B2 (en) 2020-09-01
US11017740B2 (en) 2021-05-25
TW201933328A (zh) 2019-08-16

Similar Documents

Publication Publication Date Title
CN110097846A (zh) 驱动电路、时序控制器与其抗干扰方法
US7656181B2 (en) Apparatus and method for testing circuit characteristics by using eye mask
KR101385261B1 (ko) 신호 오버샘플링용 파라미터 스캐닝
US8049533B1 (en) Receiver and method for dynamically adjusting sensitivity of receiver
US6861886B1 (en) Clock deskew protocol using a delay-locked loop
CN110444139A (zh) 集成电路及其抗干扰方法
US20060176994A1 (en) Adaptable phase lock loop transfer function for digital video interface
US11968287B2 (en) Data transition tracking for received data
TWI564725B (zh) 適用於輸入輸出介面之傳輸電路及其訊號傳輸方法
CN106878217B (zh) 用于数据解调的方法和设备
CN102340362A (zh) 通信测试电路、电子器件、接收电路、发送电路和晶片
US9413518B2 (en) Clock data recovery circuit
US8165258B2 (en) Clock generating device and method thereof
US11212074B2 (en) Data reception device and data transmission/reception device
US20160373244A1 (en) Phase tracking for clock and data recovery
US9344097B2 (en) Fast acquisition frequency detector
US7062004B1 (en) Method and apparatus for adaptive control of PLL loop bandwidth
WO2009038906A1 (en) Phase-frequency detector with high jitter tolerance
US20120191393A1 (en) Frequency determining circuit and semiconductor device
Datasheet Receiver PMA Datapath

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant