TW201933328A

TW201933328A - 驅動電路、時序控制器與其抗干擾方法

Info

Publication number: TW201933328A
Application number: TW108103431A
Authority: TW
Inventors: 胡仁傑; 徐錦鴻
Original assignee: 聯詠科技股份有限公司
Priority date: 2018-01-30
Filing date: 2019-01-30
Publication date: 2019-08-16
Also published as: CN114743489A; US20200258472A1; US20210233488A1; CN110097846A; TWI733082B; US20190237042A1; CN114743488A; CN110097846B; US11315520B2; US10762873B2; US11017740B2

Abstract

一種驅動電路、時序控制器與其抗干擾方法。驅動電路包括源極驅動器。源極驅動器被配置為受控於時序控制器。當時序控制器與源極驅動器的其中至少一者偵測到干擾事件發生時，源極驅動器被配置為調整源極驅動器的源極驅動電路的操作頻率與一接收頻寬的其中至少一者。

Description

驅動電路、時序控制器與其抗干擾方法

本發明是有關於一種顯示裝置，且特別是有關於用於驅動顯示面板的一種驅動電路、時序控制器與其抗干擾方法。

當行動電話（或是其他射頻裝置）靠近顯示裝置時，射頻雜訊（RF noise）可能會造成顯示裝置的顯示畫面出現異常。發生異常的原因之一是，行動電話的射頻雜訊可能會干擾了時序控制器與源極驅動電路之間的資料信號的傳輸。

圖1是說明行動電話110靠近顯示裝置120的情境示意圖。時序控制器121經由傳輸線將資料信號傳輸給源極驅動電路122，而源極驅動電路122依照資料信號來驅動顯示面板以顯示圖像。當行動電話110靠近顯示裝置120時，行動電話110的射頻雜訊111可能會干擾了時序控制器121與源極驅動電路122之間的資料信號的傳輸。當在資料信號中的射頻雜訊的能量足夠大時，源極驅動電路122可能無法正確閂鎖資料信號。

圖2是說明圖1所示源極驅動電路122所接收到的信號遭受射頻雜訊干擾的情境示意圖。圖2是橫軸表示時間。圖2所示Rx表示源極驅動電路122所接收到的資料信號，而CDR_CLK表示在源極驅動電路122內部的時脈資料回復（clock data recovery，簡稱CDR）電路的時脈信號。如同圖2左半部所示，在射頻雜訊111尚未發生時，源極驅動電路122內部的CDR電路可以正確鎖定（lock）資料信號Rx，亦即資料信號Rx的相位可以符合時脈信號CDR_CLK的相位。在射頻雜訊111發生時，射頻雜訊111會干擾資料信號Rx，致使資料信號Rx的相位不符合時脈信號CDR_CLK的相位。亦即，源極驅動電路122內部的CDR電路可能對資料信號脫鎖（loss of lock）。當源極驅動電路122無法正確鎖定資料信號Rx時，顯示裝置120的顯示面板當然無法顯示正確圖像。

須注意的是，「先前技術」段落的內容是用來幫助了解本發明。在「先前技術」段落所揭露的部份內容（或全部內容）可能不是所屬技術領域中具有通常知識者所知道的習知技術。在「先前技術」段落所揭露的內容，不代表該內容在本發明申請前已被所屬技術領域中具有通常知識者所知悉。

本發明提供一種驅動電路、時序控制器與其抗干擾方法，以自我判定輸入信號是否發生干擾事件，進而依照判定結果來決定是否動態調整源極驅動電路與/或時序控制電路的操作頻率。

本發明的一實施例提供一種驅動電路，用於驅動顯示面板。所述驅動電路包括源極驅動器。源極驅動器被配置為受控於時序控制器。當時序控制器與源極驅動器的其中至少一者偵測到干擾事件發生時，源極驅動器被配置為調整源極驅動器的源極驅動電路的操作頻率與接收頻寬的其中至少一者。

本發明的一實施例提供一種時序控制器。所述時序控制器包括時序控制電路。時序控制電路被配置為提供輸入信號以控制源極驅動器。當時序控制電路與源極驅動器的其中至少一者偵測到干擾事件發生於該輸入信號時，時序控制電路被配置為將資料信號或時脈信號的頻率從正常操作頻率調整為至少一抗干擾頻率。其中，時序控制電路還被配置為向源極驅動器提供資料信號與時脈信號中的至少一者。

本發明的一實施例提供一種驅動電路的抗干擾方法。所述驅動電路包括源極驅動器與時序控制器中的至少一者。所述抗干擾方法包括：當時序控制器和源極驅動器其中至少一者檢測到干擾事件發生時，由源極驅動器調整源極驅動器的源極驅動電路的操作頻率與一接收頻寬的其中至少一者。

基於上述，基於本發明諸實施例所述驅動電路、時序控制器與其抗干擾方法，時序控制器與源極驅動器的其中至少一者可以判定輸入信號是否發生干擾事件。當干擾事件發生時，源極驅動器與/或時序控制器的操作頻率可以被動態調整。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

在本案說明書全文（包括申請專利範圍）中所使用的「耦接（或連接）」一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接（或連接）於第二裝置，則應該被解釋成該第一裝置可以直接連接於該第二裝置，或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。本案說明書全文（包括申請專利範圍）中提及的「第一」、「第二」等用語是用以命名元件（element）的名稱，或區別不同實施例或範圍，而並非用來限制元件數量的上限或下限，亦非用來限制元件的次序。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/步驟代表相同或類似部分。不同實施例中使用相同標號或使用相同用語的元件/構件/步驟可以相互參照相關說明。

圖3是依照本發明的一實施例所繪示的一種顯示裝置300的電路方塊（circuit block）示意圖。顯示裝置300包括驅動電路與顯示面板330。本實施例並不限制顯示面板330的實施方式。依照設計需求，舉例來說，顯示面板330可以是習知的顯示面板或是其他的顯示面板。顯示裝置300可以包括一個或多個積體電路，例如圖3所示時序控制器310與驅動電路320的其中至少一者。在一些實施例中，時序控制器310可以基於設計要求封裝在驅動電路320中。驅動電路320可以包括一個或多個源極驅動器。圖3繪示了4個源極驅動器321、322、323與324，無論如何，源極驅動器的數量是依照設計需求來決定的。源極驅動器321～324被配置為受控於時序控制器310。時序控制器310被配置為經由傳輸線（例如印刷電路板的導線）將資料信號傳輸給源極驅動器321～324。源極驅動器321～324包括各自的源極驅動電路，源極驅動電路依照資料信號來驅動顯示面板330以顯示圖像。

當干擾事件（例如圖1與圖2所示干擾情境）沒有發生時，時序控制器310與源極驅動器321～324的操作頻率可以被維持於正常操作頻率。每個源極驅動器321～324中的源極驅動電路的操作頻率可以由指示信號來指示，指示信號是源極驅動電路從時序控制器310的時序控制電路所接收的。具體地，指示信號可以包括時脈信號或資料信號。源極驅動器可以使用時脈信號或資料信號來產生用來控制每個源極驅動器321～324中的源極驅動電路的操作頻率的時脈信號。更具體地，在諸如mini-LVDS介面的一些介面中，時序控制器310可以被配置為將時脈信號發送到源極驅動器321～324，然後源極驅動器321～324使用此時脈信號來控制在源極驅動器321～324中的源極驅動電路的操作頻率。換句話說，時脈信號的頻率可以是源極驅動器的操作頻率。在一些其它實施例中，例如點對點（P2P）介面，時序控制器被配置為發送資料信號，例如以11111110000000的格式，然後由源極驅動器接收和使用該資料信號，以產生能夠控制源極驅動器321～324中的源極驅動電路的工作頻率的時脈信號。換句話說，資料信號的頻率可以是源極驅動器的操作頻率。

所述正常操作頻率可以依照設計需求來決定。當干擾事件（例如圖1與圖2所示干擾情境）發生時，射頻雜訊可能會干擾了時序控制器310與源極驅動器321～324之間的資料信號的傳輸。時序控制器310或源驅動器321至324的一個的其中至少一者可以被配置為檢測干擾事件是否發生。在一些實施例中，當時序控制器310或源極驅動器321～324的其中任一者偵測到干擾事件發生時，源極驅動器321～324可以將源極驅動器321～324的操作頻率從正常操作頻率調整為至少一個抗干擾頻率。進一步來說，時序控制器310可以調整指示信號（亦即資料信號或時脈信號）的頻率，然後源極驅動器321～324可以根據接收的輸入信號將其源驅動電路的操作頻率調整至至少一個抗干擾頻率。總之，當干擾事件消失時，源極驅動器321～324的操作頻率可以從所述至少一抗干擾頻率調整到所述正常操作頻率。

舉例來說，在一些實施例中，時序控制器310可以偵測干擾事件有無發生。當時序控制器310偵測到干擾事件發生時，時序控制器310可以發出指示信號給源極驅動器321～324。此指示信號可以指示時序控制器310是否檢測到干擾事件發生。再者（或者），指示信號可以指示至少一個抗干擾頻率中的一個。指示信號可以是資料信號或時脈信號。源極驅動器321～324可以從時序控制器310接收所述指示信號，並且基於從正常操作頻率到至少一個抗干擾頻率之一的指示信號來調整源極驅動電路的操作頻率。

在另一些實施例中，源極驅動器321～324可以從時序控制器310接收輸入信號（例如資料信號）。源極驅動器321～324可以檢測此輸入信號是否發生干擾事件。當源極驅動器（例如源極驅動器321～324其中一個）偵測到干擾事件發生時，此源極驅動器可以通知時序控制器310。被源極驅動器通知發生干擾事件的時序控制器310可以向源極驅動器321～324發送指示信號。指示信號可以指示時序控制器310是否檢測到干擾事件發生。再者（或者），指示信號可以指示至少一個抗干擾頻率中的一個。指示信號可以是資料信號或時脈信號。源極驅動器321～324可以從時序控制器310接收指示信號，並且基於從正常操作頻率到至少一個抗干擾頻率之一的指示信號來調整源極驅動電路的操作頻率。

在一些實施例中，源極驅動器321～324可以偵測干擾事件有無發生。當源極驅動器321～324偵測到發生干擾事件時，產生反饋信號給時序控制器310。其中，所述反饋信號被提供給時序控制器310，然後時序控制器310可以提供指示信號給給源極驅動器，以調整源極驅動器321～324的操作頻率。依照設計需求，所述反饋信號可以是硬體接腳信號或是其他類型的信號。舉例來說（但不限於此），當所述反饋信號為邏輯高信號時，所述反饋信號可以指示「發生干擾事件」；以及當所述反饋信號為邏輯低信號時，所述反饋信號可以指示「沒發生干擾事件」。或者，所述反饋信號可以是差分信號。當所述反饋信號為第一邏輯狀態時，所述反饋信號可以指示「發生干擾事件」；以及當所述反饋信號為第二邏輯狀態時，所述反饋信號可以指示「沒發生干擾事件」。或者，所述反饋信號可以是具有第一端信號和第二端信號的差分信號。當第一端信號和第二端信號互反（mutually inverted）時，亦即第一端信號和第二端信號互為反相，所述反饋信號可以表示「沒發生干擾事件」；以及當第一端信號和第二端信號彼此同相（in phase）時，所述反饋信號可以表示「發生干擾事件」。

在另一些實施例中，源極驅動器321～324可以從時序控制器310接收輸入信號（例如資料信號）。時序控制器310可以檢測此輸入信號是否發生干擾事件。當時序控制器310偵測到干擾事件發生時，時序控制器310可以向源極驅動器提供指示信號，以調整源極驅動器321～324的操作頻率。

圖4是依照本發明的一實施例所繪示的一種驅動電路的抗干擾方法的流程示意圖。請參照圖3與圖4。在時序控制器310與源極驅動器321～324上電（power on）後，時序控制器310與源極驅動器321～324進入時脈訓練（clock training）模式（步驟S410）。於時脈訓練模式中，時序控制器310的時序控制電路將時脈訓練資料串做為資料信號傳送給源極驅動器321～324。本實施例並不限制時脈訓練模式中的操作細節。舉例來說，時脈訓練模式的操作細節可以是習知的時脈訓練操作或是其他操作。此時，在源極驅動器321～324內部的時脈資料回復（clock data recovery，簡稱CDR）電路（未繪示）可以對時序控制器310所提供的時脈訓練資料串進行鎖頻操作以及/或是鎖相操作。

在時脈訓練模式結束後，源極驅動器321～324的CDR電路可以正確鎖定時序控制器310的時序控制電路所提供的時脈訓練資料串，因此時序控制器310與源極驅動器321～324進入正常模式（步驟S420）。於正常模式中，源極驅動器321～324的操作頻率被設定為正常操作頻率。所述正常操作頻率可以依照設計需求來決定。

源極驅動器321～324內部的CDR電路可能對資料信號脫鎖（loss of lock）。當CDR電路對資料信號脫鎖時（步驟S430判斷為「是」），正常模式為結束而回到時脈訓練模式（步驟S410）。當CDR電路對資料信號沒有脫鎖時（步驟S430判斷為「否」），時序控制器310與源極驅動器321～324保持於正常模式中，並且時序控制器310與源極驅動器321～324的其中至少一者可以偵測干擾事件有無發生（步驟S440）。當干擾事件沒有發生時（步驟S440判斷為「否」），再一次進行步驟S420與步驟S430。亦即，時序控制器310的時序控制電路以正常操作頻率傳送資料信號給源極驅動器321～324的源極驅動電路。

圖5是依照本發明的一實施例所繪示發生了干擾事件的信號時序示意圖。請參照圖3與圖5。時序控制器310以正常操作頻率傳送資料信號Sdata給源極驅動器321～324。在活性（active）期間，時序控制器310將RGB資料（子像素資料，做為資料信號Sdata）與控制命令而傳送給源極驅動器321～324。在垂直消隱期間（Vertical blanking period），時序控制器310將時脈訓練資料串CT做為資料信號Sdata而傳送給源極驅動器321～324，以便進行時脈訓練。

當干擾事件（例如圖1與圖2所示干擾情境）發生時，射頻雜訊可能會干擾了時序控制器310與源極驅動器321～324之間的資料信號Sdata的傳輸，致使資料信號Sdata的共模電壓（Common mode voltage）的共模準位VCM發生變化，亦即共模電壓產生了波紋（ripple）。時序控制器310與源極驅動器321～324的其中至少一者可以偵測資料信號Sdata的共模準位VCM。本實施例可以依照設計需求來設定高門檻Vth與低門檻Vtl。當共模準位VCM大於高門檻Vth以及/或是小於低門檻Vtl時，時序控制器310（或源極驅動器321～324）可以判定「發生了干擾事件」（步驟S440判斷為「是」）。反之，當共模準位VCM不大於高門檻Vth以及不小於低門檻Vtl時，時序控制器310（或源極驅動器321～324）可以判定「沒有發生干擾事件」（步驟S440判斷為「否」）。

舉例來說，源極驅動器321～324可以偵測從時序控制器310發送到源極驅動器321～324的資料信號Sdata（輸入信號）的共模準位VCM。根據此共模準位，源極驅動器321～324可以判斷干擾事件有無發生，並且將與干擾事件有關的反饋信號反饋給時序控制器310。

無論如何，步驟S440的判斷方式不應受限於上述實施範例。舉例來說，在另一些實施例中，源極驅動器321～324可以根據至少一個操作參數來處理從時序控制器310發送到源極驅動器321～324的資料信號Sdata（輸入信號），以產生輸出資料。源極驅動器321～324可以檢測所述輸出資料的誤碼數量。源極驅動器321～324可以依照所述誤碼數量來判斷干擾事件有無發生。例如，當所述誤碼數量大於某一個門檻值（依設計需求來決定）時，源極驅動器321～324可以判斷干擾事件為發生。源極驅動器321～324可以將干擾事件相關的反饋信號反饋給時序控制器310。

請參照圖4。當發生了干擾事件時（步驟S440判斷為「是」），源極驅動電路321～324的操作頻率可以從正常操作頻率調整為至少一個抗干擾頻率（步驟S450）。舉例來說，在干擾事件的雜訊頻率大於資料信號Sdata的頻率的情況下，源極驅動器321～324的操作頻率可以被調小，以減少雜訊對資料信號Sdata的影響。在干擾事件的雜訊頻率小於資料信號Sdata的頻率的情況下，源極驅動器321～324的操作頻率可以被調大，以減少雜訊對資料信號Sdata的影響。

在源極驅動器321～324可以將與干擾事件有關的反饋信號提供給時序控制器310的實施例中，當此反饋信號表示干擾事件發生在第一垂直消隱期間時，時序控制器310在步驟S450中可以提供指示信號（資料信號或時脈信號）給源極驅動器321～324，用以將源極驅動器321～324的操作頻率從正常工作頻率調整到第一抗干擾頻率，以減少雜訊對資料信號Sdata的影響。步驟S450完成後，此處理再次回到步驟S440。當此反饋信號表示干擾事件發生在第一垂直消隱期間之後的第二垂直消隱期間時（步驟S440再一次判斷為「是」），時序控制器310可以提供指示信號（資料信號或時脈信號）給源極驅動器321～324，以將源極驅動器321～324的操作頻率從第一抗干擾頻率調整到第二抗干擾頻率，以減少雜訊對資料信號Sdata的影響。

步驟S450完成後，此處理再次回到步驟S440。當反饋信號指示在第一垂直消隱期間之後的第二垂直消隱期間中已經沒有發生干擾事件時（步驟S440判斷為「否」），時序控制器310可以提供指示信號（資料信號或時脈信號）給源極驅動器321～324，以將源極驅動器321～324的操作頻率從第一抗干擾頻率調整為正常工作頻率（步驟S420）。

再舉例來說，在另一些實施例中，時序控制器310於步驟S440中可以偵測從時序控制器310發送到源極驅動器321～324的資料信號Sdata（輸入信號）的共模準位VCM。根據此共模準位，時序控制器310可以判斷干擾事件有無發生。當共模準位VCM大於高門檻Vth或小於低門檻Vtl時，時序控制電路判斷干擾事件為發生。當干擾事件發生於資料信號Sdata（輸入信號）時，在干擾事件的雜訊頻率大於資料信號Sdata的頻率的情況下，時序控制器310可以調小資料信號Sdata的頻率。當干擾事件發生於資料信號Sdata（輸入信號）時，在干擾事件的雜訊頻率小於資料信號Sdata的頻率的情況下，時序控制器310可以調大資料信號Sdata的頻率。時序控制器310可以將資料信號Sdata作為指示信號而提供給源極驅動器321～324，然後源極驅動器321～324可以基於資料信號Sdata產生具有資料信號Sdata的頻率的時脈信號。因此，源極驅動器321～324可以操作在從正常操作頻率調整的第一抗干擾頻率。

步驟S450完成後再次回到步驟S440。當時序控制器310判斷已經沒有發生干擾事件時（步驟S440判斷為「否」），時序控制器310可以將資料信號Sdata作為指示信號而提供給源極驅動器321～324，然後源極驅動器321～324可以基於資料信號Sdata產生具有資料信號Sdata的頻率的時脈信號。因此，源極驅動器321～324可以操作在從第一抗干擾頻率調整的正常工作頻率（步驟S420）。

圖6是依照本發明的一實施例說明時序控制器310的電路方塊示意圖。圖3所示時序控制器310可以參照圖6所示時序控制器310的相關說明。圖6所示時序控制器310包括時序控制電路311和干擾檢測電路312。在諸如點對點（Point to Point, P2P）介面等的一些介面（interface）中，時序控制電路311可以耦接到源極驅動器321～324以提供資料信號Sdata。在諸如mini-LVDS的一些其他介面中，時序控制電路311還可以提供時脈信號SCK。干擾檢測電路312被配置為檢測是否發生干擾事件，並且產生指示干擾事件是否發生的檢測信號SD。時序控制電路311可以包括（或耦接到）鎖相迴路（phase locked loop, PLL）電路。PLL電路可以耦接到干擾檢測電路312，以接收檢測信號SD。PLL電路可以根據檢測信號SD調整資料信號（或時脈信號）的頻率。時序控制電路311還可以被配置為控制傳送（TX）電路。TX電路可以被配置為將資料信號（或時脈信號）提供給源極驅動器321～324，其中資料信號（或時脈信號）可以做為用於調整源極驅動器321～324的操作頻率的指示信號。

進一步來說，干擾檢測電路312被配置為檢測從時序控制電路311發送到源極驅動器321～324的源極驅動電路的輸入信號（例如資料信號Sdata）。干擾檢測電路312可以被配置為根據輸入信號（例如資料信號Sdata）來決定是否發生干擾事件。在一個實施例中，干擾檢測電路312被配置為檢測輸入信號（例如，資料信號Sdata）的共模準位，並根據共模準位來判斷干擾事件有無發生。

需注意的是，儘管干擾檢測電路312被示出為耦接到PLL電路以向PLL電路提供檢測信號SD，但是本公開不限於此。例如，干擾檢測電路312可以被配置為將檢測信號SD提供給時序控制電路311，然後時序控制電路311根據檢測信號SD指示的檢測結果去控制PLL電路產生資料信號Sdata或時脈信號SCK。此外，在相同或替代實施例中，時序控制電路311、PLL電路和干擾檢測電路312可以被（部分或全部）分離或集成。

圖7是依照本發明的另一實施例說明時序控制器310和源極驅動器的電路方塊示意圖。圖3所示時序控制器310可以參照圖7所示時序控制器310的相關說明。圖7所示時序控制器310包括時序控制電路311，其可以包括（或耦接到）PLL電路313。例如，時序控制電路311的輸出端耦接到PLL電路313。時序控制電路311的輸入端可以耦接到源極驅動器321～324，以接收反饋信號FB。在圖7所示的實施例中，源極驅動器321～324中的每一個包括源極驅動電路801和干擾檢測電路802。源極驅動電路801被配置為從時序控制器310接收輸入信號（例如資料信號Sdata）。干擾檢測電路802被配置為檢測輸入信號是否發生干擾事件，並產生指示干擾事件是否發生的檢測信號。然後，源極驅動器可以將檢測信號作為反饋信號FB提供給時序控制器310。

時序控制電路311可以耦接到干擾檢測電路802，以在干擾事件發生時接收反饋信號FB。時序控制電路311根據反饋信號FB調整資料信號或時脈信號的操作頻率。例如，當反饋信號FB指示「沒有檢測到雜訊」時，時序控制電路311向PLL電路313提供頻率值「M1」。當反饋信號FB指示「檢測到雜訊」時，時序控制電路311提供頻率值「M2」、頻率值「M3」、頻率值「M4」和/或其他值中的一個給PLL電路313。

PLL電路313被配置為接收頻率值，並根據頻率值產生資料信號Sdata或時脈信號SCK。然後可以將資料信號Sdata或時脈信號SCK提供給源極驅動器321～324的源極驅動電路。假設系統時脈CLK的頻率為F，並且時序控制電路311提供的頻率值為M1，則PLL電路313輸出的時脈信號SCK的頻率（正常操作頻率）為F*M1/N，其中N是PLL電路313的除頻值。假設由時序控制電路311提供的頻率值是M2，則PLL電路313輸出的時脈信號SCK的頻率（抗干擾頻率）是F*M2/N。需注意的是，在不同的實施例中，時序控制電路311的一部份或全部可以與干擾檢測電路802集成。例如，源極驅動器可以向時序控制器提供指示M1、M2等頻率值的反饋信號給時序控制器310，使得時序控制器310可以不需要判斷頻率值。

圖8是依照本發明的一實施例說明時序控制器310的電路方塊示意圖。圖3所示時序控制器310可以參照圖8所示時序控制器310的相關說明。源極驅動器321～324中的每一個可以檢測源極驅動電路的輸出資料的誤碼數量ECC。源極驅動器321～324將誤碼數量ECC提供給時序控制器310。圖8所示時序控制器310包括時序控制電路311和PLL電路313。PLL電路313可以與時序控制電路311分離或集成。例如，時序控制電路311的輸出端可以耦接到PLL電路313，如圖所示。時序控制器310還可以包括干擾檢測電路312，其可以與時序控制電路311分離或集成。干擾檢測電路312的輸入端可以耦接到源極驅動器321～324，以接收誤碼數量ECC。干擾檢測電路312可以根據誤碼數量ECC來決定是否發生干擾事件。例如，當誤碼數量ECC大於某個閾值（其可以基於設計要求來決定）時，干擾檢測電路312可以決定發生干擾事件並且產生檢測信號SD，以提供給時序控制電路311。例如，當干擾檢測電路312基於誤碼數量ECC而決定「沒有檢測到雜訊」時，干擾檢測電路313將指示檢測結果的檢測信號SD提供給時序控制電路311，然後時序控制電路311提供頻率值「M1」給PLL電路313。反之，當干擾檢測電路313基於誤碼數量ECC而決定「檢測到雜訊」時，干擾檢測電路313將指示檢測結果的檢測信號SD提供給時序控制電路311。然後，時序控制電路311提供頻率值「M2」、頻率值「M3」、頻率值「M4」和/或其他值之一給PLL電路313。

圖9是依照本發明的另一實施例所繪示的一種驅動電路的抗干擾方法的流程示意圖。圖9所示步驟S410、步驟S430與步驟S440可以參照圖4的相關說明來類推，故不再贅述。請參照圖3與圖9。在時脈訓練模式結束後，源極驅動器321～324的CDR電路（未繪示）可以正確鎖定時序控制器310所提供的時脈訓練資料串CT，因此時序控制器310與源極驅動器321～324進入正常模式（步驟S620）。

再者（或者），當時序控制電路和源極驅動電路中的至少一個檢測到發生干擾事件時，源極驅動器321～324的任何一個可以調整源極驅動電路的接收頻寬。換句話說，在一些實施例中，當發生干擾事件時，任何源極驅動器都可以調整其源極驅動電路的操作頻率，而無需調整源極驅動電路的接收頻寬。在一些其他實施例中，當發生干擾事件時，任何源極驅動器都可以調整其源極驅動電路的接收頻寬而不調整源極驅動電路的操作頻率。在進一步的其他實施例中，當發生干擾事件時，任何源驅動器都可以調整源驅動電路的接收頻寬和操作頻率。

為了實現接收頻寬的調整，可以存在各種實現方式。在一些實施例中，每個源驅動器還可以包括濾波器電路（未繪示）。於正常模式（步驟S620）中，源極驅動器321～324的操作頻率被設定為正常操作頻率，以及源極驅動器321～324不使用濾波器電路（未繪示）來過濾資料信號Sdata。所述正常操作頻率可以依照設計需求來決定。圖9所示步驟S620可以參照圖4所示步驟S420的相關說明來類推，故不再贅述其他細節。在另一實施例中，源極驅動器321～324在正常模式（步驟S620）中可以使用濾波器電路（未繪示）來過濾資料信號Sdata，但是將所述濾波器電路的操作參數設為「全通（all pass）」。

當發生了干擾事件時（步驟S440判斷為「是」），源極驅動器321～324的操作頻率（以及/或是時序控制器310的操作頻率）可以從正常操作頻率調整為至少一個抗干擾頻率（步驟S650）。圖9所示步驟S650可以參照圖4所示步驟S450的相關說明來類推，故不再贅述其他細節。除此之外，源極驅動器321～324在步驟S650中還可以使用濾波器電路（未繪示）來過濾資料信號Sdata。換句話說，源極驅動器321～324中的一個可以啟用（enable）濾波操作，以避開干擾事件的頻帶。除了啟用濾波操作之外，源極驅動器321～324中的一個更可以調整所述濾波器電路的頻寬，以避開干擾事件的頻帶。應注意的是，在替代實施例中，步驟S620和S650，操作頻率可以都設置在正常操作頻率。步驟S620和S650之間的差異是，濾波器電路是否啟用。

圖10是依照本發明的一實施例所繪示的一種源極驅動電路700的電路方塊示意圖。圖3所示源極驅動器321～324的源極驅動電路的任何一個可以參照圖10所示源極驅動電路700的相關說明來類推。源極驅動電路700包括輸入端，其被配置為耦接到時序控制電路311。接收電路720包括耦接到源極驅動電路700的輸入端的PLL電路（未示出）。例如，圖10所示源極驅動電路700包括濾波器電路710以及接收電路720。濾波器電路710的輸入端可以被耦接至時序控制器310的時序控制電路311，以從時序控制電路311接收輸入信號（例如資料信號Sdata）。接收電路720的輸入端耦接至濾波器電路710的輸出端。

當干擾事件沒有發生時，濾波器電路710的輸出端將資料信號Sdata（輸入信號）提供至接收電路720的輸入端。基於干擾事件是否發生和干擾事件的雜訊頻率中的至少一個，可以調整濾波器電路710的操作，例如，使其具有不同的帶寬。在一些實施例中，當干擾事件發生於資料信號Sdata（輸入信號）時，濾波器電路710進行對應濾波操作，以濾除干擾事件的雜訊而產生經濾波信號。濾波器電路710被配置為，當沒有發生干擾事件時，不對由源極驅動電路接收的輸入信號執行濾波操作。濾波器電路710的頻寬還被配置為基於干擾事件發生時的干擾事件的雜訊頻率進行調整。濾波器電路710的輸出端將所述經濾波信號提供至接收電路720的輸入端。

依照設計需求，濾波器電路710可以包括多個濾波器，被配置為對從時序控制電路311接收（或耦接）的輸入信號進行濾波。圖10還根據示例性實施例示出了濾波器電路710的詳細結構。在示例性實施例中，濾波器電路710包括分別被配置為執行不同濾波操作的一個或多個濾波器，所述濾波操作例如圖所示，可以包括低通濾波操作、高通濾波操作以及/或是帶通濾波操作。當發生不同的干擾檢測條件時，可以分別執行不同的相應濾波操作。進一步來說，當干擾事件發生於資料信號Sdata（輸入信號）時，在干擾事件的雜訊頻率大於資料信號Sdata的頻率的情況下，濾波器電路710可以使用低通濾波器（或任何對應濾波器）對資料信號Sdata進行低通濾波操作（或任何對應濾波操作），然後將經濾波信號提供至接收電路720的輸入端。當干擾事件發生於資料信號Sdata（輸入信號）時，在干擾事件的雜訊頻率小於資料信號Sdata的頻率的情況下，濾波器電路710可以使用高通濾波器（或任何對應濾波器）對資料信號Sdata進行高通濾波操作（或任何對應濾波操作），然後將經濾波信號提供至接收電路720的輸入端。在一些特定的應用情況下，當干擾事件發生於資料信號Sdata（輸入信號）時，濾波器電路710可以使用帶通濾波器（或任何對應濾波器）對資料信號Sdata進行帶通濾波操作（或任何對應濾波操作），然後將經濾波信號提供至接收電路720的輸入端。

在上述實施例中（但是本公開不限於此），在接收電路之前調整源驅動電路700的接收頻寬。在其他實施例中，可以在接收電路內調整源極驅動電路700的接收頻寬。在接收電路內調整源極驅動電路700的接收頻寬的範例中，接收電路720可以基於至少一個操作參數去處理濾波器電路710的輸出端的信號（資料信號Sdata或是經濾波信號），以便產生輸出資料。舉例來說，所述至少一操作參數可以包括頻寬。在一些實施例中，所述頻寬無關於干擾事件有無發生。在另一些實施例中，所述頻寬可以基於干擾事件有無發生而被動態調整。舉例來說，當干擾事件沒有發生時，接收電路720的頻寬被設置為第一頻寬。當干擾事件發生於資料信號Sdata（輸入信號）時，接收電路720的頻寬被從第一頻寬調降至某一個對應頻寬。關於調整接收電路的頻寬的更多細節可以參考圖14至圖16。

總之，可以通過調整在源極驅動電路的接收電路之前設置的濾波器的頻寬和/或接收電路的頻寬來調整源極驅動器的源極驅動電路的接收頻寬。

圖11是依照本發明的又一實施例所繪示的一種驅動電路的抗干擾方法的流程示意圖。圖11所示步驟S410、步驟S430與步驟S440可以參照圖4的相關說明來類推，故不再贅述。請參照圖10與圖11。於正常模式（步驟S820）中，源極驅動電路700的操作頻率被設定為正常操作頻率，以及濾波器電路710的輸出端將資料信號Sdata（輸入信號）提供至接收電路720的輸入端（不使用濾波器）。所述正常操作頻率可以依照設計需求來決定。圖11示步驟S820可以參照圖4所示步驟S420的相關說明來類推，故不再贅述其他細節。除此之外，當干擾事件沒有發生時，接收電路720的頻寬被設置為第一頻寬。

當發生了干擾事件時（步驟S440判斷為「是」），源極驅動電路700的操作頻率（以及/或是時序控制器310的操作頻率）可以從正常操作頻率調整為至少一個抗干擾頻率（步驟S850）。圖11所示步驟S850可以參照圖4所示步驟S450的相關說明來類推，故不再贅述其他細節。源極驅動電路700在步驟S850中還可以使用濾波器電路710來過濾資料信號Sdata，以獲得經濾波信號。除此之外，當干擾事件發生於資料信號Sdata時，在步驟S850中，接收電路720的頻寬被從第一頻寬調降至某一個對應頻寬，以避開干擾事件的頻帶。

圖12是依照本發明的另一實施例所繪示的一種源極驅動電路900的電路方塊示意圖。圖3所示源極驅動器321～324的任何一個可以參照圖12所示源極驅動電路900的相關說明來類推。源極驅動電路（源極驅動電路900）包括輸入端，該輸入端被配置為耦接到時序控制電路311。圖12所示源極驅動電路900包括接收電路720。接收電路720包括耦接到源極驅動電路900的輸入端的PLL電路（未示出）。例如，通過調整PLL電路的配置，在接收電路720內調整源極驅動電路（源極驅動電路900）的接收頻寬。接收電路720的輸入端可以從時序控制器310接收輸入信號（例如資料信號Sdata）。接收電路720可以基於接收電路的頻寬來處理資料信號Sdata而產生輸出資料。當干擾事件沒有發生時，接收電路720的頻寬被設置為第一頻寬。當干擾事件發生於資料信號Sdata（輸入信號）時，接收電路720的頻寬被從第一頻寬調降至某一個對應頻寬。

圖13是依照本發明的更一實施例所繪示的一種驅動電路的抗干擾方法的流程示意圖。圖13所示步驟S410、步驟S430與步驟S440可以參照圖4的相關說明來類推，故不再贅述。請參照圖12與圖13。於正常模式（步驟S1020）中，源極驅動電路900的操作頻率被設定為正常操作頻率。所述正常操作頻率可以依照設計需求來決定。圖13所示步驟S1020可以參照圖4所示步驟S420的相關說明來類推，故不再贅述其他細節。除此之外，當干擾事件沒有發生時，接收電路720的頻寬被設置為第一頻寬。

當發生了干擾事件時（步驟S440判斷為「是」），源極驅動電路900的操作頻率（以及/或是時序控制器310的操作頻率）可以從正常操作頻率調整為至少一個抗干擾頻率（步驟S1050）。圖13所示步驟S1050可以參照圖4所示步驟S450的相關說明來類推，故不再贅述其他細節。除此之外，當干擾事件發生於資料信號Sdata時，在步驟S1050中，接收電路720的頻寬被從第一頻寬調降至某一個對應頻寬，以避開干擾事件的頻帶。

圖14是依照本發明的一實施例說明圖12所示接收電路720的頻寬BW的信號時序示意圖。請參照圖12和圖14。接收電路720還調整寬BW，以避免干擾事件的頻帶BN。例如，當沒有發生干擾事件時，接收電路720將頻寬BW調整為「B1」。當干擾事件發生時，接收電路720將頻寬BW調整為「B2」、「B3」、「B4」和/或其他帶寬之一。

圖15是依照本發明的一實施例說明圖12所示接收電路720的頻寬BW的信號時序示意圖。請參照圖12和圖15。接收電路720調整操作頻率和帶寬BW，以避免干擾事件的頻帶BN。例如，當沒有發生干擾事件時，接收電路720將帶寬BW調整為「B1」，並且將接收電路720的操作頻率設置為頻率值「Freq1」。當干擾事件發生時，接收電路720將帶寬BW調整為「B2」，並且將接收電路720的操作頻率設置為頻率值「Freq2」。

圖16是依照本發明的一實施例說明在接收電路720中的鎖相迴路（PLL）電路1700的電路方塊示意圖。PLL電路1700包括相位檢測器（phase detector）1710、迴路濾波器（loop filter）1720和壓控振盪器（voltage-controlled oscillator, VCO）1730。PLL電路1700能夠產生輸出時脈信號給源極驅動電路900。藉由迴路濾波器1720的配置調整，可以調整源極驅動電路900的接收頻寬。在圖16的實施例中，迴路濾波器1720包括電阻R1、電阻R2和電容C。接收電路720的頻寬是1/4C(R1+R2)。藉由改變電阻R2的電阻值來改變接收電路720的頻寬。

綜上所述，時序控制器與源極驅動器的其中至少一者可以被配置為判定輸入信號是否發生干擾事件。當干擾事件發生時，源極驅動電路的操作參數（例如操作頻率與/或接收頻寬）的至少一者可以被動態調整，以避開干擾事件的頻帶。可以執行上述調整操作的不同組合以減輕干擾事件的影響。更具體地說，可以進行以下調整操作中的一個或多個：調整源極驅動電路的操作頻率，以及調整源極驅動電路的接收頻寬，其中，可以通過以下操作中的至少一者來執行對源極驅動電路的接收頻寬的調整，調整源極驅動電路的接收電路的頻寬，啟用源極驅動電路的濾波電路，以及調整源極驅動電路的濾波電路的頻寬。濾波器電路可以配置在源極驅動電路的接收電路之前。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

110‧‧‧行動電話

111‧‧‧射頻雜訊

120‧‧‧顯示裝置

121‧‧‧時序控制器

122‧‧‧源極驅動電路

300‧‧‧顯示裝置

310‧‧‧時序控制器

311‧‧‧時序控制電路

312‧‧‧干擾檢測電路

313‧‧‧PLL電路

320‧‧‧驅動電路

321、322、323、324‧‧‧源極驅動器

330‧‧‧顯示面板

700‧‧‧源極驅動電路

710‧‧‧濾波器電路

720‧‧‧接收電路

801‧‧‧源極驅動電路

802‧‧‧干擾檢測電路

900‧‧‧源極驅動電路

1700‧‧‧PLL電路

1710‧‧‧相位檢測器

1720‧‧‧迴路濾波器

1730‧‧‧壓控振盪器

B1、B2、B3、B4、BN‧‧‧頻帶

BW‧‧‧頻寬

C‧‧‧電容

CDR_CLK‧‧‧時脈信號

CLK‧‧‧系統時脈

CT‧‧‧時脈訓練資料串

ECC‧‧‧誤碼數量

FB‧‧‧反饋信號

Freq1、Freq2‧‧‧頻率值

R1、R2‧‧‧電阻

Rx‧‧‧資料信號

S410、S420、S430、S440、S450、S620、S650、S820、S850、S1020、S1050‧‧‧步驟

SCK‧‧‧時脈信號

SD‧‧‧檢測信號

Sdata‧‧‧資料信號

VCM‧‧‧共模準位

Vth‧‧‧高門檻

Vtl‧‧‧低門檻

圖1是說明行動電話靠近顯示裝置的情境示意圖。

圖2是說明圖1所示源極驅動電路所接收到的信號遭受射頻雜訊干擾的情境示意圖。

圖3是依照本發明的一實施例所繪示的一種顯示裝置的電路方塊（circuit block）示意圖。

圖4是依照本發明的一實施例所繪示的一種驅動電路的抗干擾方法的流程示意圖。

圖5是依照本發明的一實施例所繪示發生了干擾事件的信號時序示意圖。

圖6是依照本發明的一實施例說明時序控制器的電路方塊示意圖。

圖7是根據本發明再一實施例說明時序控制器的電路方塊示意圖。

圖8是根據本發明又一實施例說明時序控制器的電路方塊示意圖。

圖9是依照本發明的另一實施例所繪示的一種驅動電路的抗干擾方法的流程示意圖。

圖10是依照本發明的一實施例所繪示的一種源極驅動電路的電路方塊示意圖。

圖11是依照本發明的又一實施例所繪示的一種驅動電路的抗干擾方法的流程示意圖。

圖12是依照本發明的另一實施例所繪示的一種源極驅動電路的電路方塊示意圖。

圖13是依照本發明的更一實施例所繪示的一種驅動電路的抗干擾方法的流程示意圖。

圖14是依照本發明的一實施例說明圖12所示接收電路的頻寬的信號時序示意圖。

圖15是依照本發明的一實施例說明圖12所示接收電路的頻寬的信號時序示意圖。

圖16是依照本發明的一實施例說明在接收電路中的鎖相迴路（PLL）電路的電路方塊示意圖。

Claims

一種驅動電路，用於驅動一顯示面板，包括：一源極驅動器，被配置為受控於一時序控制器，其中當該時序控制器與該源極驅動器的其中至少一者偵測到一干擾事件發生時，該源極驅動器被配置為調整該源極驅動器的一源極驅動電路的一操作頻率與一接收頻寬的其中至少一者。
如申請專利範圍第1項所述的驅動電路，其中該源極驅動器被配置為從該時序控制器接收一指示信號，以及依據該指示信號調整該源極驅動電路的該操作頻率與該接收頻寬的其中至少一者，其中該指示信號指示該時序控制器是否檢測到該干擾事件發生。
如申請專利範圍第2項所述的驅動電路，其中該指示信號包括指示或具有一頻率的一資料信號或一時脈信號，且該操作頻率係根據該頻率來被調整。
如申請專利範圍第1項所述的驅動電路，其中該源極驅動器包括一干擾檢測電路，被配置為從該時序控制器接收一輸入信號，並且檢測該輸入信號是否發生該干擾事件。
如申請專利範圍第4項所述的驅動電路，其中該干擾檢測電路還被配置為當該源極驅動器檢測到該輸入信號發生該干擾事件時產生一反饋信號，其中該反饋信號被配置為被提供給該時序控制器。
如申請專利範圍第5項所述的驅動電路，其中該反饋信號為一硬體接腳信號。
如申請專利範圍第5項所述的驅動電路，其中該反饋信號為一差分信號。
如申請專利範圍第5項所述的驅動電路，其中該反饋信號為包括一第一端信號和一第二端信號的一差分信號。
如申請專利範圍第1項所述的驅動電路，其中該源極驅動電路的該操作頻率是由一時脈信號或一資料信號所表示，該時脈信號或該資料信號係做為該指示信號並由該極源驅動器從該時序控制器接收。。
如申請專利範圍第1項所述的驅動電路，其中該源驅動電路被配置為當發生該干擾事件時將該操作頻率從一正常操作頻率調整到至少一個抗干擾頻率，並且該源極驅動器被配置為當該干擾事件沒有發生時，將該源極驅動器的該操作頻率維持於該正常操作頻率。
如申請專利範圍第10項所述的驅動電路，其中該源極驅動器被配置為當該干擾事件消失時將該源極驅動電路的該操作頻率從所述至少一抗干擾頻率調整到該正常操作頻率。
如申請專利範圍第1項所述的驅動電路，其中該源極驅動器包括：一輸入端，被配置為耦接到該時序控制器；以及一接收電路，耦接到該輸入端，用以在該接收電路之前調整該源極驅動電路的該接收頻寬。
如申請專利範圍第1項所述的驅動電路，其中該源極驅動器包括：一輸入端，被配置為耦接到該時序控制器；以及一接收電路，耦接到該輸入端，用以在該接收電路中調整該源極驅動電路的該接收頻寬。
如申請專利範圍第12項所述的驅動電路，其中該源極驅動器還包括：一濾波器電路，被配置為耦接在該時序控制器和該接收電路之間，並當該干擾事件發生時對從該時序控制器接收的一輸入信號執行一濾波操作，以調整該源極驅動電路的該接收頻寬。
如申請專利範圍第14項所述的驅動電路，其中該濾波器電路被配置為當沒有發生該干擾事件時，不對由該源極驅動器接收的該輸入信號執行該濾波操作。
如申請專利範圍第14項所述的驅動電路，其中該濾波器電路的一頻寬係基於該干擾事件發生時該干擾事件的一雜訊頻率而受調整。
如申請專利範圍第13項所述的驅動電路，其中該接收電路還包括一鎖相迴路電路，其中調整該鎖相迴路電路的配置以調整該接收電路的一頻寬，以調整該源極驅動電路的接收頻寬。
一種時序控制器，包括：一時序控制電路，被配置為提供一輸入信號以控制一源極驅動器；以及其中當該時序控制電路與該源極驅動器的其中至少一者偵測到一干擾事件發生於該輸入信號時，該時序控制電路被配置為將一資料信號或一時脈信號的一頻率從一正常操作頻率調整為至少一抗干擾頻率，其中該時序控制電路還被配置為向該源極驅動器提供該資料信號與該時脈信號中的至少一者。
如申請專利範圍第18項所述的時序控制器，更包括：一干擾檢測電路，被配置為檢測是否發生一干擾事件，並產生指示該干擾事件是否發生的一指示信號。
如申請專利範圍第19項所述的時序控制器，其中該指示信號包括指示或具有一頻率的該資料信號或該時脈信號，且該操作頻率係根據該頻率來被調整。
如申請專利範圍第19項所述的時序控制器，其中該時序控制電路被配置為從該干擾檢測電路接收該指示信號，並根據該指示信號調整該資料信號或該時脈信號的該操作頻率。
如申請專利範圍第19項所述的時序控制器，還包括：一鎖相迴路電路，被配置為從該干擾檢測電路接收該指示信號，並根據該指示信號產生該資料信號或該時脈信號。
如申請專利範圍第18項所述的時序控制器，其中當該源極驅動器偵測到發生該干擾事件時，該時序控制電路被配置為從該源極驅動器接收一反饋信號，以及依照該反饋信號調整該資料信號或該時脈信號的該操作頻率。
如申請專利範圍第23項所述的時序控制器，更包括：一鎖相迴路電路，被配置為接收來自該源極驅動器的該反饋信號，並根據該反饋信號產生該資料信號或該時脈信號。
如申請專利範圍第18項所述的時序控制器，其中當該干擾事件發生在一第一垂直消隱期間時，該時序控制電路將該資料信號或該時脈信號的該操作頻率從該正常工作頻率調整到一第一抗干擾頻率。
如申請專利範圍第25項所述的時序控制器，其中當該干擾事件發生在該第一垂直消隱期間之後的一第二垂直消隱期間時，該時序控制電路被配置為將該資料信號或該時脈信號的該操作頻率從該第一抗干擾頻率調整到一第二抗干擾頻率。
如申請專利範圍第25項所述的時序控制器，其中當在該第一垂直消隱期間之後的一第二垂直消隱期間中沒有發生該干擾事件時，該時序控制電路被配置為將該時序控制電路的該操作頻率從該第一抗干擾頻率調整為該正常工作頻率。
如申請專利範圍第19項所述的時序控制器，其中該干擾檢測電路被配置為檢測該輸入信號的一共模準位，以及根據該輸入信號的該共模準位判斷是否發生該干擾事件。
如申請專利範圍第18項所述的時序控制器，其中當該干擾事件發生於從該時序控制電路發送到該源極驅動電路的一輸入信號時，在該干擾事件的一雜訊頻率大於該輸入信號的頻率的情況下，該時序控制電路被配置為調小該輸入信號的頻率，以及當該干擾事件發生於該輸入信號時，在該干擾事件的該雜訊頻率小於該輸入信號的頻率的情況下，該時序控制電路被配置為調大該輸入信號的頻率。
一種驅動電路的抗干擾方法，其中該驅動電路包括一源極驅動器與一時序控制器中的至少一者，所述抗干擾方法包括：當該時序控制器和該源極驅動器其中至少一者檢測到一干擾事件發生時，由該源極驅動器調整該源極驅動器的一源極驅動電路的一操作頻率與一接收頻寬的其中至少一者。
如申請專利範圍第30項所述的抗干擾方法，還包括：由該源極驅動器檢測是否發生該干擾事件。
如申請專利範圍第31項所述的抗干擾方法，還包括：由該源極驅動器產生一反饋信號，用於通知該時序控制器該干擾事件的發生。
如申請專利範圍第32項所述的抗干擾方法，還包括：由該時序控制器根據該反饋信號調整一資料信號或一時脈信號的一頻率：以及由該時序控制器向該源極驅動器提供該資料信號和該時脈信號中的至少一者，使得該源極驅動器根據該資料信號和該時脈信號中的至少一者調整該源極驅動電路的該操作頻率。
如申請專利範圍第30項所述的抗干擾方法，還包括：由該時序控制器檢測是否發生該干擾事件。
如申請專利範圍第34項所述的抗干擾方法，還包括：由該時序控制器產生一指示信號，用於通知該源極驅動器干擾事件的發生。
如申請專利範圍第34項所述的抗干擾方法，還包括：由該時序控制器根據該檢測結果調整一資料信號或一時脈信號的一頻率；以及由該時序控制器將該資料信號和該時脈信號中的至少一者作為一指示信號提供給該源極驅動器，使得該源極驅動器根據該資料信號和該時脈信號中的至少一者調整該源極驅動電路的該操作頻率。