KR101385261B1 - 신호 오버샘플링용 파라미터 스캐닝 - Google Patents

Abstract

본 발명은 신호 오버샘플링용 파라미터 스캐닝을 위한 방법 및 장치를 제공한다. 일 실시예로서의 본 발명의 장치는 수신된 데이터값들을 등화하는 등화기와, 상기 등화된 데이터를 오버샘플링하는 샘플러를 포함한다. 상기 장치는 상기 오버샘플링된 데이터에 대해 신호 아이들의 품질에 관한 정보를 생성하는 아이 모니터와, 신호 등화의 충분성에 관한 정보를 생성하는 등화 모니터를 포함한다. 상기 장치는 장치에 대한 복수의 파라미터들의 가능한 값들을 스캐닝하는 스캔 엔진을 더 포함한다.

오버샘플링, 파라미터, 스캐닝, 등화, 아이 모니터

Description

신호 오버샘플링용 파라미터 스캐닝{PARAMETER SCANNING FOR SIGNAL OVER-SAMPLING}

본 발명의 실시예들은 일반적으로 전자 장치 분야에 관한 것으로, 더 구체적으로는, 신호 오버샘플링용 파라미터 스캐닝을 위한 방법 및 장치에 관한 것이다.

디지털 수신기는 대체로 수신 신호를 샘플링하여 작동한다. 전송 데이터는 시청각 미디어 데이터일 수 있으며, 이것으로 한정하는 것은 아니다. 이 과정에서, 디지털 신호를 나타내는 신호에 대해서는 어떤 일정한 시간마다 샘플링하여 그 값을 판정할 수 있다. 특히, 오버샘플링을 이용하여, 일련의 데이터의 각 데이터 유닛에 대한 다중 샘플 측정값을 제공할 수 있다.

다중 샘플은 어떤 일정한 레벨의 노이즈를 포함하는 데이터를 다루는 데에 도움을 줄 수 있다. 노이즈가 없는 경우, 디지털 데이터 유닛의 모든 샘플은 이들 샘플이 정확하게 정렬된다면 동일해야 하지만, 신호에 간헐적으로 노이즈가 있다면 그 값들은 변할 수 있다. 다중 값은 예컨대 적절한 신호 값을 판정하는 데에 도움을 주기 위해서 이용될 수 있다.

그러나, 데이터 송신 시에는 각종 이유로 데이터 위상, 진폭, 펄스 폭 및 그 밖의 이슈에서의 차이가 있을 수 있다. 송신기마다 특성이 다를 수 있고, 송신기와 수신기 간의 케이블링 거리가 송신 데이터에 영향을 미칠 것이다. 데이터 추적과 어떤 일정한 수신기 파라미터의 설정으로 일부 데이터 이슈를 해결할 수 있지만, 데이터 변동 및 노이즈로 인해 만족할 수 있는 수신기 설정을 제공하기는 어렵다. 그 결과, 신호 품질이 열화될 수 있고, 이것은 예컨대 시청각 데이터의 표시 품질의 열화로 이어질 수 있다.

본 발명은 신호 오버샘플링용 파라미터 스캐닝을 제공한다.

본 발명의 제1 형태로, 본 발명의 장치는 수신된 데이터값들을 등화하는 등화기와, 상기 등화된 데이터를 오버샘플링하는 샘플러를 포함한다. 상기 장치는 상기 오버샘플링된 데이터에 대해 신호 아이(signal eye)들의 품질에 관한 정보를 생성하는 아이 모니터(eye monitor)와, 신호 등화의 충분성(sufficiency)에 관한 정보를 생성하는 등화 모니터를 포함한다. 상기 장치는 장치에 대한 복수의 파라미터들의 가능한 값들을 스캐닝하는 스캔 엔진을 더 포함한다.

본 발명의 제2 형태로, 본 발명의 방법은 일련의 신호들을 수신하는 단계와, 상기 수신 신호들을 등화 값을 이용하여 등화하는 단계를 포함한다. 대역폭 값에 적어도 부분적으로 기초하여 클록 신호를 생성하고, 상기 클록 신호를 이용하여 상기 수신 신호들을 오버샘플링한다. 상기 수신 신호들의 등화 및 아이 품질을 모니 터링하고, 파라미터들의 가능한 값들을 스캐닝한다. 데이터 수신을 위해 파라미터들의 조합을 식별한다.

본 발명에 의하면, 신호 오버샘플링용 파라미터 스캐닝을 위한 방법 및 장치가 제공된다.

본 발명의 실시예들은 예로서 설명한 것으로, 이것으로 한정되는 것은 아니며, 첨부한 도면에서 유사한 구성 요소에는 같은 참조 번호를 부여하였다.

본 발명의 실시예들은 일반적으로 오버샘플링 수신기를 위해 스캐닝하는 파라미터를 가리킨다.

본 명세서에서 사용된 바와 같이, "오버샘플링"은 그 신호의 주파수보다 더 높은 주파수에서 신호를 샘플링하는 것을 의미한다. 예를 들면, 오버샘플링은 신호의 적어도 일부 주기에서 신호를 여러 번 샘플링하는 것을 포함할 수 있다.

일부 실시예에서, 스캐닝하는 파라미터는 신호 오버샘플링 수신기에 대해 제공된다. 일부 실시예에서, 오버샘플링 수신기는 충분한 성능을 제공하는 파라미터를 식별하기 위해 파라미터를 통해서 스캔한다.

실시예에서, 시스템은, 카운트되는 열리거나 닫힌 신호 아이(signal eye)의 수와 함께 신호 "아이"가 열렸는지(오픈) 닫혔는지(클로즈)를 판정하는데 샘플링된 신호를 사용하는 신호들을 평가한다. 일부 실시예에서는, 시스템은 파라미터들이 충분한 성능을 제공한다고 식별되지 않는 경우 아이의 긴장을 늦추도록 작동한다.

일부 실시예에서, 시스템은 다른 파라미터와 분리해서 특정 파라미터들을 스캐닝하도록 제공함으로써, 시간 량을 줄이고 사용가능한 파라미터들을 식별하는데 필요한 것을 처리한다. 일부 실시예에서, 시스템은 다른 파라미터들로부터 등화 팩터들(equalization factors)을 분리할 수 있다.

도 1은 통신 시스템의 일 실시예의 개략적인 모습을 도시한다. 이 도시에서, 제1 칩(110) 또는 다른 장치 또는 디바이스에 포함될 수 있는 송신기(TX)(105) 및, 제2 칩(130) 또는 다른 장치 또는 디바이스에 포함될 수 있는 수신기(RX)(115)는 시리얼 데이터(TD₁ 내지 TD_N)(135)와 클록 신호(140)를 운반하는 다중 차동 시리얼 링크(multiple differential serial links)를 포함할 수 있다. 시리얼 데이터는 비주얼 데이터의 컬러 컴포넌트를 나타내는 다중 시리얼 데이터 스트림같은 시청각 매체 데이터(audio-visual media data)를 포함하지만, 이에 한정되지는 않는다. 클록 신호(140)는, 일례에서 수신기(115)의 처리 회로(120)를 사용하는 차동 링크(135)를 통해 입력 데이터를 오버샘플링하기 위해 5 출력을 발생시키는, (위상 고정 루프(PLL)(125) 같은) 고정 루프 회로(a locked loop circuit)에 제공될 수 있다. 본 예시에서의 오버샘플링된 데이터(OSD)는 입력 데이터의 각 사이클에서 5개의 다른 샘플을 포함할 것이다. 그러나, 실시예들은 신호 주기당 임의의 특정 수의 샘플에 한정되지 않는다. 실시예들은 임의 사이클 내의 수 개의 샘플을 포함할 수 있으며, 샘플의 수는 신호 사이클들 사이에서 변할 수 있다. 처리 회로(120)는 시리얼 데이터(TD₁ 내지 TD_N)(135)의 택해진 샘플에 기초해서 수신된 데이터(RD₁-RD_N)(145)의 세트를 생산한다.

그러나, 수신기(115)의 작동은 데이터 수신 동작에 영향을 주는 다양한 파라미터를 포함할 수 있다. 일부 실시예에서, 수신기(115)는 오버샘플링 프로세스 시에 충분한 신호 품질을 제공하는 파라미터를 식별하기 위해 스캐닝하는 파라미터를 제공한다.

도 2는 신호 샘플링의 일 실시예를 도시한다. 이 도시에서, 예를 들어, 도 1의 하나의 또는 임의의 TD₁-TD_N(135)일 수 있는, 수신된 시리얼 데이터(205)를 받아들이는 이상적인 예시는 데이터의 각 비트를 제공하는 신호의 조합과 함께, 차동 신호 쌍 DN(네거티브 차동 신호)(210) 및 DP(포지티브 차동 신호)(215)를 포함한다. 이 도시에서, 1 비트의 데이터는 UI(unit interval)로 나타낼 수 있는 시간 단위로 제공된다. 도 2에서, 4개의 UI들은 UI-1(220), UI-2(225), UI-3(230) 및 UI-4(235)로 표시되어 도시되어 있다. 예를 들면, UI-1 동안 데이터 비트는 (이 경우에는 "0"의 값을 갖는 로우(low)과 함께 "1"의 값을 나타내지만, 다른 경우에는 값들이 반대로 되거나 다른 값으로 설계될 수 있는) 로직 하이 값(logic high value)을 갖는다. 단위 간격 UI-2(225), UI-3(230) 및 UI-4(235)인 동안, 데이터 비트는 각각 "0", "1" 및 "1" 값이다. 이 예시에서, 각 UI 동안, 도 2에서 화살표들로 나타낸 바와 같이, PLL의 다섯 출력에 의해 클록된(clocked) 5개의 데이터 샘플들이 있다. 이 차동 신호에서, UI(UI-1(220) 같은) 동안의 입력 신호는 "아이(eye)"로 나타낼 수 있다.

작동에서, 지터(jitter) 및 다른 요인들 때문에, 전달된 데이터 비트는, 신호 정렬에 관한 이슈를 포함해서 원하는 대로 나타나지 않을 수 있다. 데이터 비트들이 위상 내에서 충분히 멀리 떨어져 있는 경우, 이 데이터 "아이들"은 "클로즈"되었다고 한다. 아이가 위상 내에서 특정 허용치(tolerance) 내에서 정렬되는 경우, 아이는 "오픈"되었다고 한다.

일부 실시예에서, 아이모니터는, 예를 들면 10 UI의 기간을 통해 5x 오버샘플링 시스템 내에서 50 오버샘플링 데이터 구성요소들(OSDs)을 조사함으로써 데이터에 관한 정보를 생성할 수 있다. 따라서, 5 OSDs에 대응하는 이 예시에서의 각 "아이"는, 받아들인 50 OSDs(및 이에 따른 5 OSDs의 10개 그룹) 내에 총 10개의 아이가 있다. 특정 위상 추적 알고리즘 또는 프로세스 내에, 알고리즘이 신뢰하는 각 아이내의 5 OSD들 중에서 하나의 특정 OSD를 가리키는 포인터(여기서는 "센터 포인터(center pointer)"로 참조)가 아이의 센터에 있다. 센터에서 샘플링된 OSD의 값은 나타난 아이의 대표값(representative value)으로 사용되고 있다. 일부 실시예에서, 아이 모니터는 센터 포인터가 실제로 아이의 센터에 있는지를 판정하도록 특정 시간들에서 체크한다. 일부 실시예에서, 아이 모니터는 3개의 OSD들(즉, 포인터에 의해 가리켜지는 하나 및 가리켜지는 하나의 주변의 다른 두 개)이 동일한 값을 갖는지 판정함으로써 센터 포인트를 체크한다. 그 경우라면, 아이는 "열린" 것으로 표시된다. 일부 실시예에서, 50 OSD 내의 모든 10개의 아이가 열린 경우, "오픈 카운터"라고 참조된 카운터는 증가될 수 있는 한편, 그러한 아이들 중 임의의 아이가 닫힌 경우, "클로즈드 카운터"가 증가될 수 있다. 오픈 카운터 및 클로즈드 카운터들은 소정의 시간 기간 동안 동작하여, 그 동작이 임의의 짧은 잡음 발생에 의해 영향을 받지 않도록 충분히 긴 길이로 설정될 수 있다. 일부 실시예에서, 피정의(determined) 시간 기간을 통해 측정된 닫히 카운터 값과 오픈 카운터 값의 비는 위상 추적기(phase tracker) 및 스캔 엔진(a scan engine)에 보고된다. 다른 실시예들은 그러한 프로세스 내의 다른 세부사항들을 포함할 수 있다.

도 1을 다시 참조하면, 처리 회로(120)는 받아들인 데이터를 수신된 데이터(RD₁-RD_N)(145)를 제공하도록 처리한다. 가능한 실시예에서, 데이터는 비디오 및 오디오 컴포넌트로 분리되는 오디오-비디오 데이터일 수 있지만, 이것을 모든 실시예에서 요구되는 것은 아니다. 다양한 실시예에서, 처리 회로(120)는 다른 서브-로직(sub-logic) 컴포넌트 및 인터커넥트(interconnects)를 포함할 수 있다. 일부 실시예에 대해 처리 회로 내에 포함될 수 있는 예시들은, 등화 로직(equlization logic), 샘플러(samplers), 위상 추적기, 아이 모니터 및 스캔 엔진들을 포함하지만, 이에 한정되지는 않는다. 특정 예시들은 본 명세서에서 이하의 도면과 설명에서 제공된다. 일부 실시예에서, 하나보다 많은 클록 신호가 있을 수 있고 일부 실시예에서는, 클록 신호가 데이터 신호와 함께 송신되지 않을 수 있다. 본 명세서의 일부 실시예에서는 다른 데이터 스트림을 샘플링하기 위해서 다른 신호를 제공하는 하나보다 많은 PLL이 있을 수 있다.

어떤 경우, 수신된 입력 데이터는 의미 있는 수신 데이터를 발생시키는 처리 회로를 위한 충분한 품질이 아니다. 예를 들면, 데이터가 너무 큰 정도로 위상이 다르기 때문에 데이터는 "닫힌 아이"을 가질 수 있다. 일부 실시예에서, 처리 회로 구성요소들은 의미 있는 데이터가 그러한 송신된 데이터 내에 위치하도록 제공된다. 일부 실시예에서, 고속 직렬 데이터에 대한 데이터 복구 프로세스는 소정의 위상 추적 소자(certain phase tracking elements)를 포함하여, 오버샘플링된 다수의 데이터 소자(over-sampled data elements) 중에서 사용할 소자의 선택을 돕는다. 일부 실시예에서, 파라미터 스캐닝 절차가 이용되어, 다양한 수신기 파라미터(등화량(equalization amount), PLL 대역폭 등과 같은) 중에서 디지털 PLL(DPLL)을 갖는 위상 추적기에서 사용될 수 있는 파라미터를 결정한다. 일부 실시예에서, 그러한 프로세스가 이용되어, 가변의 서로 다른 특성(비간섭 동작, 간섭 동작 및 다른 특성 등과 같은)을 갖는 송신기들로부터 유용한 정보를 취득하는 것을 도울 수 있다.

일부 실시예에서, 수신기에 대한 프로세스는 "완화된 아이(relaxed eye)" 기술을 사용하는 파라미터 스캐닝 절차를 포함한다. 도 3a는 오버샘플링을 이용하는 수신기 처리 회로의 일 실시예를 도시한다. 송신기에 의해 제공된 직렬화 데이터(serialized data; 305)(도 1에서 TX(105)와 같은)는 수신기(300)에 의해 수신되고, 등화기(315)에 제공된다. 또한, 송신기는 폐 루프 회로(PLL(325))에 의해 발생된 클럭 신호를 제공할 수도 있다. 등화기(315)는 스캔 엔진(345)으로부터의 등화량(365)에 기초하는 부스트 량을 갖는, 데이터를 (아날로그 신호의 형태로) 부스트하고, 그 데이터를 샘플러(320)로 보낸다. 샘플러(320)는 입력된 아날로그 데이터를 오버샘플링하고 디지털 오버샘플링된 데이터(330)를 생성한다. 이 프로세스에서, 샘플러(320)는 PLL(325)로부터 수신된 클럭 신호를 이용하는데, 그의 대역폭(B/W)(360)은 스캔 엔진(345)에 의해 제어된다. PLL(325)은 일부 실시예에서는 디지털 PLL일 수도 있지만, 이는 모든 실시예에서 요구되는 것은 아니다. 각각의 입력 스트림에 대해 동일한 PLL이 사용될 수도 있고, 또는 서로 다른 입력 스트림에 대해 서로 다른 PLL이 사용될 수도 있다. 오버샘플링된 데이터는 위상 추적기(335) 및 아이 모니터(eye monitor; 340)에 제공된다. 일부 실시예에서, 아이 모니터(340)는 아이 품질 정보(355)를 산출하고 이 품질 정보를 위상 추적기(335) 및 스캔 엔진(345)에 보고한다. 위상 추적기(335)는 수신된 데이터의 위상을 추적하기 위한 추적 알고리즘을 선택하는데 있어서 적어도 부분적으로 아이 품질 정보(335)를 사용하고, 스캔 엔진은, 수신된 정보를 사용하여, PLL 대역폭(360), 등화량(365), 및 그 외의 가능한 파라미터들을 포함하는 그러한 파라미터들을 통해 스캔 엔진이 스캔할 때 시스템을 위한 최고의 파라미터를 결정한다. 그 다음 위상 추적기는 디코드된 데이터(350)를 출력한다.

일부 실시예에서, 아이 모니터(340)는 다음과 같이 아이 정보를 생성할 수 있다: 아이 모니터(340)는 오버샘플링 시스템에서 오버샘플링된 데이터 소자를 조사한다. 상술한 바와 같이, 5x 오버샘플링 시스템에는 5개의 OSD에 대응하는 각각의 아이를 갖는, 50개의 오버샘플링된 데이터 소자가 있을 수 있다. 센터 포인터는 각 아이에 대한 OSD 중에서 하나의 지정된 OSD를 가리키고, 이 지정된 OSD는 아이의 대표값으로 사용된다. 일부 실시예에서, 아이 모니터(340)는 포인터가 실제로 아이의 중심에 있는지 여부를 체크하도록 동작한다. 일 실시예에서, 아이 모니터(340)는 소정 수(a certain number)의 OSD - 이를 테면, 하나의 아이에 대한 세 개의 중심 OSD, 즉, 센터 포인터에 의해 지정된 OSD 및 그 외에 지정된 OSD의 각 측면에 인접한 두 개의 OSD - 가 동일한 값을 갖는지 여부를 판정한다. 만약 그렇다면, 아이는 "오픈(open)"인 것으로 판정되는데, 이는 비트 값이 수신기와 위상이 같다는 것을 나타낸다. 일부 실시예에서, 일 군의 모든 아이가 오픈되었다면, "오픈 카운터"가 증가한다. 하나 이상의 아이가 클로즈되었다면, 그때는 "클로즈 카운터(closed counter)"가 증가한다. 카운터 값의 비는 위상 추적기(335) 및 스캔 엔진(345)으로 보고된다.

일부 실시예들에서는, 스캔 엔진의 동작이 다음을 포함하는 경우가 있다. 스캔 엔진은 충분한 데이터 품질을 제공할 파라미터를 식별하기 위해 가능성이 있는 파라미터들을 스캐닝하도록 동작할 수 있다. EQ(equalization amount) 파라미터의 경우, 스캔 엔진은 최소값(예를 들면, 짧은 케이블을 횡단하는 신호에 적당한 EQ값)에서 최대값(예를 들면, 긴 케이블을 횡단하는 신호에 적당한 EQ 값)까지 탐색할 수 있다. 시리얼 링크 프로덕트 내의 수신기는 서로 다른 길이의 케이블에도 잘 동작해야 한다. 긴 케이블의 경우에는, 약해진 신호를 보상하기 위해 케이블의 주파수 특성에 기초하여 신호를 상승시킬 필요가 있을 수 있고, 이 프로세스를 등화(equalization)라고 부른다. 케이블 길이의 차이로 인해 서로 다른 등화 량(또는 강도)가 요구된다. 긴 케이블의 경우, 통상 더 많은(또는 더 강한) 등화가 필요한 반면에, 짧은 케이블의 경우에는 통상 등화가 덜(또는 약하게) 필요하다. 만약 (긴 케이블을 통해 제공되는 신호와 같은) 특정한 신호에 불충분한 등화가 가해지면, 이로 인해 통상 신호 품질이 나빠지고 잡음량이 많아진다. 다른 한편, (짧은 케이블을 통해 수신된 신호와 같은) 특정한 신호에 너무 강한(너무 큰) 등화가 가해지면, 신호가 과하게 상승되게 되어, 이 또한 통상 과도한 노이즈와 함께 신호 품질이 열화되는 결과를 초래하게 된다. 따라서, 등화량은 케이블 길이 또는 유사한 팩터에 따라서 조정을 할 필요가 있다. 또한, 사용되는 각종 트랜스미터의 서로 다른 특성들 또한 등화값의 선택에 영향을 줄 수도 있다.

파라미터를 스캐닝하는 프로세스에서는, 스캔 엔진이 아이 모니터(eye monitor)가 충분한 신호 품질(데이터 아이가 오픈된 것을 표시하는 값)을 보고하는 결과를 가져오는 등화 값(EQ)를 찾으면, 스캔 엔진은 이 시점에서 중단되고, 이 값을 이용하여 등화기를 구동할 수 있다. 그러나, 스캔 엔진이 파라미터 스캐닝 프로세스에서 이러한 값을 찾지 못하면, 스캔 엔진은 EQ 최대값에 도달한 다음, 스캐닝을 재시작하기 위해 또 다른 조건이 발생할 때까지 거기에 그대로 머무를 수 있다. 프로세스가 최대에서 머무르는 한 가지 이유는, 데이터가 긴 케이블에 의해 운반되면, 모든 EQ 값(심지어 최대값)이 아이가 오픈되게할 만큼 충분하지 않을 가능성이 높기 때문이다. 이 경우, 최대값은 이용 가능한 최적의 값일 수 있다. 일부 실시예들에서는, EQ 값 뿐만 아니라 PLL 대역폭 파라미터도 탐색될 수 있는데, 스캔 엔진은 이들 2개의 파라미터의 각각의 가능한 조합을 통해 탐색한다. 예를 들면, 4개의 가능한 EQ 값과 3개의 가능한 BW 값이 있다면, 스캔 엔진은 충분한 결과를 제공하는 조합을 찾기 위해 최대 12개까지의 파라미터 조합 후보를 탐색할 것이다.

그러나, 최적의 파라미터에 대한 탐색으로 인해 신호에 대한 지터 팩터가 빠르고 큰 몇몇 경우에는 특히 "최대에 교착(stuck to the maximum)"되는 것으로 언급되는 상황을 초래할 수 있다. 위상 추적기가 센터 포인터를 추적하여 아이의 중심에 적당하게 배향시키기에 지터가 너무 빠르고 크면, 포인터는 아이의 중심으로부터 스큐될 수 있다. 이런 상황에서, 50 OSD의 10개의 아이 중 일부는 닫힌 것으로 보고될 수 있고, 10개의 아이가 모두 오픈되어 있는 것은 아니기 때문에, "클로즈드 카운터"가 증분된다. 이는 결국, 스캔 엔진이 모든 아이가 오픈되게할 EQ를 찾기 위한 시도를 할 때 더 많은 EQ 값들을 트라이하게 할 수 있다. 그러나, 문제는 불충분한 등화가 아니고 오히려 추적 속도의 제한일 수 있기 때문에, 더 큰 EQ 값이 또한 충분한 조정을 생성하는데 실패하게 되어, 아이 모니터가 데이터 아이가 오픈되어 있는 것으로 보고하게 된다. 이런 상황에서, 스캔 엔진은, 최대 EQ 값에 도달할 때까지 점점 더 많은 EQ를 스캐닝하고 트라이하게 되며, 이 프로세스는 실제 케이블 길이와는 관계없이 거기에서 고착될 수 있다. 그러나, 최대 EQ 값은, 짧은 케이블이 있는 경우에는, 이 등화 레벨이 그 신호에는 너무 과도하기 때문에 문제를 야기할 것이다. 이는 오버슛팅을 야기하고, OSD에 글리치가 생길 수 있다. 몇및 실시예들에서는, 이러한 이슈를 다루기 위해 파라미터 탐색에 완화된 아이 기술을 이용할 수 있다.

도 3b는 완화된 아이(relaxed eye) 동작을 구현하는 회로의 실시예를 도시한다. 도 3b는 스캔 엔진(345)이 아이 모니터(340)에 제공하는 "완화량" 신호(370)가 부가된 것으로, 도 3a와 매우 유사하다. 도 3a에서, 단지 50 OSD들 중 모든 10 아이가 오픈이라면, "오픈 카운터"가 증분된다는 것을 규칙으로 한다. 그렇지 않은 경우에는, "클로즈드 카운터"가 증분되었다. 실시예에 따라서는, 그 대신, 완화된 아이 기술은 10개의 아이 중 특정한 수의 N개의 아이가 오픈된다면, "오픈 카운터"가 증분된다는 것을 제공한다. 그렇지 않은 경우에는, "클로즈드 카운터"가 증분된다. 일 실시예에서, 시스템은 우선, 개수 N에 대하여 그룹에 있는 아이의 전체 개수(본 예에서는 10)의 사용을 시도할 수 있다. 일부 실시예에서, 파라미터의 모든 조합을 시도한 후에도 가공 파라미터를 식별할 수 없다면, N의 값을 (본 예에서는 9로) 감소시키고, 파라미터 검색 프로세스를 반복한다. 이 값에서 가공(working) 파라미터를 발견하였다면, 프로세스는 여기에서 중지될 수 있고, 그렇지 않은 경우, 프로세스는 N을 다시 감소시켜(본 예에서는 8로 감소시킴) 스캔을 재시작할 수 있다. 이러한 과정은 N이 소정의 하한에 도달할 때까지 반복될 수 있다.

완화된 아이 기술을 지원하기 위해, 스캔 엔진(345)은 아이 모니터(340)로부터 아이 정보를 간단히 수신하는 대신, "완화량(370)"(따라서, N 또는 관련값의 현재의 최소값일 수 있음)을 아이 모니터(340)에 제공한다. 이 기술은 아이 완화가 없는 파라미터 세트와 동일하거나 그보다 양호한 결과(파라미터 세트)를 제공하고자 할 수 있다. N이 10이면, 프로세스는 도 3a와 관련하여 설명되고 도시된 프로세스와 동일하다. N을 점차 감소시킴으로써, 프로세스는 각각의 아이가 오픈되지 않는다면, 클로즈드 카운터에 대한 허용가능한 카운트가 증가되면서, N=10의 환경보다 더 큰 가능한 솔루션 공간을 검색할 것이다. 완화된 아이 기술은, N을 감소시킴으로써, 완벽하지는 않지만 충분한 신호 품질을 제공하기에는 충분히 양호한 파라미터를 찾는 것이 종종 가능하기 때문에 "최대값 고수(stuck to maximum)" 조건을 회피할 수 있다. 감소된 N을 갖는 이러한 "충분히 양호한 파라미터"가 "최대값 고수" 상황으로부터 야기되는 이미지보다 오디오-비주얼 데이터에 대하여 나은 이미지를 제공한다는 것을 실험적인 결과로서 설명할 수 있다. 일부 실시예에서, 아이 모니터는 50 OSD에 있는 오픈 아이의 개수를 카운트하는 카운터와, 오픈 아이의 개수를 현재의 완화량에 비교하기 위한 비교기를 포함한다.

도 4는 완화된 아이 프로세스를 이용하는 아이 모니터의 실시예를 도시한다. 이 도면에서, 아이 모니터(400)는 세트 내에 있는 오픈 아이의 개수를 카운트하기 위한 카운터(405) 및 오픈 아이의 개수(405)를 현재의 완화량 N(410)과 비교하기 위한 비교기(415)를 포함한다. 오픈 아이의 개수가 완화량 N보다 크거나 동일하면, 오픈 카운터(420)가 증가되고, 그렇지 않은 경우에는, 클로즈드 카운터(425)가 증가된다. 일 예에서, 현재의 완화량이 9이면, 세트에서 9 이상의 아이가 오픈이면 오픈 카운터가 증가될 것이고, 세트에서 8 이하의 아이가 오픈이면 클로즈드 카운터가 증가될 것이다. 다른 실시예에서는, 아이 모니터의 특정한 상세가 상이할 수 있고, 그에 대한 비교가 수정된 방식으로 제공될 수 있다.

도 5a, 5b 및 5c는 오버-스캔형 수신기에 대한 스캐닝 시퀀스의 실시예를 도시한다. 도 5a는 대역폭 BW와, 완화 아이 기술을 이용하지 않으면서 등화기 및 PLL에 제공되는 등화 EQ 파라미터의 결합을 위한 스캐닝 시퀀스를 도시한다. 이 스캐닝 시퀀스는 제1 대역폭에 대하여 등화가 점진적으로 증가하는 특정 예를 제공하고, 제2 대역폭에 대해서도 동일한 시퀀스를 따르지만, 실시예는 파라미터의 임의의 특별한 시퀀스에 한정되지 않거나, 상이한 파라미터의 특정 수에 한정되지 않는다. 도 5b는 대역폭 BW와, 완화 아이 기술을 이용하여 등화기 및 PLL에 제공되는 등화 EQ 파라미터의 결합을 위한 스캐닝 시퀀스를 도시하는데, 완화량은 최초에 N=10이고, 이 예에서는 제1 스캔 시퀀스 동안 도 5a와 같이 파라미터 결합의 동일한 시퀀스를 제공한다. 도 5b에 예시한 시퀀스가 만족스러운 결과가 아닌 경우, N은 (이 예에서는 9로) 감소할 수도 있고, 파라미터 스캐닝 시퀀스는 이 감소한 아이 오픈 요건으로 반복된다. 도 5c는 완화량이 N=9인 경우에 반복되는 검색을 도시한다. 검색 프로세스가 아이 오픈의 설정된 수를 야기하는 파라미터를 식별하는 경우, 검색 프로세스는 이 포인트에서 멈출 수 있다. 그렇지 않은 경우에는 스캔은 8로 설정된 N으로 반복될 수도 있다. 이 프로세스는 N이 사전정의된 하한에 도달할 때까지 반복될 수도 있다.

몇몇 실시예에서, 개별 "등화 모니터"를 아이 모니터 기술과 함께 이용하여 파라미터 스캐닝 절차의 속도를 높이는 프로세스가 제공될 수도 있다. 도 6a는 오버샘플링을 제공하는 수신기 처리 회로의 실시예를 나타낸다. 이 예시에서, 전송기로부터의 직렬 데이터(605)는 수신기에 의해 수신되고, PLL(625)에 제공되는 클록 신호(610)와 함께 등화기(615)에 제공된다. 등화기(615)는 스캔 엔진(645)으로부터 수신되는 등화량 EQ(665)에 기초하여 데이터(아날로그 신호로서)를 부스트하고, 등화된 데이터를 샘플러(620)에 전달한다. 샘플러(620)는 입력 아날로그 데이터를 오버샘플링하고, 디지털 오버샘플링 데이터(630)를 생성한다. 이 예시에서, 샘플러(620)는 PLL(625)로부터 수신된 클록 신호를 이용하는데, 그 대역폭(BW)(660)은 스캔 엔진(645)에 의해 제어된다. PLL(625)은 DPLL일 수도 있지만, 이는 모든 실시예에 요구되는 것은 아니다. 동일한 PLL(625)이 각 입력 스트림에 대하여 사용될 수도 있거나, 상이한 PLL이 상이한 입력 스트림에 대하여 사용될 수도 있다. 오버샘플링 데이터(630)는 위상 추적기(636) 및 아이 모니터(640) 둘 다에 제공된다. 아이 모니터(640)는 아이 품질을 계산하고, 이 품질을 위상 추적기(635) 및 스캔 엔진(645)에 보고한다. 위상 추적기(635)는 적어도 부분적으로 아이 정보(655)를 이용하여 추적 알고리즘을 선택하고, 스캔 엔진은 아이 정보(655)를 이용하여 PLL 대역폭, 등화량과 같은 최상의 파라미터 및 다른 파라미터를 결정한다. 완화량 신호(670)는 도 3b에 나타낸 바와 같이 제공될 수도 있다. 위상 추적기(635)는 디코딩된 데이터(650)를 출력한다.

일부 실시예에서, 스캔 엔진은 파라미터의 모든 가능한 결합의 완전한 검색을 실행함으로써 동작할 수도 있다. 예를 들어, 도 9a는 m 대역폭 파라미터(BW) 및 n 등화 파라미터(EQ)가 존재하는 검색 프로세스 시퀀스를 나타낸다. 이 예에서, 스캔 엔진은 (BW1, EQ1) 후보를 시도하고, 아이 모니터로부터 결과를 검사한다. 아이 모니터가 충분한 데이터 품질을 나타내는 값을 보고하는 경우("아이는 오픈됨"), 스캔 엔진은 이 포인트에서 멈출 수도 있고, PLL 및 등화기는 BW 및 EQ에 대하여 이러한 값을 이용할 수도 있다. 그러한 경우가 아니면, 아이 모니터는 다음 후보 (BW1, EQ2)를 시도하고, 그 결과를 검사한다. 이 프로세스는 아이 모니터가 아이를 오프닝하는 결과인 파라미터 결합 후보를 식별할 때까지 또는 아이 모니터가 그 한계(BWm, EQn)에 도달할 때까지 반복된다.

이 스캐닝 기술이 일반적으로, (길이 및 품질에 있어서 변화하는) 다양한 케이블을 사용하는 다양한 송신기를 처리하는데 있어서 우수한 결과 및 유사한 이슈를 제공할 수 있다고 하더라도, 이러한 스캐닝 알고리즘에 기초한 모든 파라미터 조합들의 전체 검색은, 파라미터의 수와 그 결과적인 조합이 증가함에 따라 더욱더 많은 시간을 소비하게 될 것이다. 예를 들어, 4 EQ 값뿐만 아니라 3 PLL BW값이 존재하면, 스캔 엔진은 이들 2개의 파라미터의 가능한 12개의 조합을 잠재적으로 검색할 것이다. 가능한 EQ 및 BW의 수가 증가함에 따라, 조합의 수는 더 증가한다. 또한, 다른 예에서, 3번째의 가능한 파라미터 세트로서 3개의 상이한 완화량(RLXA)이 존재하면, 이제 검색은 잠재적으로 3×4×3=36개의 파라미터 조합이 될 것이고, 이는 스캔 엔진에 대해 무시할 수 없는 시간을 요구할 것이다.

이 이슈를 해결하기 위해서, 일부 실시예들은 다른 파라미터로부터 등화량 스캐닝을 분리시키는 처리를 포함한다. 이전 예에 있어서, 스캔될 전체 후보는 36개의 조합 대신에 3(BW)×3(RLXA)+4(EQ)=13개의 조합이 될 것이다. 개별 평가에 대해 (BW, RLXA, 또는 기타와 같은) 다른 파라미터에서 EQ를 선택하는 이유는, EQ값이 다른 파라미터들에 대해 충분히 또는 완전히 직교하고, 그에 따른 효과가 다른 파라미터들로부터 충분히 독립적으로 측정될 수 있기 때문이다. 등화는 실제 시간 주기, 또는 아날로그 도메인의 "1" (또는 "0") 펄스의 "폭"에 영향을 미치고, 이는 결과적으로 오버 샘플링된 데이터(OSD)의 "1" 또는 "0"의 수에 영향을 미칠 수 있다. 주어진 케이블(길이 및 특성)에 대해 완전히 등화되면, 각각의 데이터 "1" 또는 "0"에 대해 OSD에서 5개의(5x 오버 샘플링 시스템) "1" 또는 "0"이 존재한다. 등화가 완전하지 않으면, 그에 따라 더 좁은 펄스가, 단지 4 또는 3개의 샘플과 같이, 유닛당 더 적은 샘플로 감소될 수 있다. 반대로, 대역폭 또는 관계량과 같은 다른 파라미터는 "1" 또는 "0" 펄스의 폭에 대해 거의 영향을 미치지 않을 것이다. 이에 따라, 일부 실시예에서는, 등화의 효과를 독립적으로 측정하고, 최적의 등화량을 찾는 것이 가능하고, 그 결과로서 수신기에 대한 파라미터의 설정에 요구되는 검색 공간을 감소시킨다.

도 6b는 오버 샘플링을 제공하는 수신기 처리 회로의 일 실시예를 도시한다. 이 도면은 도 6b에 도시된 시스템과 유사한 시스템을 제공하지만, 등화(EQ) 모니터(675)가 추가된다. 일부 실시예에서, EQ 모니터(675)는, "1" 또는 "0" 펄스의 폭을 측정함으로써 현재 등화가 충분한 지의 여부를 나타내는 "EQ 정보(680)"를 생성한다.

다양한 실시예에서, 신호 폭의 측정은 몇몇의 상이한 방법으로 구현될 수 있다. 예를 들어, 샘플을 계수함으로써 이 측정을 제공하는데 있어서의 어려움은, 각 "1" 또는 "0" 펄스의 실제 중심이 공지되지 않기 때문에 발생할 수 있고, 이에 따라, 각 "1" 또는 "0"의 개시가 공지되지 않을 수 있다. 이 문제점을 해결하기 위해서, 도 7은 다수의 처리 스테이지를 포함하는 폭 측정 프로세스를 도시한다. 이 도면에서는, 예를 들어, 파이프라인형 배열에서 5개의 스테이지가 OSD를 저장하는데 사용된다. 각 스테이지에서, 현재 제1 위치로부터 시작하여, (4개 또는 5개의 샘플에 대해 제공되는 것과 같이) 충분히 폭이 넓은 펄스가 존재하는지 여부가 결정된다. 예를 들어, OSD 데이터(705)는 제1 스테이지(710)에서 수신될 수 있고, 이 단계에서는 폭이 검사된다(715). 계속하여 제2 스테이지(720)의 다음 샘플로 이동하고, 펄스 폭이 검사(725)될 수 있다. 이 프로세스는 계속하여 스테이지 n(730) 및 폭의 검사(735)를 통해 각 펄스의 폭을 검사하고, 이에 따라 펄스의 가능한 모든 시작점을 검사할 수 있다. 이 프로세스에서는, 현재 신호 폭이 무엇인지를 결정하기 위해 다양한 결과를 사용할 수 있을 것이다. 다른 실시예들에서는, 예를 들어, 얼마나 많은 샘플이 각 펄스로부터 취해지는 지에 따라서 다른 처리 깊이가 사용될 수도 있다.

몇몇 실시예에서, EQ 모니터는 아이 모니터에 이용되는 프로세스와 유사한 프로세스를 구현할 수 있을 것이다. 이러한 프로세스는 위상 추적기의 중심 포인터가 불완전한 방식으로 신호 지터(jitter)를 추적(tracking)할 수 있다는 가정에 기초한다. 아이 모니터에 대한 전술한 프로세스에서는 중심 포인터에 중심이 위치한 3 OSD가 동일한 값을 가지는지 여부에 대한 판정이 이루어진다. 이러한 판정은 각 펄스의 폭을 검사할 뿐만 아니라, 포인터가 아이의 중심에 위치하는지 여부 또한 검사한다. 그러나, EQ 모니터를 위한 프로세스에서 폭을 검사하기 위해서만 필요할 수 있을 것이다. 몇몇 실시예에서, 중심 포인터에서 일부의 스큐가 허용된다. 도 8은 샘플 값을 이용하는 폭 결정 프로세스를 도시한다. 이러한 프로세스에서, 음영으로 처리된 원은 모니터에 의해서 검사된 OSD를 나타낸다. EQ 모니터를 위한 제1 케이스(825)는 중심 포인터(815)가 펄스의 중심을 지시하고, 중심 샘플의 각 측 상에서의 샘플이 동일한 값을 가지는, 아이 모니터에 대하여 가정된 것과 동일하다. 그러나, 제2 케이스(830) 및 제3 케이스(835)에는 펄스의 폭의 검사시에 중심 포인터(815)의 하나의 OSD 스큐가 허용되어, 중심 샘플들 중 3개가 동일한 값을 가지는 것으로 결정된다. 이러한 스큐를 허용함으로써, 중심 포인터가 아이의 중심에 존재하지 않는 경우에도, 데이터 펄스의 폭에 대한 등화가 충분한지 여부를 판정하는 것이 가능하다. EQ 모니터는 결정이 이용될 수 있기 전에 모니터가 충분한 이미지 데이터를 보는 것을 가능하게 하는 저역 통과 필터를 포함하는(이에 한정되지 않음) 아이 모니터에 포함되는 다른 특징을 이용할 수 있을 것이다.

몇몇 실시예에서, 스캔 엔진은 스캐닝 요건을 감소시키는 것을 돕는 프루닝 기능(pruning capability)을 포함할 수 있을 것이다. 도 9b를 참조하면, 도 9a에서 제공되는 것과 유사한 검색이 제공된다. 도 9b에서, (BWm, EQ3)이 최상의 파라미터인 경우에는 파라미터 조합(BWm, EQ3)에 도달할 때까지 모든 다른 이전의 조합을 진행하는 것이 필요하였다. 도 9a에 도시된 바와 같이, (BWm, EQ3)을 넘어서는 파라미터 조합은 검사되지 않는다. 몇몇 실시예에서, 프로세스는 검색의 프루닝을 이용하여 가속될 수 있을 것이다. 도 9c는 프루닝 기능을 이용한 스캐닝 프로세스를 도시한다. 여기서, 프로세스가 (BW1, EQ3)에 도달하는 때에, 스캔 엔진은 EQ 모니터로부터의 보고에 기초하여 EQ3가 충분한 것으로 판정한다. 그러나, 이 예에서는 아이 모니터가 아이가 오픈(open)되지 않은 것으로 보고될 수 있을 것이어서, 엔진은 BW가 여전이 변경될 필요가 있는 것으로 결정할 수 있을 것이다. 일 실시예에서, 파라미터 스캔에서 (BW1, EQ4)를 계속하기보다는 스캔은 동일한 EQ를 가지고서 다음 BW까지 계속되며, 이것은 본 예에서 (BW2, EQ3)이다. 이러한 파라미터 조합이 아이를 오픈하는 경우에는, 파라미터 스캔은 이 지점에서 중단한다. 이러 한 경우가 아니라면, 스캔 엔진은 동일한 EQ를 가지고서 다음 BW를 시도하는데, 이 예에서는 (BWm, EQ3)으로 나타나 있다. 다른 조합은 검사되지 않는다. 몇몇 실시예에서, 이러한 프루닝 프로세스는, 예를 들면 값이 각각의 후보를 나타내며 수신기 파라미터를 검색하는 데에 이용되는 카운터의 증가 로직을 변경함으로써 구현될 수 있을 것이다.

몇몇 실시예에서, 등화기는 적응형 등화를 위하여 디지털 방식으로 제어된다. 아래에서는 오버샘플링(over-sampling) 기반 직렬 링크 수신기 제품에서의 적응형 등화를 위하여 아날로그 등화기를 디지털 방식으로 제어하는 프로세스를 기술한다. 이러한 프로세스는 각각의 가능한 등화 값을 위하여 오버샘플링된 데이터를 모니터링하고, 최상의 것을 결정한다. 이러한 접근 방식은 우리가 적응형 등화를 위하여 복잡한 아날로그 적응형 등화기 대신에 간단한 아날로그 등화기를 이용할 수 있도록 한다.

수신기를 위한 정확한 양의 등화를 제공하기 위하여, 아날로그 등화기가 통상적으로 이용되어 왔다. 그러나, 이러한 등화기는 다른 고성능 아날로그 블록과 마찬가지로 설계 세부사항에서 매우 민감할 수 있을 것이며, 고속 신호용 설계가 어려울 수 있을 것이다. 따라서, 적응형 등화 효과를 위하여 복잡한 아날로그 등화기 대신에 간단한 아날로그 등화기에 대한 디지털 제어가 제공될 수 있을 것이다.

도 10은 수신기 시스템의 실시예의 도면을 제공한다. 이 도면은 특히 비디오 신호를 고려한 것이지만, 본 발명의 실시예는 이러한 유형의 신호에 제한되지 않는다. 이 도면에서, 아날로그 프론트 엔드(1002)는 등화기(1004)와 샘플러(1006)를 포함한다. 일부 실시예에서는, 별개의 서브시스템이 R(적색)(1008), G(녹색)(1012) 및 B(청색)(1014) 신호 컴포넌트에 제공되며, 각 서브시스템은 위상 추적기(1016)(이는 디코딩된 데이터(1022, 1026 및 1030)를 출력함), 아이 모니터(1018) 및 EQ 모니터(equalization monitor)(1020)를 포함한다. 아이 모니터(1018)는 오버샘플링된 데이터에 기초하여 아이의 오픈도의 레벨을 검사한다. 아이 모니터(1018)의 출력은 아이가 특정한 표준값에 오픈되어 있는지의 여부를 표시한다. 아이 모니터(1018)는 위상 추적기(1016)를 위하여 위상 추적 알고리즘을 튜닝하는데 사용될 수 있다. EQ 모니터(1020)는 오버샘플링된 데이터를 검사하고, 현재 등화 량(current equalization amount)이 예컨대 충분하지 않은지(과소 등화) 또는 너무 많은지(과대 등화)의 여부를 판정한다. 아이 모니터(1018) 및 EQ 모니터(1020)는 함께 EQ 품질 정보(1024)(1028 및 1032)를 제공한다. 각각의 채널에 대한 EQ 품질 정보는 등화 값(1036)을 판정하는 EQ 제어기(1034)에 제공될 수 있다.

EQ 모니터(1020)에서, 등화에 대한 신호 반응에 관한 특정한 사실은 "과소 등화 경우"를 검출하는데 사용될 수 있다. "과소 등화"에서는, 일련의 "0" 이후의 짧은 "1" 신호(또는 일련의 "1" 이후의 짧은 "0" 신호)는 정상치보다 짧아진다. 예컨대, 송신기가 "1101" 비트 스트림을 전송하는 경우를 상정한다. 정상 동작을 위한 5x 오버샘플링 수신기에서(즉, EQ 값이 정확하면), 오버샘플링된 신호는 11111_11111_00000_11111이다. 그러나, "과소 등화" 환경에서는, 오버샘플링된 신호가 11111_11111-0000_11111, 즉 정상적인 5개의 "0" 대신에 4개의 "0"으로 "0"이 오버샘플링된다. 이 지표는 과소 등화 검출에 사용될 수 있다.

한편, "과대 등화"는 신호의 전이 에지에 오버슈트(overshoot)를 생성할 수 있다. 그러나, 오버슈트가 있는 경우에도, 샘플러의 출력은 정상인 경우와 유사하기 때문에, 이러한 지표가 오버샘플링된 데이터에서 검출되기가 쉽지 않다. 일부의 경우, 일련의 "0" 이후의 짧은 "1" 신호는 6개의 "1"로 오버샘플링되기 때문에, 과소 등화 효과와 반대의 효과가 나타난다.

그러나, 많은 경우, 오버샘플링된 데이터 하나로부터 과대 등화 경우를 검출하기는 쉽지 않다. 이 때문에, 과소 등화 검출에만 기초하여 최상의 EQ 값을 식별하는데에 프로세스가 적용될 수 있다.

이 프로세스에서, 판정되는 이슈는 "1"이 길고 "0"이 짧은 경우(또는 "0"이 길고 "1"이 짧은 경우)를 검출하는 것이 얼마나 쉬운지 또는 얼마나 어려운지(즉, 구현 비용의 레벨이 어느 정도인지)이다. 이는 가능한 ISI(inter-symbol interference)를 판정하는 데에 참조될 수 있다.

5x 오버샘플링된 수신기에서, 50비트의 오버샘플링된 데이터(OSD)가 각 주기마다 제공된다. 따라서, ISI 경우의 검출을 위해, "11111_11111_0000" 마스크(이는 긴 "1" 신호 때문에 실제로는 "111111111_0000"임)와 OSD의 모든 가능한 50가지 위치(긴 "1"의 시작 위치가 알려지지 않았기 때문)를 비교하는 것이 가능한데, 이를 구현하는 것은 매우 고가일 수 있다. 일부 실시예에서는, 저가의 대체 방식이 구현될 수 있다. 이 프로세스에서, 2가지 사실이 구현에 영향을 미친다. 우선, DE=0 기간(동기(sync) 기간을 나타냄)에, 제어 문자 세트가 전송되는데, 이 제어 문자 세트는 "1101010101", "0010101010", "1101010100" 또는 "0010101011"의 형태이다. 각 제어 문자 세트는 "1101010101"의 세 번째 위치의 "0", "1101010100"의 첫 번째 위치의 "1" 및 세 번째 위치의 "0" 등과 같은, 가능한 ISI 위치를 갖는 것을 알 수 있다. 따라서, DE=0(동기) 기간에, 각 문자 세트(이 예에서는 10 비트 문자 세트)에는 적어도 하나의 가능한 ISI 위치가 있다. ISI 경우의 실제 체크가 없는 경우에도, 가능한 ISI 경우의 수, 및 좁은 "1" 또는 "0"의 수를 간단히 계산함으로써 가능한 ISI 경우에 실제로 발생하는 "과소 등화 경우"의 수를 대략적으로 판정할 수 있다.

그러나, 좁은(narrow) "1들" 및 "0들"(OSD에서 "11111" 대신 "1111" 또는 "00000" 대신 "0000")을 검출하는 것은 OSD가 정렬되어 있지 않기 때문에 여전히 비용이 많이 들 수 있으므로, 시스템은 "1들" 또는 "0들"의 시작 및 종료점들이 존재하는 곳을 알지 못할 것이다. 이 때문에, 좁은 "1들" 또는 "0들"을 체크하기 위하여 각각의 가능한 5 비트 오프셋에 대하여 5 경우들이 필요하며, 이는 계산적으로 비용이 많이 든다(computationally expensive). 대안으로서, 동작 비용을 감소시키기 위하여 중심점이 이용될 수 있다. 중심점은 그로부터 OSD 내의 데이터 값이 선택되는 포인터(예를 들면, 신호의 위치들 0 내지 4 중 하나에 대한)이다. 위상 추적기(phase tracker)는 항상 아이의 중심에서 중심 포인터의 위치를 지정하려고 시도한다. 중심 포인터는 그 자신을 각각의 5 오버 샘플된(5 over-sampled) 데이터의 중심에 정렬하려고 시도한다. 추적 절차 동안, 중심 포인터는 항상 중심에 정렬되지 않을 수도 있지만, 시간에 걸쳐 추적되면, 그것은 일반적으로 아이의 중심에 위치되며 중심을 추적한다. 이 때문에, 중심 포인터는 OSD 내의 각각의 비트에 대한 5 비트 경계(시작/종료)가 어디에 위치되는 지를 보여주는 기능을 한다. 따라서, 5개의 가능한 오프셋 경우들을 반드시 고려해야 하는 것은 아니다. 일부 실시예에서는, 대신에 시스템이 오직 하나의 경우만 체크하면 된다.

일부 실시예들에서, EQ 모니터는 이 사실들을 이용하며 DE=0 주기에서 좁은 "1들" 또는 "0들"을 체크함으로써 "과소 등화(under equalization)"를 식별한다. EQ 모니터는 DE=0 주기에서 비트들의 수 및 좁은 비트들의 수를 카운트하고 전자에 대한 후자의 비가 특정한 임계치보다 크다면, EQ 모니터는 "과소 등화"가 존재하는 것으로 결정한다.

일부 실시예들에서, EQ 제어기는 각각의 채널로부터 "과소 등화" 정보를 모은다. 또한, 그것은 각각의 채널의 아이 모니터(eye monitor)로부터 "아이 오픈(eye openness)" 정보를 모은다. 상기 정보에 기초하여, EQ 제어기는 각각의 가능한 EQ 값(가장 적합한 후보들)을 평가하고 최상의 것을 선택한다. 예를 들어, n개의 가능한 EQ 값 후보들, 즉 EQ0, EQ1, EQ2,...,EQn이 존재하는 것을 가정할 수 있다. 본 예에서, EQ0는 가장 약한 EQ 값이고 EQn은 가장 강한 등화이다. EQ 제어기는 전원이 턴온되고/거나 케이블이 플러그인되는 것과 같은 일들이 발생할 때 리셋한다. 리셋 후, EQ 제어기는 먼저 EQ₀를 시도한다. EQ 제어기는 EQ₀를 등화기에 인가하고, EQ 모니터의 동작 및 아이 모니터의 동작의 종료를 기다린다. 아이가 오픈되면, 현재의 등화가 충분한 것으로 결정될 수 있다. 아이가 클로즈되면, EQ 모니터의 출력이 조사될 수 있다. 데이터가 과소 등화가 존재하는 것을 나타내면, EQ 모니터는 "과소 등화"를 나타낼 것이고, 그렇지 않은 경우에는 현재의 등화가 허용 가능한 것으로 결정할 것이다. 과소 등화가 존재하면, EQ 모니터는 EQ1을 시도할 것이다. EQ1이 여전히 과소 등화를 발생시키면, EQ 모니터는 EQ2를 시도할 것이며, 필요한 경우 EQn까지 계속할 것이다. 한편, 현재의 등화가 충분하면, EQ 모니터는 이 시점에 중단하고 현재의 값을 이용한다. 일 실시예에서, EQ 모니터는 항상 가장 약한 등화 값, 즉 EQ0로부터 시작하고, 이 점으로부터 증가한다. 그러한 시스템에서, 이러한 처리 순서의 이유는 EQ 모니터는 일반적으로 "과소 등화"를 검출할 수 있지만, "과대 등화(over equalization)"는 검출할 수 없기 때문이다. 따라서, 처리는 등화의 가장 약한 레벨로부터 시작하여 더 이상 "과소 등화"가 발견되지 않는 때 중단할 수 있다.

일부 실시예들에서, EQ 제어기는 케이블이 플러그인되는 경우, 클록 신호가 케이블을 통하여 들어오는 경우, 전원이 턴온되는 경우, 등과 같은 특정 상황들에서 다시 그 동작을 리셋 및 시작할 것이다. 일부 실시예들에서, EQ 제어기가 가장 적합한 것을 찾으면, EQ 모니터 및 아이 모니터의 결과들을 보존하고, 이 값들의 상당한 변화량이 존재하면, 검색을 다시 리셋 및 시작할 것이다. 이를 통하여, 일부 조건이 변경되고 더 이상의 가장 적합한 것이 아닌 경우에도 EQ 제어기가 하나의 값에 고정되는 것을 방지할 수 있다.

EQ 제어기는 각 채널로부터 "완료"(down) 또는 "과소 등화"(under equalization) 신호들을 수신한다. EQ 제어기는, 3개의 EQ 모니터 모두가 자신들의 동작을 완료하였음을 가리키는 3개의 "완료" 신호가 활성화되어 있는 경우에만 EQ 모니터의 결과를 평가한다. EQ 제어기는 적어도 하나의 채널이 "과소 등화"라고 답하면 "과소 등화"가 존재한다고 판정한다. 이것은 일반적으로 각 채널의 특징에 차이가 존재하기 때문에 원뿔이다. 예를 들어, "청색"은 등화가 충분하다는 것을 가리키지만 "녹색"은 "과소 등화"를 가리킬 수 있다. 이러한 경우, 등화값을 증가하려는 시도가 존재한다.

일부 실시예에서는, "상대적 아이" 개념을 이용하여 오버샘플링 기반 직렬 링크 수신기 제품에서 적응성 등화를 위한 디지털로 제어되는 아날로그 등화기의 성능을 개선한다. 일부 실시예에서, 상대적 아이 개념은 오버샘플링된 데이터로부터 절대 아이뿐만 아니라 상대 아이를 측정하고, 최상의 등화값을 결정한다. 이러한 방안에 의해 이전의 방법들에 비해 등화값을 보다 양호하게 선택할 수 있다.

복잡한 아날로그 등화기를 대체할 수 있는 적응성 등화 효과를 위한 간단한 아날로그 등화기를 디지털로 제어하는 방안을 이용할 수 있다. 그러나, 이 방안에는 두 가지 문제점이 있을 수 있다. 첫번째로는, 프로세스가 긴 "0's"(또는 "1's") 후에 짧은 "1"(또는 "0")에 기초하여 과소 등화를 검출한다. 이 방법은, 등화값에 상관없이 잡음이 발생하며 항상 좁은 "1"(또는 "0")을 만드는 일부 송신기에서 문제점이 있을 수 있다. 이러한 송신기를 이용하게 되면, 이전 알고리즘은 최대 등화값이 짧은 케이블에 대해서도 충분하지 않을 수 있다는 결론에 도달하게 된다. 두번째로, 긴 "0's"(또는 "1's")) 후에 짧은 "1"(또는 "0")을 검출할 때 구현 비용을 줄이기 위해, 이 방법은 DE=0 인 기간에서만 좁은 "1"("0")을 측정한다. 그러나, DE=0 기간은 DE=1인 기간에 비교하여 때때로 다른 아이 형상을 나타낸다. 따라서, DE=0인 기간에서만 등화 효과를 측정하는 것은 많은 경우에 실제 등화 효과를 나타낼 수 없다.

일부 실시예에서는, 다른 방안을 이용하여 이러한 사항들을 다룬다. 일부 실시예에서는, 제안한 방안이, 정확한 등화가 아이 오픈을 증가한다는 사실에 기초하고 있다. 이 방안에서는, 먼저 아이 오픈의 측정값이 존재하고, 이 측정값에 기초하여 최상의 등화값을 판정할 수 있다.

일부 실시예에서, 2개의 서로 다른 아이 측정을 이용할 수 있다. 하나는 절대 아이 오픈이고 나머지 하나는 상대 아이 오픈이다. 전자는 DVI 호환 소스를 위해 사용되는 아이 측정이며 후자는 DVI 비호환 소스를 위해 사용되는 것이다. 후자는 한 방식으로 DVI 호환 소스들을 커버할 수 있기 때문에, 상대 아이만을 이용한다. 이러한 값들 둘 다는 DVI 호환 소스를 위해 정밀도를 더 제공하는 구현예에서 존재하지만, 일부 경우에서는 후자만이 사용된다.

상대 아이는 현재 중심 포인터에 기초하여 정의된 아이이다. 이것은 중심 포인터에 의해 지적된 OSD와 동일한 값을 갖는 인접하는 OSD들의 수를 카운팅함으로써 측정된다. 예를 들어, 중심점이 00000(5 x 오버샘블링 시스템에서의 5개 OSD)의 중심에 있다고 가정하면, 펄스가 100% 오픈되어 있다고 할 수 있다. 반면에, 10001에 대해서는 60% 오픈되어 있고, 11011에 대해서는 20% 오픈되어 있다고 판정할 수 있다. 이 정보를 이용하여 가능성있는 등화값 후보 각각에 대하여 아이 오픈을 측정할 수 있다.

그러나, 이러한 상대적 아이 오픈도(relative-eye openness)는 계속적으로 움직일 수 있는 현재의 센터 포인터의 값에 의존하기 때문에, 센터 포인터가 변화하고 있는 중에는, 아이 오픈도의 잘못된 값을 얻을 가능성이 있다. 예를 들어, OSD 11100000일 때, 센터 포인터가 6번째 위치에 있다면, 아이는 100% 오픈된 것이다. 그러나, 센터 포인터가 현재 5번째 위치에 있고, 6번째 위치로 가고 있는 중이라면, 아이는 80% 오픈된 것으로 보고된다. 이것은, 아이 오픈도 계산에서 어느 정도의 가능한 에러는 허용되어야 함을 의미한다. 이를 위해 카운터가 사용되고, 오차의 비율이 일부의 임계값보다 낮다면, 에러는 무시될 수 있고, 아이 오픈도 값이 얻어진다. 예를 들어, 가능한 일 구현예에서는, 한 측정에서 아이가 60% 오픈이 아니면, narrow_eye_open_60이라고 칭해지는 카운터가 1만큼 증분되고, 최종적으로, 총 테스트 횟수에 대한 narrow_eye_open_60의 비율이 임계값보다 낮으면, 아이가 60% 오픈되었다고 할 수 있다.

이러한 아이 측정은 DE 값에 무관하게 수행될 수 있다. 이는, 몇몇 실시예들에서, 이전 방법에서 필요했던 것처럼 긴 "0"("1") 다음에 짧은 "1"("0")을 검출할 필요가 없기 때문에 가능한 것이며, DE=0 주기에서만 측정하면 되게 하므로, 구현 비용을 감소시켜 준다.

이러한 상대적 아이 오픈도 정보가 각각의 가능한 후보값마다 계산되고, 이 정보에 기초하여, 최적값이 선택된다. 다르게는, 후보들 중의 최소값으로부터 아이 오픈도의 체크가 있을 수 있고, 등화값이 아이를 특정 % (예를 들어 60%)보다 많이 오픈시킨다면, 프로세스는 거기에서 멈추게 되고, 현재값을 사용할 수 있다.

몇몇 실시예들에서, 앞에서 설명한 본 섹션의 세부사항들 중 일부는, 사용되지 않을 수도 있고, 수정된 형태로 사용될 수도 있다.

이하에서는, 본 발명의 몇몇 실시예들에서 사용될 수 있지만 다른 실시예들에서 사용되지 않는 논-코히어런트 오버샘플링 기반의 위상 추적기(non-coherent over-sampling based phase tracker) 내의 코히어런트 송신기로부터 오는 입력 스트림을 처리하기 위한 두가지 방법을 설명한다.

도 11은 (a) 논-코히어런트 송신기(TX)(1100), (b) 코히어런트 송신기(1120), 및 (c) 논-코히어런트 수신기(RX)(1140)의 실시예의 개략적인 다이어그램이다. 논-코히어런트 송신기에서, 데이터(R/G/B)(1104)가 직렬화기(1108)에 의해 처리되어, PLL(1110)을 통과하는 클록(1106)을 사용하여 직렬화된 데이터(1112)가 발생된다. 이러한 이유로, 직렬화된 데이터(1112)는 PLL의 지연을 갖는다. 반면에, 클록 채널에 대하여, 클록 신호(1106) 자체는 송신되기 전에 PLL을 통과하지 않고, 직접 전달된다. 따라서, 클록 채널 내에서의 클록은 PLL의 지연을 갖지 않는다. 데이터와 클록 간의 이러한 지연 차이는 논-코히어런트 수신기에서 보상된다. 논-코히어런트 수신기(1140)에서, 역-직렬화기(1148)는 직렬화된 데이터(1144)를 얻고, 클록(1146)은 PLL(1150)을 통과한다. 따라서, 역-직렬화기에서 사용되는 클록은 PLL(1150)에 의해 제공되는 지연을 갖는다. 따라서, 송신기의 PLL(1110)의 지연과 수신기의 PLL(1150)의 지연이 일치하면, 클록 및 데이터 관계는 역직렬화기(1148)에서 일치하게 된다.

그러나, 송신기가 코히어런트하다면(1120), 클록 채널(1134) 또한 이미 PLL을 통과한 클록 신호(1126)를 송신한다. 따라서, 수신기(1140)가 논-코히어런트이면, 역직렬화기(1148)에서 사용되는 클록 신호(1146)는 송신기 PLL(1130) 및 수신기 PLL(1150) 둘다에 의해 부과된 지연을 갖는다. 그러므로, 역직렬화기(1148)에서는 클록과 데이터 간에 지연 불일치가 발생한다. 이러한 불일치는 오버샘플링된 데이터에 영향을 주고, 크고 빠른 지터 움직임을 유발한다.

이러한 문제를 해결하기 위한 종래의 시스템 및 방법은 역직렬화기 내에 존재하는 디지탈 위상 추적기에 초점을 맞춰왔다. 즉, 그러한 시스템 및 방법은 이러한 지연 불일치를 처음부터 제거할 방안에 대해 초점을 맞춘 것이 아니라, 지연 불일치에 의해 유발되는 크고 빠른 지터를 다루는 방안에 초점을 맞춰왔다. 본 발명은 먼저 이 문제 자체를 해결하고 (즉, 지연 불일치를 어떻게 감소시킬지), 크고 빠른 지터를 다루는 방안을 제안한다.

일부 실시예에서, "PLL 대역폭 탐색(PLL bandwidth searching)" 기술은 입력 스트림을 위한 최적의 대역폭을 찾는 데에 사용된다. 일부 실시예에서, "클록 샘플링(clock sampling)" 기술은 현재 데이터 채널의 지터(jitter) 특징이 이용된다는 것을 보여주고 있다. 이들 두 가지 기술은 개별적으로 적용될 수도 있고, 또는 개선된 성능을 위해 동시에 적용될 수도 있다. 그 결과, 전반적으로, 논-코히어런트 수신기에서 코히어런트 입력 스트림을 처리하는 데에 있어 성능이 개선된다.

PLL 대역폭 탐색 기술은 클록과 데이터 간의 지연 차를 최소화하는 데에 사용되어, 수신기 PLL의 대역폭을 증가시킬 수 있다. 대역폭(BW)이 증가하면, PLL 지연은 더 작아져, 데이터와 클록 간의 지연차도 또한 (코히어런트 송신기에 대해) 작아지게 된다. 그러나, 논-코히어런트 송신기에 대해 Rx PLL의 지연이 감소하는 것은 더 큰 지연 불일치를 의미하기 때문에, BW는 반드시 아이에 보이지 않게 증가해야 한다. 따라서, 송신기의 특성(특히, 송신기 PLL의 지연, 즉 BW)에 기초하여 B/W를 조정할 필요가 있다. 도 12a는 오버 샘플링 수신기의 실시예를 도시한다. 도 12a는 직렬화된(serialized) 데이터(1205)와 클록 신호(1210)를 수신하는 비직렬화기(de-serializer)(1215)를 포함하는 접근 방법을 도시한다. 이 도시에서, 샘플러(1220)는 들어오는 직렬화 데이터(1205)를 오버 샘플링하고, 위상 추적기(1235)는 오버 샘플링된 데이터 중에서 하나의 값을 선택하여 디코딩된 데이터(1245)를 생성한다. 또한, 아이 모니터(1240)는 아이의 품질을 검사한다. 아이 모니터(1240)는 아이 품질에 기초하여 위상 고정 루프(phase lock loop)(1230)의 특징을 결정한다. 특징의 결정은, 데이터와 클록 간의 지연 불일치가 오버 샘플링된 데이터의 아이에 영향을 끼친다는 사실에 근거한다. 크고 빠른 지터가 있을 때 일어날 수 있는 큰 불일치가 있다면, 이것은 더 작은 아이 오프닝을 야기할 수 있다. 반면, 작은 불일치만이 있다면, 아이가 더 크게 오픈될 수 있다. 일부 실시예에서, 이러한 사실에 기초하여, 여러 개의 서로 다른 PLL B/W 후보들이 하나씩 시도되고, 아이 품질은 아이 모니터로부터 보고된다. 그래서, 현재의 인입 입력 스트림에 대한 최상의 PLL B/W가 선택될 수 있다. PLL 대역폭을 너무 자주 변경하는 것을 방지하기 위해, (카운터와 같은) 일부 종류의 필터가 이용되고, 따라서, 대역폭은 시스템이 충분한 개수의 아이를 모니터링했을 경우에만 변경된다.

이하에서는 클록 샘플링 기술을 설명한다: 지연 불일치에 의해 야기되는, 크고 빠른 지터를 다루기 위한 이전에 제안된 특정한 방법들은, 데이터가 충분한 데이터 전이(즉, "1"에서 "0"으로 또는 "0"에서 "1"로의 전이)를 포함하지 않을 경우 문제가 생긴다. 이것은 지터 움직임을 인식하는 한 방법이 데이터 에지(전이) 움직임을 바라보는 것을 포함하기 때문이다. 그러나, 일부 데이터 스트림에서, 아주 낮은 전이 밀도인 것이 가능하다. 이러한 경우, 이것을 추적할 만큼 충분히 빠른 지터 움직임을 인식하는 것이 가능하지 않을 수도 있어, 이것은 비디오 데이터의 픽셀 오류와 같은 오류를 일으킨다. 이러한 문제를 해결하기 위해, 방법은 "클록 샘플링" 기술을 사용할 수 있다. 도 12b는 수신기에서의 클록 샘플링의 실시예를 도시한다. 도 12b의 많은 구성요소들이 도 12a의 구성요소와 유사하다. 종래의 시스템에서, 클록 채널의 클록 신호는 클록 신호를 생성하는 데에만 사용되었다. 일부 실시예에서, 클록을 생성하는 데에만 제한되지 않고, 시스템은 클록 신호 자체를 샘플링한다. 도 12a에 도시된 구성 요소 외에, 제2 샘플러(1255)는 클록 신호를 샘플링하여 오버 샘플링된 클록 신호(1260)을 제공한다. 오버샘플링된 클록 신호(1260)는 각각의 사이클 내에 2개의 전이를 포함할 수 있고, 이 2개의 전이를 통해, 데이터 스트림 내에 전이가 거의 없더라도 지연 불일치로 인해 발생하는 고속의 대형 지터(jitter)를 충분히 추적할 수 있다. 예를 들어, TMDS(Transition Minimalized Differential Signaling) 코딩의 경우, 들어오는 데이터에는 22개의 연속적인 "1"(또는 "0")이 존재할 수 있다. 이 경우가 바로 정확하게 추적하는 것이 가장 어려운 경우 중 하나일 수 있다. 그러나, 이와 같은 경우에도, 클록을 샘플링함으로써, 지터 움직임을 빠르고 정확하게 검출하는 것이 가능하다.

DVI(Digital Visual Interface)는 플랫 패널 LCD 디스플레이 및 디지털 프로젝터와 같은 디스플레이 장치와 함께 사용하기 위한 디지털 디스플레이 워킹 그룹(Digital Display Working Group)의 비디오 인터페이스 표준이다. HDMI(High-Definition Multimedia Interface)는 디지털 오디오/비디오 인터페이스의 표준인 인터페이스이다. 이들 인터페이스 표준은 예를 들어, 데이터 시스템의 일 실시예를 도시한 도 13의 시스템에서 이용될 수 있다. 도시된 바와 같이, 데이터 시스템은 데이터를 전송하는 송신기(1305)로서 도시된 제1 네트워크 장치를 포함한다. 데이터는 미디어 데이터를 포함하지만, 이에 한정되지 않는다. 데이터 시스템은 전송된 데이터를 수신하는 수신기(1310)로서 도시된 제2 네트워크 장치를 더 포함한다. 수신기(1310)는 수신한 데이터를 모듈 또는 모듈들에 제공하여, 데이터(1315)를 처리 및 구동한다. 본 예시에서, 데이터는 디스플레이(1320) 및 오디오 스피커(1325)로서 도시된 미디어 서비스에 제공된다.

몇몇 실시예는 HDMI 호환형 제품을 포함한 제품에서 DVI 호환형 입력 비디오 스트림과 DVI 비호환형 입력 비디오 스트림, 또는 서로 다른 아이 품질(eye quality)을 갖는 기타 스트림의 처리를 제공한다. DVI는 상호 운용을 만족시키기 위해 송신기와 수신기가 필요로 하는 아이 특성에 관한 규격을 포함한다. 그러나, 시판 중인 몇몇 송신기는 DVI 규격을 따르지 않으므로, DVI 비호환형 송신기이다. 이와 같은 경우, DVI 호환형 송신기로부터 신호를 예상하는 위상 추적기는 DVI 비호환형 송신기로부터의 신호에 대해 열악한 품질 결과(예를 들어, 오디오 비주얼 데이터의 경우 잡음이 있는 스크린)를 종종 나타낼 수 있다. 또한, 몇몇 사용자는 입력 스트림이 DVI 비호환형으로 될 수 있도록, 확산 스펙트럼 클록을 이용하여 전자기 간섭(eletromagnetic interface; EMI)을 줄이기를 원할 수 있다. 따라서, 위상 추적기가 DVI 호환형 입력과 DVI 비호환형 입력 모두를 처리할 수 있는 것이 바람직할 것이다.

DVI 호환형 입력과 DVI 비호환형 입력은 아이 형상에 있어서 차이가 있을 수 있다. (적어도 다수의 사이클에 걸쳐) 보다 긴 시간 검사를 행하는 경우, DVI 호환형 입력의 아이는 적어도 50% 오픈되어 있다. 한편, 장시간 검사를 행하는 경우, DVI 비호환형 입력의 아이는 그 시간의 일부 동안 닫혀 있을 수 있다. 이러한 차이로 인해, 예를 들어, 본 개시 내용에서 설명한 바와 같이, DVI 호환형 입력을 위한 양호한 위상 추적 알고리즘은 다수의 사이클 동안 아이를 검사하여 아이에 있는 클린 스폿(즉, 클린 스폿(clean spot)에 정렬된 오버샘플링된 데이터) 중 하나를 선택하기 위한 것이다. 이 접근법은 "비추적 알고리즘(non tracking algorithm)"이다. 한편, DVI 비호환형 입력을 위한 최선의 접근법은 아이 움직임을 추적하여 움직이는 아이의 중심에 중심 포인터를 정렬시킬 수 있다. 이 접근법은 "추적 알로리즘"으로 지칭되고, 아래에서 더 상세히 설명된다. 몇몇 실시예에서는, 2개의 서로 다른 알고리즘을 이용하여 DVI 호환형 입력 스트림과 DVI 비호환형 입력 스트림 모두를 처리할 수 있다.

몇몇 실시예에서는, DVI 호환형 알고리즘과 DVI 비호환형 알고리즘 모두를 이용하고, 입력 스트림에 기초하여 2가지 알고리즘 중 하나를 자동으로 선택하는 "이중 엔진(dual engine)" 접근법이 제공된다. 다른 실시예에서, "단일 통합 엔 진(single merged engine)" 접근법은 이들 엔진 모두를 단일 엔진으로 통합한다.

종종, DVI 호환형 신호는, 송신기에서 클록 신호가 전송될 데이터 신호를 생성하는데 이용되는 PLL을 통해 전달되지 않는다는 점에서, "논-코히어런트(non-coherent)"인 것으로 지칭된다. 몇몇 DVI 비호환형 송신기의 경우, 클록 신호는 전송될 데이터 신호를 생성하는데 이용되는 PLL을 통해 전달된다. 이는 종종 "코히어런트(coherent)"로 지칭되고, 종종 다소 닫힌 아이를 발생시키는 추가적인 지연을 추가한다.

도 14A는 데이터 처리를 위한 이중 엔진 접근법을 일 실시예를 도시한다. 본 예시는 아이 모니터(1405), 엔진 결정부(1410), 비추적 엔진(1415), 추적 엔진(1420), MUX(1425; multiplexer) 및 FIFO(1430; First-in, First-out buffer)를 포함한다. 아이 모니터(1405)는 각각의 샘플러를 통해 전이 횟수를 카운트함으로써 아이 오픈 상태를 모니터한다. 아이 모니터의 출력은 "아이가 얼마나 많이 오픈되어 있는가" 및 "아이의 어느 부분이 깨끗한가"를 표시할 수 있다. "엔진 결정부"는 "아이 모니터"의 출력을 얻고, 현재 입력 스트림에 사용할 엔진을 결정한다. 아이가 특정 값(예를 들어, 40%)보다 많이 오픈되어 있는 경우에는, 아이가 DVI 규격을 만족하므로 비추적 알고리즘을 선택하지만, 그렇지 않은 경우(즉, DVI 비호환형)에는, 추적 알고리즘을 선택한다. 엔진 선택 시, 일종의 저역 통과 필터(또는 카운터)를 이용하여 아이 오픈 상태에 관한 충분한 정보를 수집할 수 있도록 아이 모니터에 충분한 시간을 준다. 그 시간이 너무 짧은 경우, 아이 모니터는 단시간 동안 수집된 로컬 정보에 기초하여 아이 오픈 상태를 부정확하게 보고할 수 있다. 예를 들어, 아이 모니터는 아이가 실제로 닫혀 있더라도, "아이"가 40%보다 많이 오픈되어 있음을 지시할 수 있다. 또한, 이로 인해, 화면 이미지에 잡음이 발생할 수 있다. 그 특정 값은 예를 들어, 50%, 또는 45%, 또는 다른 어떤 값과 같은 40%와 다른 값일 수 있다.

비추적 엔진에서, 트랜지션의 수는 각 샘플러를 통해 카운트되고, 최상의 샘플러와 최악의 샘플러가 판정되고, 최상의 센터 포인터가 선택된다. 일부 추가적인 상세의 예들이 본원에 제공되어 있다. 추적 엔진은 본원에 기술된 아이의 이동을 추적한다. "MUX & FIFO" 부분은 2개의 엔진으로부터의 출력을 받아서, "엔진 판정" 블록의 출력에 기초하여 이들 중 하나를 선택한다. 또한, 이는 바이트 정렬, 디코딩 등의 다른 태스크도 수행할 수 있다.

도 14B는 "아이 모니터(1405)", "통합 엔진(1435)", 및 "FIFO(1430)"인 3개의 부분을 포함하는 단일 통합 엔진 접근법의 실시예를 나타낸다.

"아이 모니터(1405)"는 "이중 엔진" 접근법과 동일하다. 이는 "아이가 얼마만큼 열려 있는지", 및 "가능한 센터 포인터 중에서 어느 부분이 비어 있는지" 여부를 전송한다. "통합된 단일 엔진"에서, 이 정보는 추적 알고리즘으로부터의 판정과 함께 사용된다. 다양한 구현예 중 하나가 다음과 같은 슈도 코드로 표현된다.

if(|(bp_candid[0 : 4] & s_min[0 : 4]) && eye_40_open)

bp[0 : 4] <= #0.1 bp_candid[0 : 4];

end else if(|(bp[0 : 4] & s_min[0 : 4]) && eye_40_open)

bp[0 : 4] <= #0.1 bp[0 : 4];

end else

bp[0 : 4] <= #0.1 bp_candid[0 : 4];

이 예에서, bp_candid는 추적 알고리즘에 의해 판정된 최상의 중심 포인터 후보이며, s_min은 "아이 모니터"로부터 나오는 빈 중심 포인터이며, eye_40_open은 아이가 40%보다 크게 열려 있는지에 대한 지시(또한 "아이 모니터"로부터 나옴)이다. 일부 실시예에서는, 추적 알고리즘으로부터의 후보와 아이 모니터로부터의 빈 포인트 사이의 공통 중심 포인트가 존재하는지에 대한 제1 체크가 아이가 40%보다 크게 열려 있는 경우, 그 경우에만 행해진다. 이런 경우, 이 중심 포인터가 선택된다. 이런 경우가 아니면, 현재 최상의 중심 포인터(bp)와 "아이 모니터"로부터의 빈 중심 포인터 사이의 공통 중심 포인터에 대한 체크가 행해진다. 공통 부분이 존재하면, 이것이 선택된다. 이런 경우가 아니면, 추적 알고리즘으로부터의 중심 포인터가 선택된다. 즉, 아이가 40%보다 크게 열려 있는 경우, 빈 중심 포인터로부터 선택이 행해지고, 반면에 아이가 닫힌 경우에는, 그 프로세스가 추적 알고리즘에 후속한다. 이 프로세스에서, s_min은 아이 모니터가 아이에 대한 충분한 정보를 수집한 이후에만 갱신된다. 그렇지 않으면, s_min은 조기의 정보를 가질 수 있고, 이는 그 알고리즘이 비추적 알고리즘을 잘못 따라가도록 초래한다.

본원에 사용된, "실시예"라는 용어는 구현예를 지칭한다. 명세서에서 "실시예", "일 실시예", "일부 실시예", 또는 "다른 실시예"에 대한 참조는 그 실시예들 에 관련된 특정한 특성, 구조, 또는 특징이 적어도 일부 실시예에 포함되지만, 반드시 본 발명의 모든 실시예에 포함되는 것은 아님을 의미한다. "일부 실시예"에 대한 다른 참조는 반드시 동일한 "일부 실시예"를 지칭하는 것은 아니다.

명세서가 컴포넌트, 특성, 구조, 또는 특징을 언급하는 경우, "할 수 있다(may, could)", 또는 "할 것이다(might)"가 포함되고, 특정한 컴포넌트, 특성, 구조, 또는 특징이 포함되도록 요구되지는 않는다. 명세서 또는 청구항이 "일(a)" 구조를 지칭할 때, 이는 구조 중 단 하나가 존재한다는 것을 의미하지는 않는다.

본 발명은 수개의 실시예에 의해 기술되었지만, 본 발명은 기술된 이들 실시예에만 제한되지 않아야 하며, 첨부된 청구항의 정신과 범위 내에서 수정 및 변경되어 행해질 수 있다. 상세한 설명은 제한하려는 것이 아니라 예시적인 것으로 여겨진다.

다음에는 본 발명의 일부 양상을 주장하는 일부 청구항들이 존재한다. 전술된 바와 같이 본 발명의 다양한 추가적인 양상은 시스템 및 방법을 포함하여 주장될 수 있다.

도 1은 통신 시스템의 일 실시예를 개략적으로 도시한 도면.

도 2는 신호 샘플링의 일 실시예를 도시한 도면.

도 3a는 오버샘플링을 이용하는 수신기 처리 회로의 일 실시예를 도시한 도면.

도 3b는 릴랙스된 아이 동작을 구현하는 회로의 일 실시예를 도시한 도면.

도 4는 릴랙스된 아이 처리를 이용하는 아이 모니터의 일 실시예를 도시한 도면.

도 5a, 도 5b 및 도 5c는 오버스캐닝 수신기의 스캐닝 시퀀스의 실시예들을 도시한 도면.

도 6a는 오버샘플링을 제공하는 수신기 처리 회로의 일 실시예를 도시한 도면.

도 6b는 오버샘플링을 제공하고 등화 모니터를 이용하는 수신기 처리 회로의 일 실시예를 도시한 도면.

도 7은 다중 처리 단계를 포함하는 폭 측정 처리를 도시한 도면.

도 8은 샘플 값을 이용하는 폭 판정 처리를 도시한 도면.

도 9a, 도 9b 및 도 9c는 오버스캐닝 수신기의 스캐닝 시퀀스의 실시예들을 도시한 도면.

도 10은 수신기 시스템의 일 실시예를 도시한 도면.

도 11은 논-코히어런트(non-coherent) 송신기, 코히어런트 송신기 및 논-코히어런트 수신기를 간략하게 도시한 도면.

도 12a는 오버샘플링 수신기의 일 실시예를 도시한 도면.

도 12b는 수신기에서의 클록 샘플링의 일 실시예를 도시한 도면.

도 13은 데이터 시스템의 일 실시예를 도시한 도면.

도 14a는 데이터 처리를 위한 이중 엔진 방법의 일 실시예를 도시한 도면.

도 14b는 데이터 처리를 위한 단일 통합 엔진 방법의 일 실시예를 도시한 도면.

<도면의 주요 부분에 대한 부호의 설명>

315 : 등화기

320 : 샘플러

335 : 위상 추적기

340 : 아이 모니터

345 : 스캔 엔진

Claims (25)

1. 신호 오버샘플링용 파라미터 스캐닝을 위한 장치로서,

   수신된 데이터 값들을 신호 등화량(amount of signal equalization)으로 등화하는 등화기;

   등화된 데이터를 오버샘플링하는 샘플러;

   상기 오버샘플링된 데이터에 대해 신호 아이(signal eye)들의 품질에 관한 정보를 생성하는 아이 모니터(eye monitor);

   상기 신호 등화량의 충분성(sufficiency)에 관한 정보를 생성하는 등화 모니터; 및

   상기 장치에 대한 복수의 파라미터의 가능한 값들을 스캔하는 스캔 엔진

   을 포함하고,

   상기 파라미터들의 스캐닝은 수신된 신호 품질 정보에 기초하여 상기 파라미터들의 값들을 조정하고 상기 파라미터들을 평가하는 것을 포함하고,

   상기 수신된 신호 품질 정보는, 상기 등화 모니터에 의해 생성되는 상기 신호 등화량의 충분성에 관한 정보 및 상기 아이 모니터에 의해 생성되는 상기 오버샘플링된 데이터에 대한 신호 아이들의 품질에 관한 정보를 포함하고,

   상기 스캔 엔진은 상기 신호 아이들에 대한 품질 요건들에 관한 신호들을 상기 아이 모니터에 또한 제공하며, 상기 신호들은, 상기 파라미터들의 값들이 충분한 것이 되기 위해 오픈되도록 요구되는 신호 아이들의 수를 특정하는 장치.
2. 제1항에 있어서,

   상기 스캔 엔진은, 오픈될 신호 아이들의 상기 특정된 수에 대하여 충분한 상기 파라미터들의 값들을 식별하지 않고도 상기 스캔 엔진이 상기 파라미터들의 모든 가능한 값들의 스캔 시퀀스를 완료하는 경우, 상기 오픈되도록 요구되는 아이들의 수를 감소시키는 장치.
3. 제2항에 있어서,

   상기 스캔 엔진은, 상기 오픈되도록 요구되는 신호 아이들의 수가 하한에 도달할 때까지 상기 오픈되도록 요구되는 신호 아이들의 수를 감소시키는 장치.
4. 제1항에 있어서,

   상기 파라미터들의 값들의 스캐닝은, 상기 복수의 파라미터 중 제1 파라미터를 설정하고 나서 상기 복수의 파라미터 중 그 밖의 파라미터들을 설정하는 프루닝(pruning) 기술을 포함하는 장치.
5. 제4항에 있어서,

   상기 제1 파라미터는 신호 등화량인 장치.
6. 제1항에 있어서,

   상기 오버샘플링된 데이터의 위상을 추적하는 위상 추적기를 더 포함하는 장치.
7. 제6항에 있어서,

   상기 위상 추적기는 상기 아이 모니터에 의해 생성된 정보에 적어도 부분적으로 기초하여 추적 알고리즘을 선택하는 장치.
8. 제1항에 있어서,

   위상 고정 루프 회로를 더 포함하며,

   상기 샘플러는 상기 위상 고정 루프 회로로부터의 클록 신호에 응답하여 동작하는 장치.
9. 제8항에 있어서,

   상기 복수의 파라미터는 상기 위상 고정 루프 회로에 대한 대역폭의 양을 포함하는 장치.
10. 제8항에 있어서,

    상기 클록 신호를 샘플링하는 제2 샘플러를 더 포함하는 장치.
11. 신호 오버샘플링용 파라미터 스캐닝을 위한 칩으로서,

    데이터를 신호 등화량으로 등화하는 등화기;

    고정 루프 회로에 응답하여 상기 데이터를 오버샘플링하는 샘플러;

    상기 오버샘플링된 데이터에 대해 신호 아이들의 품질에 관한 아이 품질 정보를 제공하는 아이 모니터;

    현재 신호 등화량에 관한 정보를 제공하는 등화 모니터; 및

    스캔 엔진

    을 포함하고,

    상기 스캔 엔진은, 상기 칩에 대한 복수의 파라미터의 가능한 값들을 스캔하고 - 상기 파라미터들의 스캐닝은 수신된 신호 품질 정보에 기초하여 상기 파라미터들의 값들을 조정하고 상기 파라미터들을 평가하는 것을 포함하고, 상기 수신된 신호 품질 정보는, 상기 등화 모니터에 의해 제공되는 상기 현재 신호 등화량에 관한 정보 및 상기 아이 모니터에 의해 제공되는 상기 오버샘플링된 데이터에 대한 신호 아이들의 품질에 관한 정보를 포함함 -, 상기 아이 품질 정보 및 상기 등화 모니터에 응답하여 상기 오버샘플링된 데이터의 품질에 영향을 주도록 파라미터 신호들을 제공하며,

    상기 파라미터 신호들은, 상기 파라미터들의 값들이 충분한 것이 되기 위해 오픈되도록 요구되는 신호 아이들의 수를 특정하는 칩.
12. 제11항에 있어서,

    상기 아이 모니터는, 상기 특정된 수의 신호 아이들이 오픈되어 있는 경우에 카운팅하는 제1 카운터, 및 상기 특정된 수의 신호 아이들이 오픈되어 있지 않은 경우에 카운팅하는 제2 카운터를 포함하는 칩.
13. 제12항에 있어서,

    상기 아이 모니터는, 오픈되어 있는 신호 아이들의 수를 카운팅하는 제3 카운터, 및 상기 오픈되어 있는 신호 아이들의 수와 상기 오픈되도록 요구되는 신호 아이들의 특정된 수를 비교하는 비교기를 더 포함하는 칩.
14. 제11항에 있어서,

    상기 스캔 엔진은, 오픈될 신호 아이들의 상기 특정된 수에 대하여 충분한 상기 파라미터들의 값들을 식별하지 않고도 상기 스캔 엔진이 상기 파라미터들의 모든 가능한 값들의 시퀀스를 완료하는 경우, 상기 오픈되도록 요구되는 신호 아이들의 특정된 수를 감소시키는 칩.
15. 제11항에 있어서,

    상기 등화 모니터는, 상기 현재 신호 등화량에 관한 정보를, 데이터 펄스의 폭에 적어도 부분적으로 기초하게 하는 칩.
16. 제15항에 있어서,

    상기 폭은, 상기 칩에 의하여, 동일한 값을 갖는 샘플들이 얼마나 많이 발생하였는지를 판정함으로써 결정되는 칩.
17. 제11항에 있어서,

    상기 아이 모니터는 비추적 엔진 및 추적 엔진을 포함하고, 상기 아이 모니터는, 신호 아이가 소정의 값보다 많이 오픈되어 있는 경우에는 상기 비추적 엔진을 이용하고, 상기 신호 아이가 상기 값보다 많이 오픈되어 있지 않은 경우에는 상기 추적 엔진을 이용하는 칩.
18. 수신기 시스템에 의해 수행되는, 신호 오버샘플링용 파라미터 스캐닝을 위한 방법으로서,

    일련의 신호들을 수신하는 단계;

    상기 수신된 신호들을 등화 값을 이용하여 등화하는 단계;

    대역폭 값에 적어도 부분적으로 기초하여 클록 신호를 생성하는 단계;

    상기 클록 신호를 이용하여 상기 수신된 신호들을 오버샘플링하는 단계;

    상기 수신된 신호들의 등화 및 상기 수신된 신호들의 신호 아이 품질을 모니터링하는 단계;

    복수의 파라미터의 가능한 값들을 스캐닝하는 단계 - 상기 복수의 파라미터는 상기 등화 값 및 상기 대역폭 값을 포함하고, 결과들의 스캐닝은 수신된 신호 품질 정보에 기초하여 상기 파라미터들의 값들을 조정하고 상기 파라미터들을 평가하는 것을 포함하고, 상기 수신된 신호 품질 정보는 상기 수신된 신호들의 모니터링된 등화 및 신호 아이 품질에 관한 정보를 포함함 -;

    상기 모니터링된 등화 및 신호 아이 품질에 관한 정보에 응답하여 오버샘플링된 데이터의 품질에 영향을 주도록 파라미터 신호들을 제공하는 단계 - 상기 파라미터 신호들은, 상기 파라미터들의 값들이 충분한 것이 되기 위해 오픈되도록 요구되는 신호 아이들의 수를 특정함 - ; 및

    데이터 수신을 위해 파라미터들의 값들의 조합을 식별하는 단계

    를 포함하는 방법.
19. 제18항에 있어서,

    상기 파라미터들의 가능한 값들을 스캐닝하는 단계는, 등화가 충분한 경우에 등화 파라미터 값을 설정하고, 그 후에 그 밖의 파라미터들의 가능한 값들을 스캐닝하는 단계를 포함하는 방법.
20. 제18항에 있어서,

    상기 등화는 데이터 펄스의 폭에 적어도 부분적으로 기초하여 모니터링되는 방법.
21. 제18항에 있어서,

    상기 아이 품질은 상기 수신된 신호들에서 오픈되어 있는 신호 아이들의 수의 카운트를 이용하여 모니터링되는 방법.
22. 제18항에 있어서,

    오픈될 신호 아이들의 상기 특정된 수에 대하여 충분한 상기 파라미터들의 값들을 식별하지 않고도 상기 파라미터들의 모든 가능한 값들의 시퀀스의 스캔이 완료되는 경우, 상기 오픈되도록 요구되는 신호 아이들의 특정된 수를 감소시키는 단계를 더 포함하는 방법.
23. 신호 오버샘플링용 파라미터 스캐닝을 위한 네트워크로서,

    미디어 데이터를 송신하는 송신기를 포함하는 제1 네트워크 디바이스; 및

    미디어 데이터를 수신하는 수신기를 포함하는 제2 네트워크 디바이스

    를 포함하고,

    상기 수신기는,

    수신된 미디어 데이터 값들을 신호 등화량으로 등화하는 등화기;

    등화된 미디어 데이터를 오버샘플링하는 샘플러;

    상기 오버샘플링된 미디어 데이터에 대해 신호 아이들의 품질에 관한 정보를 생성하는 아이 모니터;

    신호 등화량의 충분성에 관한 정보를 생성하는 등화 모니터; 및

    장치에 대한 복수의 파라미터의 가능한 값들을 스캔하는 스캔 엔진

    을 포함하고,

    상기 파라미터들의 스캐닝은 수신된 신호 품질 정보에 기초하여 상기 파라미터들의 값들을 조정하고 상기 파라미터들을 평가하는 것을 포함하고,

    상기 수신된 신호 품질 정보는, 상기 등화 모니터에 의해 생성되는 상기 신호 등화량의 충분성에 관한 정보 및 상기 아이 모니터에 의해 생성되는 상기 오버샘플링된 데이터에 대한 신호 아이들의 품질에 관한 정보를 포함하고,

    상기 스캔 엔진은 상기 신호 아이들에 대한 품질 요건들에 관한 신호들을 상기 아이 모니터에 또한 제공하며, 상기 신호들은, 상기 파라미터들의 값들이 충분한 것이 되기 위해 오픈되도록 요구되는 신호 아이들의 수를 특정하는 네트워크.
24. 제23항에 있어서,

    상기 스캔 엔진은, 오픈될 신호 아이들의 상기 특정된 수에 대하여 충분한 상기 파라미터들의 값들을 식별하지 않고도 상기 스캔 엔진이 상기 파라미터들의 모든 가능한 값들의 시퀀스를 완료하는 경우, 상기 오픈되도록 요구되는 신호 아이들의 수를 감소시키는 네트워크.
25. 삭제

Images