TWI466460B - 訊號接收裝置及監測與補償符碼間干擾的方法 - Google Patents

訊號接收裝置及監測與補償符碼間干擾的方法 Download PDF

Info

Publication number
TWI466460B
TWI466460B TW101116500A TW101116500A TWI466460B TW I466460 B TWI466460 B TW I466460B TW 101116500 A TW101116500 A TW 101116500A TW 101116500 A TW101116500 A TW 101116500A TW I466460 B TWI466460 B TW I466460B
Authority
TW
Taiwan
Prior art keywords
data
compensation
patterns
gain
module
Prior art date
Application number
TW101116500A
Other languages
English (en)
Other versions
TW201347420A (zh
Inventor
Chia Hsin Lin
Chiao Wei Hsiao
Original Assignee
Novatek Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatek Microelectronics Corp filed Critical Novatek Microelectronics Corp
Priority to TW101116500A priority Critical patent/TWI466460B/zh
Publication of TW201347420A publication Critical patent/TW201347420A/zh
Application granted granted Critical
Publication of TWI466460B publication Critical patent/TWI466460B/zh

Links

Landscapes

  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Dc Digital Transmission (AREA)

Description

訊號接收裝置及監測與補償符碼間干擾的方法
本發明係指一種訊號接收裝置及監測與補償符碼間干擾的方法，尤指一種可根據一超取樣資料調整等化模組之增益以消除符碼間干擾的訊號接收裝置及其方法。
習知資料傳輸技術大致可分為並列式及序列式資料傳輸方式，其中，序列式資料傳輸方式可達高速、高資料量，但易受傳輸通道的不理想特性影響。請參考第1圖，第1圖為習知序列連結(serial link)之一資料收發系統10的示意圖。資料收發系統10包含有一傳輸通道TL以及一訊號接收裝置100，其中訊號接收裝置100包含有一等化模組102。在資料收發系統10的操作上，首先一序列(serial)資料DATA經由傳輸通道TL傳送至訊號接收裝置100中。然後，訊號接收裝置100會對序列資料S_DATA執行如超取樣、資料回復等資料處理程序，以產生一接收資料R_DATA。
然而，序列資料S_DATA在經過傳輸通道TL時，會因為傳輸通道TL的不理想特性而產生通道衰減或是訊號延遲所造成的波形失真，從而造成符碼間干擾(Inter-symbol Interference，ISI)以及抖動(jitter)等現象。例如，請參考第2圖，第2圖係序列資料S_DATA經過傳輸通道TL後產生失真的示意圖。如第2圖所示，由於傳輸 通道TL實質上可近似於一低通濾波器，因此序列資料S_DATA在經過傳輸通道TL時，其高頻部分會產生振幅(強度)衰減，即序列資料S_DATA中產生符碼間干擾。
為了解決序列資料S_DATA經過傳輸通道TL後會產生符碼間干擾的問題，習知的訊號接收裝置100會使用等化模組102來補償所接收到的序列資料S_DATA的衰減。其中，等化模組102之補償增益的調整則是藉由如中央處理器、數位資料處理器等資料運算模組分析大量接收資料R_DATA後決定。然而，利用運算模組分析大量接收資料R_DATA需要一定程度的運算時間，因此等化模組102的補償增益無法即時且快速地因應序列資料S_DATA的衰減變化來調整。如此一來，當訊號接收裝置100將序列資料S_DATA轉換成接收資料R_DATA時，可能會產生錯誤狀況。嚴重時，錯誤的序列資料S_DATA需要被重新傳送，進而降低資料收發系統10的效能。由此可知，習知技術實有改善的必要。
因此，本揭露提供一種訊號接收裝置及符碼間干擾監測與補償方法，其可根據一超取樣資料，即時調整該訊號接收裝置中一等化模組的增益。
根據一方面，揭露一種訊號接收裝置，包含有一等化模組，用 來接收一序列資料以及一增益控制訊號，輸出一補償資料：一超取樣時脈資料回復模組，耦接於該等化模組，用來超取樣該補償資料，以獲得一超取樣資料；一符碼間干擾監測模組，耦接於該超取樣時脈資料回復模組與該等化模組，用於根據該超取樣資料以及複數個匹配圖樣，輸出該增益控制訊號調整該等化模組的增益。
根據另一方面，揭露一種符碼間干擾監測與補償方法，用來調整一等化模組的增益，該等化模組用來接收一序列資料並輸出一補償資料，該符碼間干擾監測與補償方法包含有超取樣該補償資料，以取得一超取樣資料；偵測該超取樣資料中是否出現複數個匹配圖樣其中之一；當偵測出該超取樣資料對應於該補償圖樣當中之複數個過補償圖樣其中之一時，降低該等化模組的增益；以及當該偵測單元偵測出該超取樣資料中出現複數個補償不足圖樣其中之一時，提高該等化模組的增益。
請參考第3圖，第3圖係本發明實施例一訊號接收裝置30之示意圖。訊號接收裝置30用來接收一序列資料S_DATA，並據以輸出一接收資料R_DATA給如中央處理器、數位訊號處理器等資料運算模組(未繪示於第3圖)使用。其中，序列資料S_DATA係經由一傳輸通道TL傳輸至訊號接收裝置30而產生衰減。如第3圖所示，訊號接收裝置30包含有一等化模組300、一超取樣時脈資料回復模 組302以及一符碼間干擾監測模組304。等化模組300用來接收序列資料S_DATA以及一增益控制訊號G_CON，並根據增益控制訊號G_CONT對序列資料S_DATA進行增益以補償序列資料S_DATA經過傳輸通道TL造成的衰減。序列資料S_DATA經補償後成為一補償資料C_DATA。超取樣時脈資料回復模組302用來接收並超取樣補償資料C_DATA，以取得一超取樣資料OS_DATA，並對超取樣資料OS_DATA進行時脈及資料回復後，輸出接收資料R_DATA。此外，超取樣時脈資料回復模組302會另將超取樣資料OS_DATA輸出至符碼間干擾監測模組304。符碼間干擾監測模組304，用來接收超取樣資料OS_DATA以及匹配圖樣(Matching Pattern)MP0 ~MPn ，並藉由監測超取樣資料OS_DATA中是否出現匹配圖樣MP0 ~MPn 其中之一來得知補償資料C_DATA的補償狀態，從而輸出增益控制訊號G_CON以調整等化模組300的增益。換言之，藉由符碼間干擾監測模組304，訊號接收裝置30可即時因應序列資料S_DATA的衰減變化，調整等化模組300的增益。
詳細來說，於等化模組300補償序列資料S_DATA並產生補償資料C_DATA後，超取樣時脈資料回復單元302係以一超取樣率OSR超取樣補償資料C_DATA，以取得超取樣資料OS_DATA，因此，超取樣資料OS_DATA包含有補償資料C_DATA(即增益過後的序列資料S_DATA)補償狀態的資訊。舉例來說，請參考第4A~4C圖，第4A~4C圖係補償資料C_DATA處於不同補償狀態下超取樣資料OS_DATA的示意圖。為了便於說明，本發明實施例假設 超取樣率OSR為5倍，但超取樣率OSR可為任意數而不在此限。如第4A圖所示，在每一週期(如週期T1~T3)內，超取樣時脈資料回復模組302皆於取樣點P1~P5超取樣補償資料C_DATA，而取得超取樣資料OS_DATA。若補償資料C_DATA被理想補償(即補償資料C_DATA的訊號振幅等於序列資料S_DATA經傳輸通道衰減前的訊號振幅)，每一週期中超取樣資料OS_DATA應包含有5筆相同邏輯準位的訊號。例如，於時脈週期T1中，超取樣資料OS_DATA為連續5筆低邏輯準位的訊號。相似地，於一時脈週期T2中，超取樣資料OS_DATA為連續5筆高邏輯準位的訊號。而於一時脈週期T3中，超取樣資料OS_DATA為連續5筆低邏輯準位的訊號。
進一步地，請參考第4B圖，若補償資料C_DATA被過度補償(Over-compensated)(即補償資料C_DATA的訊號振幅大於序列資料S_DATA經傳輸通道衰減前的訊號振幅)，於週期T3的取樣點P1可能會取得高邏輯電位的訊號而異於理想的超取樣資料OS_DATA(如第4A圖所示)。如第4B圖所示，超取樣資料OS_DATA會於連續5筆低邏輯準位訊號後出現連續6筆高邏輯準位訊號，緊接著再出現連續4筆低邏輯準位訊號。換言之，相較於理想的超取樣訊號OS_DATA，處於過補償狀態的超取樣資料OS_DATA可能會出現額外的高邏輯訊號。另一方面，匹配圖樣MP0 ~MPn 包含有一過補償圖樣OC_MP0 ，其對應於第4B圖所示之週期T1~T3的超取樣資料OS_DATA。若符碼間干擾監測模組304於超取樣資料 OS_DATA中偵測出過補償圖樣OC_MP0 ，代表補償資料C_DATA被過度補償，等化模組300的增益需要被調降。因此，當符碼間干擾監測模組304於超取樣資料OS_DATA中偵測出過補償圖樣OC_MP0 時，符碼間干擾監測模組304會藉由調整增益控制訊號G_CON，降低等化模組300的增益。此外，除了第4B圖所示之過補償圖樣OC_MP0 ，匹配圖樣MP0 ~MPn 可另外包含有過補償圖樣OC_MP1 ~OC_MPi ，其分別對應於補償資料C_DATA被過度補償時，超取樣資料OS_DATA可能會出現的圖樣。
相似地，請參考第4C圖，若補償資料C_DATA被補償不足(Under-compensated)(即補償資料C_DATA的訊號振幅小於序列資料S_DATA經傳輸通道衰減前的訊號振幅)，於週期T2的取樣點P5可能會取得低邏輯電位的訊號而異於理想的超取樣資料OS_DATA(如第4A圖所示)。如第4C圖所示，超取樣資料OS_DATA會於連續6筆低邏輯準位訊號後出現連續4筆高邏輯準位訊號，緊接著再出現連續5筆低邏輯準位訊號。換言之，相較於理想的超取樣訊號OS_DATA，處於補償不足狀態的超取樣資料OS_DATA可能會出現額外的低邏輯訊號。另一方面，匹配圖樣MP0 ~MPn 中包含有一補償不足圖樣UC_MP0 ，其對應於第4C圖所示之週期T1~T3的超取樣資料OS_DATA。如此一來，若符碼間干擾監測模組304於超取樣資料OS_DATA中偵測出補償不足圖樣UC_MP0 ，代表補償資料C_DATA被補償不足，等化模組300的增益需要被調升。因此，當符碼間干擾監測模組304於超取樣資料OS_DATA中偵測出 補償不足圖樣UC_MP0 時，符碼間干擾監測模組304藉由調整增益控制訊號G_CON，提高等化模組300的增益。此外，除了第4C圖所示之補償不足圖樣UC_MP0 ，匹配圖樣MP0 ~MPn 可另外包含有更多補償不足圖樣UC_MP1 ~UC_MPj ，其分別對應於補償資料C_DATA被補償不足時，超取樣資料OS_DATA可能會出現的圖樣。
請參考第5圖，第5圖為依據一實施例之第3圖所示之訊號接收裝置30之一細部架構之示意圖。如第5圖所示，訊號接收裝置30的超取樣時脈資料回復模組302包含有一超取樣單元500以及一相位偵測邏輯單元502。超取樣單元500用來超取樣補償資料C_DATA，以取得超取樣資料OS_DATA。相位偵測邏輯單元502可將超取樣資料OS_DATA進行時脈及資料回復(clock data recovery)後，輸出接收資料R_DATA。此外，第5圖所示之訊號接收裝置30的符碼間干擾模組304係由一數位濾波單元504以及一偵測單元506組成。數位濾波單元504用來接收一補償指示訊號CI，輸出增益控制訊號G_CON以控制等化模組300的增益。偵測單元506用來偵測超取樣資料OS_DATA中是否出現匹配圖樣MP0 ~MPn 其中之一，並據以輸出補償指示訊號CI。詳細來說，當偵測單元506偵測出超取樣資料OS_DATA中出現過補償圖樣OC_MP0 ~OC_MPi 其中之一時，偵測單元506會輸出指示降低增益的一補償指示訊號CI，以使數位濾波單元504藉由調整增益控制訊號G_CON減少等化模組300的增益。相似地，當偵測單元506偵測出超取樣資料OS_DATA中出現補償不足圖樣UC_MP0 ~UC_MPj 其中之一時，偵 測單元506會輸出指示增加增益的補償指示訊號CI，以使數位濾波單元504藉由調整增益控制訊號G_CON增加等化模組300的增益。
需注意的是，本發明實施例之主要精神為藉由偵測超取樣資料，得知序列資料經過等化模組增益後的補償狀態，並據以調整等化模組的增益，從而消除序列資料經過傳輸通道後所產生的符碼間干擾現象。根據不同應用，本領域熟知技藝者可據以作出適當之變化及調整。例如，由於超取樣資料OS_DATA的圖樣係隨著取樣率OSR而改變，因此匹配圖樣MP0 ~MPn 亦隨著取樣率OSR改變。此外，訊號接收裝置30可另包含一暫存器，用來儲存匹配圖樣MP0 ~MPn ，且偵測單元506係利用查表法，至該暫存器中查找超取樣資料OS_DATA中是否出現匹配圖樣MP0 ~MPn 其中之一。再者，匹配圖樣MP0 ~MPn 可因應通道衰減的變化由外部控制而改變，以最佳化等化模組300的增益。
另一方面，為避免等化模組300的增益變化過於快速，數位濾波單元504可於偵測單元506輸出指示減少增益的補償指示訊號CI的次數達到一預設值TH1或是於偵測單元506輸出指示增加增益的補償指示訊號CI的次數達到一預設值TH2時，才調整等化模組300的增益。舉例來說，數位濾波單元504可另包含計數器C1、C2(未繪示於第5圖)，其中計數器C1用來計數補償指示訊號CI指示減少增益的次數，而計數器C2用來計數補償指示訊號CI指示增加增益的次數。如此一來，數位濾波單元504即可於計數器C1的計數 次數達到預設值TH1時，減少等化模組300之增益並重置計數器C1以重新開始計數。相似地，數位濾波單元504亦可於計數器C2的計數次數達到預設值TH2，增加等化模組300的增益並重置計數器C2以重新開始計數。
進一步地，以上所述符碼間干擾監測電路調整等化模組之增益的行為，可歸納為一符碼間干擾監測與補償方法60。請參考第6圖，第6圖係本發明實施例之符碼間干擾監測與補償方法60的流程圖。符碼間干擾監測與補償方法60用來調整一等化模組的增益，該等化模組用來接收一序列資料並輸出一補償資料，符碼間干擾監測與補償方法60包含有：
步驟600：開始。
步驟602：超取樣該補償資料，以取得一超取樣資料。
步驟604：根據該超取樣資料以及複數個匹配圖樣，調整該等化模組的增益。
步驟606：結束。
如此一來，藉由符碼間干擾監測與補償方法60，該等化模組的增益可根據該超取樣資料以及該複數個匹配圖樣來即時調整。需注意的是，由於該超取樣資料會根據超取樣該補償資料時一超取樣率而改變，因此該複數個匹配圖樣也會隨著該超取樣率而改變。
進一步地，符碼間干擾監測與補償方法60的步驟604可被適當修改，以因應不同補償狀態的該補償資料。請參考第7圖，第7圖 為符碼間干擾監測與補償方法60另一實現方式的流程圖，符碼間干擾監測與補償方法60包含有：
步驟600：開始。
步驟602：超取樣該補償資料，以取得一超取樣資料。
步驟6040：比對該超取樣資料與複數個匹配圖樣，當偵測出該超取樣資料中出現該複數個匹配圖樣中複數個過補償圖樣其中之一時，執行步驟6042；當偵測出該超取樣資料中出現該複數個匹配圖樣中複數個補償不足圖樣其中之一時，執行步驟6044。
步驟6042：降低該等化模組的增益。
步驟6044：增加該等化模組的增益。
步驟606：結束。
如此一來，即可根據不同補償狀態的該補償資料來即時調整該等化模組的增益。
此外，為了避免該等化模組的增益變化過於快速，步驟6040可修改為當偵測出該超取樣資料對應於該補償圖樣當中之複數個過補償圖樣其中之一的次數達到預設值TH1時，執行步驟6042，以降低該等化模組的增益。相似地，步驟6040亦可修改為當偵測出該超取樣資料對應於該補償圖樣當中之複數個補償不足圖樣其中之一的次數達到預設值TH2時，執行步驟6044，以增加該等化模組的增益。
綜上所述，本發明實施例所揭露之訊號接收裝置藉由超取樣補 償後的序列資料，得知補償後序列資料的補償狀態，並據以調整用來補償序列資料的等化模組的增益。相較於先前技術使用後端資料處理模組分析大量資料而需要一定程度的時間才可調整等化模組的增益，本發明實施例所揭露的訊號接收裝置可快速且即時地因應序列資料的衰減變化，調整等化模組的增益，從而消除序列資料經過傳輸通道後所產生的符碼間干擾現象。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10‧‧‧資料收發系統
100、30‧‧‧訊號接收裝置
102、300‧‧‧等化模組
302‧‧‧超取樣時脈資料回復模組
304‧‧‧符碼間干擾監測模組
500‧‧‧超取樣單元
502‧‧‧相位偵測邏輯單元
504‧‧‧數位濾波單元
506‧‧‧偵測單元
60‧‧‧符碼間干擾監測與補償方法
600~610‧‧‧步驟
C1、C2‧‧‧計數器
C_DATA‧‧‧補償資料
CI‧‧‧補償指示訊號
G_CON‧‧‧增益控制訊號
MP0 ~MPn ‧‧‧匹配圖樣
OC_MP0 ~OC_MPi ‧‧‧過補償圖樣
OS_DATA‧‧‧超取樣資料
P1~P5‧‧‧取樣點
R_DATA‧‧‧接收資料
S_DATA‧‧‧序列資料
TH1、TH2‧‧‧預設值
TL‧‧‧傳輸通道
UC_MP0 ~UC_MPj ‧‧‧補償不足圖樣
第1圖係習知技術中一序列連結的資料收發系統的示意圖。
第2圖係序列資料經過傳輸通道後產生失真的示意圖。
第3圖係本發明實施例之一訊號接收裝置的示意圖。
第4A~4C圖係第3圖中一補償資料於不同補償狀態下超取樣資料的示意圖。
第5圖係依據一實施例之第3圖所示之訊號接收裝置之一細部架構之示意圖。
第6圖係本發明實施例之一符碼間干擾監測與補償方法的流程圖。
第7圖為第6圖之符碼間干擾監測與補償方法之另一實現方式的流程圖。
30．．．訊號傳輸裝置
300．．．等化模組
302．．．超取樣時脈資料回復模組
304．．．符碼間干擾監測模組
C_DATA．．．補償資料
G_CON．．．增益控制訊號
MP0 ～MPn ．．．匹配圖樣
OS_DATA．．．超取樣資料
R_DATA．．．接收資料
S_DATA．．．序列資料
TL．．．傳輸通道

Claims (14)

  1. 一種訊號接收裝置，包含有：一等化模組，用來接收一序列資料以及一增益控制訊號，輸出一補償資料；一超取樣時脈資料回復模組，耦接於該等化模組，用來超取樣該補償資料，以獲得一超取樣資料；一符碼間干擾監測模組，耦接於該超取樣時脈資料回復模組與該等化模組，用於當該超取樣資料對應於複數個匹配圖樣的複數個過補償圖樣其中之一或複數個補償補償圖樣其中之一時，調整該增益控制訊號來調整該等化模組的增益。
  2. 如請求項1所述之訊號接收裝置，其中該複數個匹配圖樣係根據該超取樣時脈資料回復模組之一取樣率而改變。
  3. 如請求項1所述之訊號接收裝置，其中該超取樣時脈資料回復模組包含有：一超取樣單元，耦接於該等化模組，用來接收並超取樣該補償資料，並據以輸出該超取樣資料；以及一相位偵測邏輯單元，耦接於該超取樣單元，用來接收該超取樣資料，以輸出一回復資料。
  4. 如請求項1所述之訊號接收裝置，其中該符碼間干擾監測模 組，包含有：一偵測單元，耦接於該取樣單元，用來接收該超取樣資料以及該複數個匹配圖樣，並根據該超取樣資料以及該複數個匹配圖樣輸出一補償指示訊號；以及一數位濾波單元，耦接於該偵測單元，用來接收該補償指示訊號，以輸出該增益控制訊號調整該等化模組的增益。
  5. 如請求項1所述之訊號接收裝置，其中當超取樣資料對應於該複數個過補償圖樣其中之一時，該符碼間干擾監測模組調整該增益控制訊號，以降低該等化模組的增益。
  6. 如請求項5所述之訊號接收裝置，其中當該該超取樣資料對應於該複數個過補償圖樣其中之一的次數達到一預設值時，該符碼間干擾監測模組調整該增益控制訊號，以降低該等化模組的增益。
  7. 如請求項1所述之訊號接收裝置，其中當該超取樣資料中出現該複數個補償不足圖樣其中之一時，該符碼間干擾監測模組調整該增益控制訊號，以提高該等化模組的增益。
  8. 如請求項7所述之訊號接收裝置，其中當該超取樣資料對應於該複數個補償不足圖樣其中之一的次數達到一預設值時，該符碼間干擾監測模組調整該增益控制訊號，以提高該等化模組增 益。
  9. 一種符碼間干擾監測與補償方法，用於一訊號接收裝置，該訊號接收裝置包含一等化模組，用來接收一序列資料並輸出一補償資料，該符碼間干擾監測與補償方法包含有：超取樣該補償資料，以取得一超取樣資料；比對該超取樣資料以及複數個匹配圖樣；以及當偵測出該超取樣資料中出現該複數個匹配圖樣中複數個過補償圖樣其中之一或複數個補償補償圖樣其中之一時，調整該等化模組的增益。
  10. 如請求項9所述之符碼間干擾監測與補償方法，其中當偵測出該超取樣資料中出現該複數個匹配圖樣中該複數個過補償圖樣其中之一或該複數個補償補償圖樣其中之一時，調整該等化模組的增益之步驟，包含有：當偵測出該超取樣資料中出現該複數個匹配圖樣中該複數個過補償圖樣其中之一時，降低該等化模組的增益。
  11. 如請求項10所述之符碼間干擾監測與補償方法，其中當偵測出該超取樣資料中出現該複數個匹配圖樣中複數個過補償圖樣其中之一時，降低該等化模組的增益之步驟，係於偵測出該超取樣資料對應於該補償圖樣當中之該複數個過補償圖樣其中之一的次數達到一預設值時，降低該等化模組的增益。
  12. 如請求項9所述之符碼間干擾監測與補償方法，其中當偵測出該超取樣資料中出現該複數個匹配圖樣中該複數個過補償圖樣其中之一或該複數個補償補償圖樣其中之一時，調整該等化模組的增益之步驟，包含有：當偵測出該超取樣資料中出現該複數個匹配圖樣中該複數個補償不足圖樣其中之一時，增加該等化模組的增益。
  13. 如請求項12所述之符碼間干擾監測與補償方法，其中當偵測出該超取樣資料中出現該複數個匹配圖樣中該複數個補償不足圖樣其中之一時，增加該等化模組的增益之步驟，係於偵測出該超取樣資料對應於該補償圖樣當中之該複數個補償不足圖樣其中之一的次數達到一預設值時，增加該等化模組的增益。
  14. 如請求項9所述之符碼間干擾監測與補償方法，其中該補償圖樣係根據超取樣該序列資料時的一取樣率而改變。
TW101116500A 2012-05-09 2012-05-09 訊號接收裝置及監測與補償符碼間干擾的方法 TWI466460B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101116500A TWI466460B (zh) 2012-05-09 2012-05-09 訊號接收裝置及監測與補償符碼間干擾的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101116500A TWI466460B (zh) 2012-05-09 2012-05-09 訊號接收裝置及監測與補償符碼間干擾的方法

Publications (2)

Publication Number Publication Date
TW201347420A TW201347420A (zh) 2013-11-16
TWI466460B true TWI466460B (zh) 2014-12-21

Family

ID=49990833

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101116500A TWI466460B (zh) 2012-05-09 2012-05-09 訊號接收裝置及監測與補償符碼間干擾的方法

Country Status (1)

Country Link
TW (1) TWI466460B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI362867B (en) * 2006-09-18 2012-04-21 Silicon Image Inc Parameter scanning for signal over-sampling
CN102664842A (zh) * 2012-03-08 2012-09-12 无锡华大国奇科技有限公司 一种减小高速信号传输码间干扰的系统

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI362867B (en) * 2006-09-18 2012-04-21 Silicon Image Inc Parameter scanning for signal over-sampling
CN102664842A (zh) * 2012-03-08 2012-09-12 无锡华大国奇科技有限公司 一种减小高速信号传输码间干扰的系统

Also Published As

Publication number Publication date
TW201347420A (zh) 2013-11-16

Similar Documents

Publication Publication Date Title
US9325539B2 (en) Requalization effort-balancing of transmit finite impulse response and receive linear equalizer or receive decision feedback equalizer structures in high-speed serial interconnects
US9191244B2 (en) Equalizer and semiconductor device
KR102570800B1 (ko) 작동 중의 샘플러 오프셋 캘리브레이션
CN111149308B (zh) 多线路时偏的测量和校正方法
US10505707B2 (en) System and method for drift compensation in data communications
US7812749B2 (en) DC offset detection and correction for user traffic
US8458546B2 (en) Oversampled clock and data recovery with extended rate acquisition
JP6697990B2 (ja) 半導体装置
US9762418B2 (en) Repeatable backchannel link adaptation for high speed serial interfaces
US10728061B2 (en) Electronic devices including equalizers operating based on coefficients adjusted in training operations
JP2014158252A (ja) パターン・ベースの信号の損失の検出器
WO2019242534A1 (zh) 链路均衡参数训练控制电路及方法
WO2014153298A2 (en) Timestamp correction in a multi-lane communication link with skew
US9231752B1 (en) Clock data recovery with increased frequency offset tracking
US20200322191A1 (en) Variable gain amplifier and sampler offset calibration without clock recovery
US20180191530A1 (en) Backchannel transmission adaptation
US9921899B2 (en) Monitoring serial link errors
JP2012244537A (ja) データリカバリ方法およびデータリカバリ装置
TWI466460B (zh) 訊號接收裝置及監測與補償符碼間干擾的方法
US20150193288A1 (en) Precursor Adaptation Algorithm for Asynchronously Clocked SERDES
JP2015115850A (ja) データ受信装置およびデータ送受信システム
US10171270B1 (en) Systems and methods for correcting for pre-cursor and post-cursor intersymbol interference in a data signal
JP2014053755A (ja) Ｄｃバランスオフセット調整回路およびそれを有する半導体装置
JP2014216806A (ja) 半導体装置および情報処理システム
CN114731316B (zh) 支持锁定到眼中心的波特率时钟数据恢复的连续时间线性均衡适配算法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees