KR20150078356A - 표시 장치의 인터페이스 장치 및 방법 - Google Patents

표시 장치의 인터페이스 장치 및 방법 Download PDF

Info

Publication number
KR20150078356A
KR20150078356A KR1020130167645A KR20130167645A KR20150078356A KR 20150078356 A KR20150078356 A KR 20150078356A KR 1020130167645 A KR1020130167645 A KR 1020130167645A KR 20130167645 A KR20130167645 A KR 20130167645A KR 20150078356 A KR20150078356 A KR 20150078356A
Authority
KR
South Korea
Prior art keywords
data
timing controller
sensing
clock
ics
Prior art date
Application number
KR1020130167645A
Other languages
English (en)
Other versions
KR102126545B1 (ko
Inventor
김태궁
임호민
우경돈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130167645A priority Critical patent/KR102126545B1/ko
Publication of KR20150078356A publication Critical patent/KR20150078356A/ko
Application granted granted Critical
Publication of KR102126545B1 publication Critical patent/KR102126545B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0294—Details of sampling or holding circuits arranged for use in a driver for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Abstract

본 발명은 타이밍 컨트롤러가 데이터 드라이브 IC의 딜레이를 조절함으로써 딜레이 차이로 인한 센싱 데이터의 손실을 방지할 수 있는 표시 장치의 인터페이스 장치 및 방법에 관한 것으로, 본 발명의 인터페이스 장치는 타이밍 컨트롤러의 제어에 따라 표시 패널을 센싱 모드로 구동하여 각 서브픽셀의 특성을 포함하는 신호를 센싱하여 디지털 센싱 데이터로 변환하며, 상기 타이밍 컨트롤러까지의 전송 딜레이를 이용하여 설정된 스큐 정보에 따라 상기 센싱 데이터의 출력 딜레이를 조절하여 상기 타이밍 컨트롤러로 전송하는 다수의 데이터 드라이브 IC와; 상기 다수의 데이터 IC로부터 전송된 센싱 데이터를 내부 클럭을 이용하여 샘플링하여서 가공하는 타이밍 컨트롤러를 구비한다.

Description

표시 장치의 인터페이스 장치 및 방법{INTERFACE APPARATUS AND METHOD OF DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 특히 데이터 드라이버에서 타이밍 컨트롤러로 전송된 센싱 데이터가 전송 딜레이 편차에 의해 손실되는 것을 방지할 수 있는 표시 장치의 인터페이스 장치 및 방법에 관한 것이다.
최근 디지털 데이터를 이용하여 영상을 표시하는 평판 표시 장치로는 액정을 이용한 액정 표시 장치(Liquid Crystal Display; LCD), 유기 발광 다이오드를 이용한 유기 발광 다이오드(Organic Light Emitting Diode; OLED) 표시 장치, 전기영동 입자를 이용한 전기영동 표시 장치(ElectroPhoretic Display; EPD) 등이 대표적이다.
이들 중 유기 발광 다이오드(Organic Light Emitting Diode; 이하 OLED) OLED 표시 장치는 전자와 정공의 재결합으로 유기 발광층을 발광시키는 자발광 소자로 휘도가 높고 구동 전압이 낮으며 초박막화가 가능하여 차세대 표시 장치로 기대되고 있다.
OLED 표시 장치를 구성하는 다수의 픽셀(서브픽셀) 각각은 애노드 및 캐소드 사이의 유기 발광층으로 구성된 OLED 소자와, OLED 소자를 독립적으로 구동하는 픽셀 회로를 구비한다. 픽셀 회로는 적어도 스위칭 트랜지스터 및 스토리지 커패시터와 구동 트랜지스터를 포함한다. 스위칭 트랜지스터는 스캔 펄스에 응답하여 데이터 신호에 대응하는 전압을 스토리지 커패시터에 충전하고, 구동 트랜지스터는 스토리지 커패시터에 충전된 전압에 따라 OLED 소자로 공급되는 전류를 제어하여 OLED 소자의 발광량을 조절한다. OLED의 발광량은 구동 트랜지스터로부터 공급되는 전류에 비례한다.
OLED 표시 장치는 여러가지 원인으로 인한 픽셀간의 휘도 불균일성 문제를 갖고 있다. 예를 들면, 공정 편차 등으로 인한 구동 TFT의 임계 전압(이하 Vth) 및 이동도(mobility) 등과 같은 픽셀별 특성 편차, 구동 시간의 경과에 따라 나타나는 구동 TFT나 OLED 소자의 열화 등으로 인하여 휘도 불균일 문제가 발생하고 있다.
이러한 문제점을 해결하기 위하여, OLED 표시 장치는 각 픽셀의 구동 특성을 나타내는 전압을 센싱하여 픽셀별 특성 편차를 검출하고 보상하는 데이터 외부 보상 방법을 이용하고 있다. 이를 위하여, 데이터 드라이버는 센싱 모드에서 표시 패널로부터 채널별로 센싱된 전압을 디지털 센싱 데이터로 변환하여 타이밍 컨트롤러로 전송한다.
OLED 표시 장치가 대형화되면서 다수의 데이터 드라이브 IC(Integrated Circuit)와 타이밍 컨트롤러 사이의 전송 라인의 길이 차이가 발생함으로써 다수의 데이터 드라이브 IC로부터 타이밍 컨트롤러로 전송된 센싱 데이터는 전송 라인의 길이에 따른 서로 다른 RC 딜레이를 갖고 있다.
그러나, 종래의 타이밍 컨트롤러는 동일 클럭을 이용하여 다수의 데이터 드라이브 IC로부터 전송된 센싱 데이터를 샘플링하여 래치하므로 센싱 데이터의 RC 딜레이 차이로 인한 스큐(skew) 문제가 발생하여 데이터 샘플링 오류가 발생함으로써 센싱 데이터가 손실되는 문제점이 있다.
한편, 전술한 딜레이 차이로 인한 데이터 손실 문제는 OLED 표시 장치 뿐만 아니라 다른 표시 장치들에서도 동일하게 발생할 수 있으므로, 본 발명은 OLED 표시 장치로 한정되지 않는다.
본 발명은 전술한 문제점을 해결하기 위하여 안출된 것으로, 본 발명이 해결하고자 하는 과제는 타이밍 컨트롤러가 데이터 드라이브 IC의 딜레이를 조절함으로써 딜레이 차이로 인한 센싱 데이터의 손실을 방지할 수 있는 표시 장치의 인터페이스 장치 및 방법을 제공하는 것이다.
상기 과제를 해결하기 위하여, 본 발명의 실시예에 따른 표시 장치의 인터페이스 장치는 타이밍 컨트롤러의 제어에 따라 표시 패널을 센싱 모드로 구동하여 각 서브픽셀의 특성을 포함하는 신호를 각 센싱 채널을 통해 센싱하여 디지털 센싱 데이터로 변환하며, 상기 타이밍 컨트롤러까지의 전송 딜레이를 이용하여 설정된 스큐 정보에 따라 상기 센싱 데이터의 출력 딜레이를 조절하여 상기 타이밍 컨트롤러로 전송하는 다수의 데이터 드라이브 IC와; 상기 다수의 데이터 IC로부터 전송된 센싱 데이터를 내부 클럭을 이용하여 샘플링하여서 가공하는 타이밍 컨트롤러를 구비한다.
본 발명의 실시예에 따른 표시 장치의 인터페이스 방법은 다수의 데이터 드라이브 IC 각각에서 타이밍 컨트롤러의 제어에 따라 표시 패널을 센싱 모드로 구동하여 각 서브픽셀의 특성을 포함하는 신호를 센싱하여 디지털 센싱 데이터로 변환하는 단계와; 상기 다수의 데이터 드라이브 IC 각각에서 상기 타이밍 컨트롤러까지의 전송 딜레이를 이용하여 설정된 스큐 정보에 따라 상기 센싱 데이터의 출력 딜레이를 조절하고, 딜레이가 조절된 센싱 데이터를 상기 타이밍 컨트롤러로 순차적으로 전송하는 단계와; 상기 타이밍 컨트롤러에서 상기 다수의 데이터 IC로부터 전송된 센싱 데이터를 내부 클럭을 이용하여 샘플링하여 래치하는 단계를 포함한다.
상기 타이밍 컨트롤러는 초기화 세팅시, 상기 다수의 데이터 드라이브 IC와 상기 타이밍 컨트롤러 사이의 전송 딜레이 편차를 검출하고, 그 전송 딜레이 편차를 보상하도록 상기 스큐 정보를 상기 데이터 드라이브 IC별로 설정하여 저장하고; 상기 센싱 모드에서 제어 정보와 함께 상기 스큐 정보를 상기 다수의 데이터 드라이브 IC 각각에 전송한다.
상기 타이밍 컨트롤러는 데이터와 상기 스큐 정보 및 제어 정보를 패킷 단위로 구분하여 클럭을 삽입한 직렬 패킷을 상기 다수의 데이터 드라이브 IC 각각에 개별 송신 라인을 통해 전송하고; 상기 다수의 데이터 IC 각각은 상기 타이밍 컨트롤러로부터 전송된 상기 직렬 패킷으로부터 상기 클럭, 스큐 정보, 제어 정보 및 데이터를 복원하여 이용하고; 상기 다수의 데이터 IC 각각은 상기 직렬 패킷으로부터 생성된 전송 클럭을 이용하여 상기 센싱 데이터를 상기 다수의 데이터 IC와 공통 접속된 수신 라인을 통해 상기 타이밍 컨트롤러로 전송하고; 상기 다수의 데이터 IC 각각은 상기 전송 클럭을 기준으로 상기 스큐 정보만큼 상기 센싱 데이터의 출력을 딜레이시켜 출력한다.
상기 타이밍 컨트롤러는 상기 직렬 패킷을 생성하고 차동 신호 형태로 변환하여 출력하는 송신부와; 상기 다수의 데이터 드라이브 IC로부터 순차적으로 전송된 차동 신호로부터 상기 센싱 데이터를 복원하고, 상기 송신부에서 생성된 내부 클럭을 이용하여 상기 센싱 데이터를 샘플링 및 래치하여 출력하는 수신부를 구비하고; 상기 다수의 데이터 드라이브 IC 각각은 상기 타이밍 컨트롤러의 송신부로부터 전송된 차동 신호로부터 상기 직렬 패킷을 복원하고, 상기 직렬 패킷으로부터 상기 클럭, 스큐 정보, 제어 정보 및 데이터를 복원하여 출력하는 수신부와; 상기 직렬 패킷으로부터 상기 전송 클럭과 샘플링 클럭을 생성하고, 상기 샘플링 클럭을 이용하여 상기 센싱 신호를 상기 센싱 데이터로 변환하고, 상기 전송 클럭에 동기시킨 상기 센싱 데이터를 상기 스큐 정보만큼 딜레이시키고 차동 신호 형태로 변환하여 상기 타이밍 컨트롤러의 수신부로 전송하는 송신부를 구비한다.
상기 초기 세팅시, 상기 타이밍 컨트롤러는 상기 다수의 데이터 드라이브 IC 각각의 모든 센싱 채널에 인가된 대표 전압이 디지털 데이터로 변환되어 전송된 결과를 이용하여 상기 데이터 드라이브 IC별 스큐 정보를 설정하고; 상기 모든 센싱 채널 중 최외곽 채널에만 인가된 대표 전압이 디지털 데이터로 변환되어 전송된 결과를 이용하여 상기 직렬 패킷 전송시 이용되는 패킷 클럭을 딜레이하여 패킷 클럭을 얼라인한다.
본 발명에 따른 표시 장치의 인터페이스 장치 및 방법은 타이밍 컨트롤러에서 전송 딜레이 편차를 보상하기 위한 스큐 정보를 데이터 드라이브 IC별로 설정하고, 데이터 드라이버 IC 각각에서 타이밍 컨트롤러로부터의 스큐 정보에 따라 센싱 데이터의 출력 딜레이를 가변시킴으로써, 데이터 드라이브 IC로부터 타이밍 컨트롤러로 전송되는 센싱 데이터의 전송 딜레이 편차를 보상할 수 있다.
이에 따라, 타이밍 컨트롤러는 동일 클럭을 이용하여 다수의 데이터 드라이브 IC로부터의 센싱 데이터를 안정적으로 샘플링하여 래치할 수 있으므로 센싱 데이터의 손실을 방지할 수 있다.
도 1은 본 발명의 실시예에 따른 OLED 표시 장치를 나타낸 블록도이다.
도 2는 본 발명의 실시예에 따른 OLED 표시 장치에서 다수의 데이터 드라이브 IC와 타이밍 컨트롤러의 접속 구조를 나타낸 도면이다.
도 3은 본 발명의 실시예에 따른 OLED 표시 장치의 인터페이스 장치를 나타낸 블록도이다.
도 4는 도 3에 나타낸 인터페이스 장치에서 센싱 데이터의 스큐 조절 이전과 이후를 비교하여 나타낸 파형도이다.
도 5는 도 3에 나타낸 인터페이스 장치의 상세 구성을 나타낸 블록도이다.
도 6은 도 5에 도시된 데이터 드라이브 IC의 내부에서 EPI 패킷으로부터 생성한 전송 클럭 및 샘플링 클럭을 나타낸 도면이다.
도 7은 도 5에 도시된 인터페이스 장치에서 전송 클럭의 스큐 정보에 따라 딜레이된 센싱 데이터의 파형도이다.
도 8은 본 발명의 실시예에 따른 표시 장치의 인터페이스 장치에서 스큐 조절 방법을 단계적으로 나타낸 흐름도이다.
이하의 실시예에서는 설명의 편의상 OLED 표시 장치를 예로 들어 설명하기로 한다. 그러나, 본 발명이 OLED 표시 장치로 한정되는 것은 아니며, 본 발명은 LCD, OLED, EPD 등의 다양한 다른 표시 장치에 적용될 수 있다.
도 1은 본 발명의 실시예에 따른 OLED 표시 장치를 개략적으로 나타낸 블록도이다.
도 1에 나타낸 OLED 표시 장치는 타이밍 컨트롤러(10), 데이터 드라이버(20), 게이트 드라이버(30), 감마 전압 생성부(40), 표시 패널(50)을 구비한다.
타이밍 컨트롤러(10)는 외부로부터 입력되는 다수의 동기 신호를 이용하여 데이터 드라이버(20) 및 게이트 드라이버(30)의 구동 타이밍을 각각 제어하는 데이터 제어 신호 및 게이트 제어 신호를 생성하여 데이터 드라이버(20) 및 게이트 드라이버(30)로 출력한다.
타이밍 컨트롤러(10)는 화질 향상이나 소비 전력 절감 등을 위한 다양한 데이터 변조 방법을 통해 입력 영상을 변조하여 데이터 드라이버(20)로 출력한다.
타이밍 컨트롤러(10)는 데이터 드라이버(20)를 통해 각 서브픽셀의 구동 특성을 나타내는 픽셀 전류, 또는 그 픽셀 전류에 대응하는 전압을 센싱하여 서브픽셀별 특성 정보를 검출하고, 서브픽셀들 간의 특성 편차를 보상하기 위한 보상값을 산출하여 저장하며, 저장된 보상값을 이용하여 비디오 데이터를 보상한다. 다시 말하여, 데이터 드라이버(20)를 통해 센싱된 각 서브픽셀의 출력 신호(즉, 센싱 데이터)는 각 서브픽셀의 특성을 결정하는 구동 TFT의 임계 전압(이하 Vth), 이동도, OLED 특성 등에 따라 가변되는 픽셀 전류에 대응하는 것이므로, 타이밍 컨트롤러(10)는 각 서브픽셀의 센싱 데이터를 이용하여 각 서브픽셀의 특성 정보를 검출하고 보상할 수 있다.
타이밍 컨트롤러(10)는 입력 영상으로부터 검출된 평균 화상 레벨(Average Picture level; APL) 등과 같은 영상 특성 정보에 따른 피크 휘도를 결정하고 결정된 피크 휘도에 따라 감마 고전위 전원을 조정하여 조정된 감마 고전위 전원을 감마 전압 생성부(40)로 공급할 수 있다.
감마 전압 생성부(40)는 서로 다른 레벨을 갖는 다수의 감마 전압을 포함하는 감마 전압 세트를 생성하여 데이터 드라이버(20)로 공급한다. 감마 전압 생성부(40)는 감마 고전위 전원을 저항 스트링을 통해 분압하여 다수의 감마 전압을 포함하는 감마 전압 세트를 생성하여 출력한다. 감마 전압 생성부(40)는 데이터 드라이버(20)에 내장될 수 있다.
데이터 드라이버(20)는 타이밍 컨트롤러(10)로부터의 데이터 제어 신호에 응답하여 타이밍 컨트롤러(10)로부터의 디지털 데이터를 아날로그 데이터 신호로 변환하여 표시 패널(50)의 다수의 데이터 라인으로 공급한다. 이때, 데이터 드라이버(20)는 감마 전압 생성부(40)로부터의 감마 전압 세트를 데이터의 계조값에 각각 대응하는 계조 전압들로 세분화한 다음, 세분화된 계조 전압들을 이용하여 디지털 데이터를 아날로그 데이터 신호로 변환한다. 데이터 드라이버(20)는 타이밍 컨트롤러(10)의 제어에 따라 외부 보상을 위한 센싱 모드와 표시 구동을 위한 표시 모드로 구동된다.
데이터 드라이버(20)는 적어도 하나의 데이터 드라이브 IC로 구성되어 TCP(Tape Carrier Package), COF(Chip On Film), FPC(Flexible Print Circuit) 등과 같은 회로 필름에 실장되고, 표시 패널(50)에 TAB(Tape Automatic Bonding) 방식으로 부착되거나, COG(Chip On Glass) 방식으로 표시 패널(50)의 비표시 영역 상에 실장될 수 있다.
게이트 드라이버(30)는 타이밍 컨트롤러(10)로부터의 게이트 제어 신호에 응답하여 표시 패널(50)의 다수의 게이트 라인을 순차적으로 구동한다. 게이트 드라이버(30)는 게이트 제어 신호에 응답하여 각 게이트 라인에 해당 스캔 기간에서 게이트 온 전압의 스캔 펄스를 공급하고, 나머지 기간에서는 게이트 오프 전압을 공급한다. 게이트 드라이버(30)는 타이밍 컨트롤러(10)로부터 직접 게이트 제어 신호를 공급받거나, 타이밍 컨트롤러(10)로부터 데이터 드라이버(20)를 경유하여 게이트 제어 신호를 공급받을 수 있다.
게이트 드라이버(30)는 적어도 하나의 게이트 드라이브 IC로 구성되고 TCP, COF, FPC 등과 같은 회로 필름에 실장되어 표시 패널(50)에 TAB 방식으로 부착되거나, COG 방식으로 표시 패널(50)의 비표시 영역 상에 실장될 수 있다. 이와 달리, 게이트 드라이버(30)는 표시 패널(50)의 픽셀 어레이에 형성되는 TFT 어레이와 함께 TFT 기판의 비표시 영역에 형성됨으로써 표시 패널(50)에 내장된 GIP(Gate In Panel) 타입으로 형성될 수 있다.
표시 패널(50)은 게이트 라인, 데이터 라인, 레퍼런스(reference) 라인, 고전위 전원 라인 및 저전위 전원 라인과, 매트릭스 형태의 픽셀 어레이를 포함한다. 픽셀 어레이의 각 픽셀은 적색(R), 녹색(G), 청색(B) 서브픽셀의 조합으로 원하는 색을 구현하고, 휘도 향상을 위한 백색(W) 서브픽셀을 추가로 구비하기도 한다.
각 서브픽셀은 OLED 소자 및 그 OLED 소자를 구동하기 위한 픽셀 회로를 구비한다. 픽셀 회로는 적어도 스위칭 TFT 및 구동 TFT와 스토리지 커패시터를 포함한다. 스위칭 TFT는 게이트 라인으로부터의 스캔 펄스에 응답하여 데이터 라인으로부터의 데이터 신호에 대응하는 전압을 스토리지 커패시터에 충전하고, 구동 TFT는 스토리지 커패시터에 충전된 전압에 따라 OLED 소자로 공급되는 전류를 제어하여 OLED 소자의 발광량을 조절한다. OLED 소자의 발광량은 구동 TFT로부터 공급되는 전류에 비례한다. 각 서브픽셀은 데이터 충전시 구동 TFT와 OLED 소자 사이의 접속 노드에 레퍼런스 전압을 공급하는 스위칭 TFT 및 레퍼런스 라인을 추가로 구비할 수 있다.
센싱 모드에서 데이터 드라이버(20)는 테스트용 데이터를 데이터 라인으로 공급하여 서브픽셀을 구동한 다음, 센싱 채널을 통해 서브픽셀의 특성을 포함하는 센싱 신호(전압 또는 전류)를 센싱하고 디지털 센싱 데이터로 변환하여 타이밍 컨트롤러(10)로 전송한다. 센싱 채널은 각 서브픽셀의 구동시 레퍼런스 전압을 공급하는 레퍼런스 라인이거나, 테스트 데이터를 공급한 데이터 라인이거나, 이들과는 별도로 구비된 센싱 라인(또는 리드아웃 라인)일 수 있다.
타이밍 컨트롤러(10)는 데이터 드라이버(20)로부터 전송된 센싱 데이터를 이용하여 각 서브픽셀의 특성 정보를 검출한다. 타이밍 컨트롤러(10)는 검출된 서브픽셀별 특성 정보를 미리 설정된 기준 정보와 비교하여 서브픽셀별 특성 편차를 산출하고, 그 특성 편차를 보상하기 위한 보상값을 서브픽셀별로 산출하여 메모리에 룩업 테이블 형태로 저장한다. 그리고, 타이밍 컨트롤러(10)는 저장된 보상값을 이용하여 입력 비디오 데이터를 보상하고 보상된 데이터를 데이터 드라이버(20)로 출력한다.
타이밍 컨트롤러(10)는 표시 장치의 출하전, 출하 이후 파워 온시 부탕 시간, 파워 오프시 종료 시간, 또는 각 프레임의 블랭크 기간마다 표시 패널(50)을 센싱 모드로 구동하여 데이터 드라이버(20)을 통해 서브픽셀별 특성을 센싱함으로써 필요시마다 룩업 테이블의 보상값을 업데이트한다.
도 2는 본 발명의 실시예에 따른 OLED 표시 장치에서 타이밍 컨트롤러와 다수의 데이터 드라이브 IC의 접속 구조를 나타낸 도면이다.
도 1 및 도 2를 참조하면, 데이터 드라이버(20)는 표시 패널(50)의 다수의 데이터 라인을 분할 구동하는 다수의 데이터 드라이브 IC(DIC1~DICi)를 구비한다.
본 발명에 따른 타이밍 컨트롤러(10)와 다수의 데이터 드라이브 IC(DIC1~DICi)는 전송 라인 수를 감소시킴과 아울러 EMI(Electromagnetic Interference) 등으로부터 전송 신호를 안정화하기 위하여, 다양한 제어 정보및 비디오 데이터를 클럭을 포함하는 직렬 형태로 변환하여 패킷 단위로 포인트-투-포인트(Point-to-Point) 방식으로 전송하는 임베디드 포인트-투-포인트 인터페이스(Embedded Point-to-point Interface; 이하 EPI) 기술을 이용한다. 다만, 본 발명의 인터페이스는 EPI 기술로 한정되지 않고, 제어 정보 및 비디오 데이터에 클럭을 삽입하여 전송하는 모든 인터페이스에 적용될 수 있다. 이하에서는 설명의 편의상 EPI 기술만을 예로 들어 설명하기로 한다.
타이밍 컨트롤러(10)의 출력부는 다수의 송신 라인 쌍(TL1~TLi) 각각을 통해 다수의 데이터 드라이브 IC(DIC1~DICi)의 입력부와 개별적으로 접속되어 포인트-투-포인트 방식으로 EPI 패킷을 전송한다. 송신 라인 쌍(TL1~TLi) 각각은 EPI 패킷을 LVDS(Low Voltage Differential Signal) 또는 미니-LVDS 등의 차동 신호 형태로 전송한다.
한편, 전송 라인 수를 줄이기 위하여, 다수의 데이터 드라이브 IC(DIC1~DICi) 각각의 출력부는 타이밍 컨트롤러(10)의 입력부와 접속된 한 쌍의 수신 라인(RL)에 공통 접속되어 멀티-투-포인트 방식으로 센싱 데이터를 전송한다.
타이밍 컨트롤러(10)는 클럭, 제어 정보, 비디오 데이터 등을 조합하여 직렬 형태의 패킷인 EPI 패킷으로 변환하고 EPI 패킷을 차동 신호로 변환한 다음 각 송신 라인 쌍(TLi)을 이용한 포인트-투-포인트 전송 방식을 통해 다수의 데이터 드라이브 IC(DIC1~DICi) 각각에 공급한다. EPI 패킷은 클럭 정보, 제어 정보, 비디오 데이터 등을 직렬 형태로 포함하고, 데이터 드라이브 IC(DIC1~DICi)의 내부 클럭 록킹(locking)을 위한 클럭 트레이닝 패턴을 포함하기도 한다. 제어 정보는 각 데이터 드라이브 IC(DICi)의 구동에 필요한 다수의 데이터 제어 신호들을 포함하고, 게이트 드라이버(30)로 전달해 주기 위한 다수의 게이트 제어 신호들을 포함하기도 한다.
다수의 데이터 드라이브 IC(DIC1~DICi) 각각은 각 송신 라인 쌍(TLi)을 통해 전송된 차동 신호를 EPI 패킷으로 복원하고, 복원된 EPI 패킷으로부터 클럭, 제어 정보, 비디오 데이터 등을 복원하여 데이터 라인들을 구동한다.
데이터 드라이브 IC(DIC1~DICi)는 EPI 패킷으로부터 생성된 클럭을 이용하여, 채널별 센싱 신호를 디지털 센싱 데이터로 변환하고, 센싱 데이터를 직렬 형태의 차동 신호로 변환하여 수신 라인 쌍(RL)을 통해 타이밍 컨트롤러(10)로 전송한다. 이때, 다수의 데이터 드라이브 IC(DIC1~DICi)는 타이밍 컨트롤러(10)에서 받은 클럭, 즉 EPI 패킷으로부터 생성된 클럭에 동기화시켜서 센싱 데이터만 수신 라인 쌍(RL)을 통해 LVDS 형태로 타이밍 컨트롤러(10)로 전송하고, 클럭은 전송하지 않는다. 이에 따라, 센싱 데이터 전송시 클럭 전송 라인이 필요하지 않으므로 타이밍 컨트롤러(10)와 다수의 데이터 드라이브 IC(DIC1~DICi) 사이의 전송 라인의 수를 더 줄일 수 있다.
타이밍 컨트롤러(10)는 한 쌍의 수신 라인(RL)을 통해 다수의 데이터 드라이브 IC(DIC1~DICi)로부터 순차적으로 전송된 차동 신호 형태의 센싱 데이터를 수신 및 복원하여 가공한다. 이때, 타이밍 컨트롤러(10)는 동일한 내부 클럭을 이용하여 다수의 데이터 드라이브 IC(DIC1~DICi)로부터 순차적으로 전송된 센싱 데이터를 샘플링하여 래치한다.
그런데, 다수의 데이터 드라이브 IC(DIC1~DICi)로부터 타이밍 컨트롤러(10)로 전송된 센싱 데이터는 데이터 드라이브 IC(DIC1~DICi)와 타이밍 컨트롤러(10) 사이의 수신 라인 쌍(RL)의 길이 차이에 따른 RC 딜레이 편차, 즉 전송 딜레이 편차를 갖고 있으며, 표시 패널에 대형화될 수록 전송 딜레이 편차가 증가함으로써, 타이밍 컨트롤러(10)에서 센싱 데이터를 샘플링할 때 전송 딜레이 편차로 인한 샘플링 오류가 발생할 수 있다.
도 3은 대형 OLED 표시 장치의 배면 접속 구조를 예를 들어 나타낸 도면이다.
도 3을 참조하면, 표시 패널(100)의 게이트 라인들을 분할 구동하는 다수의 게이트 IC(32)는 다수의 게이트 COF(34) 상에 각각 실장되어 표시 패널(50)의 좌우측부에 부착되고, 데이터 라인들을 분할 구동하는 다수의 데이터 드라이브 IC(22)는 다수의 데이터 COF(24) 상에 각각 실장되어 표시 패널(50)의 상하측부에 부착된다.
다수의 데이터 COF(24)는 다수의 그룹으로 분할되고, 다수의 데이터 COF(24) 그룹은 다수의 데이터 PCB(Printed Circuit Board)(111~119)와 각각 접속된다. 다수의 데이터 PCB(111~119)는 다수의 FPC(Flexible Printed Circuit)(121~129) 각각을 통해 타이밍 컨트롤러(10)가 실장된 제어 보드(130)와 접속된다.
도 3을 참조하면, 표시 패널(100)의 상측 데이터 PCB(111~114)를 제어 보드(130)에 연결하는 제1 그룹의 FPC(121~124) 길이와, 하측 데이터 PCB(115~116)를 제어 보드(130)에 연결하는 제2 그룹의 FPC(125~128) 길이가 서로 다름을 알 수 있다.
이로 인하여, 도 4(b)에 나타낸 바와 같이 상측 데이터 드라이브 IC(22)로부터 전송된 센싱 데이터(SDup)와 하측 데이터 드라이브 IC(22)로부터 전송된 센싱 데이터(SDdown)는 타이밍 컨트롤러(10)까지의 전송 거리 차이에 따른 전송 딜레이 편차를 갖게 됨을 알 수 있다. 또한, 전송 딜레이 편차는 IC(22)와 FPC의 커넥터 사이의 거리 차이로 인한 라우팅 길이의 차이나, IC 편차 등에 의해서도 발생된다.
도 4(a)를 참조하면, 도 3에 도시된 상하측 데이터 드라이브 IC(22)는 타이밍 컨트롤러(10)로부터 전송된 EPI 패킷으로부터 생성한 전송 클럭(CLK_T)에 동기하여 센싱 데이터(SD)를 타이밍 컨트롤러(10)로 전송한다.
도 4(b)를 참조하면, 타이밍 컨트롤러(10)는 EPI 패킷에 포함되는 EPI 패킷 클럭(PCLK)을 이용하여 상하측 데이터 드라이브 IC(22)로부터의 센싱 데이터(SDup, SDdown)를 패킷 클럭(PCLK)의 라이징 에지마다 샘플링하여 래치한다. 그러나, 상측 데이터 드라이브 IC(22)로부터의 센싱 데이터(SDup)와 하측 데이터 드라이브 IC(22)로부터의 센싱 데이터(SDdown)가 전송 딜레이 편차를 갖음으로써 상측 센싱 데이터(SDup) 중 N번째가 하측 센싱 데이터(SDdown)와 같이 패킷 클럭(PCLK)에 의해 샘플링되지 못하고 손실될 우려가 있다.
이러한 데이터 손실을 방지하기 위하여, 본 발명에서는 각 데이터 드라이브 IC(22)에서 도 4(c)에 도시된 바와 같이 센싱 데이터의 출력 딜레이를 가변시킴으로써 전송 길이에 따른 전송 딜레이 편차를 보상할 수 있다. 예를 들면, 전송 길이가 상대적으로 작은 하측 데이터 드라이브 IC(22)가 센싱 데이터(SDdown)의 출력 타이밍을 24UI(Unit Interval)를 갖는 1PCLK 만큼 길게 딜레이시키거나, 전송 길이가 상대적으로 큰 상측 데이터 드라이브 IC(22)는 센싱 데이터(SDup)의 출력 타이밍을 6UI(Unit Interval) 만큼 상대적으로 작게 딜레이시킴으로써 상하측 센싱 데이터(SDup, SDdown)의 전송 딜레이 편차를 보상할 수 있다.
이에 따라, 타이밍 컨트롤러(10)는 전송 딜레이 편차가 보상된 상하측 센싱 데이터(SDup, SDdown)를 패킷 클럭(PLCK)을 이용하여 안정적으로 샘플링하여 가공할 수 있다.
각 데이터 드라이브 IC(22)에서 센싱 데이터의 출력 딜레이를 가변시키는 스큐 정보(딜레이 정보)는 각 데이터 드라이브 IC(22)의 전송 딜레이 편차에 따라 미리 설정되어 타이밍 컨트롤러(10)에 저장되고, 타이밍 컨트롤러(10)는 EPI 패킷의 제어 정보에 스큐 정보를 포함시켜서 각 데이터 드라이브 IC(22)로 전송함으로써 각 데이터 드라이브 IC(22)는 타이밍 컨트롤러(10)로부터의 스큐 정보에 따라 센싱 데이터의 출력 딜레이를 가변시킬 수 있다.
도 5는 본 발명의 실시예에 따른 OLED 표시 장치의 인터페이스 장치를 나타낸 블록도이다. 구체적으로, 도 5는 본 발명의 실시예에 따른 OLED 표시 장치의 타이밍 컨트롤러(10)와 다수의 데이터 드라이브 IC(DIC1~DICi)에 구비된 인터페이스 장치의 상세 구성을 나타낸 블록도이다.
타이밍 컨트롤러(10)는 EPI 패킷을 출력하는 송신부(150)와, 센싱 데이터를 입력하는 수신부(160)를 구비한다. 다수의 데이터 드라이브 IC(DIC1~DICi) 각각은 타이밍 컨트롤러(10)의 송신부(150)로부터 전송된 EPI 패킷을 입력하는 수신부(210)와, 센싱 데이터를 타이밍 컨트롤러(10)의 수신부(160)로 출력하는 송신부(230)를 구비한다.
타이밍 컨트롤러(10)의 송신부(150)는 시리얼라이저(Serializer)(152), 위상 동기 회로(Phase Locked Loop; 이하 PLL)(154), 합성부(156), 출력 버퍼(158) 등을 구비하고, 수신부(160)는 입력 버퍼(162) 및 디시얼라이저(164) 등을 구비한다.
데이터 드라이브 IC(DIC1~DICi) 각각의 수신부(210)는 입력 버퍼(212), 디시리얼라이저(Deserializer)(214), 클럭 복원부(216) 등을 구비하고, 송신부(230)는 클럭 생성부(220), 샘플링&홀딩부(이하 S/H부)(222), 아날로그-디지털 변환부(이하 ADC)(224), 시리얼라이저(232) 및 출력 버퍼(234) 등을 구비한다.
타이밍 컨트롤러(10)의 데이터 처리부(미도시)는 화질 향상 및 소비 전력 감소를 위한 다양한 데이터 처리를 수행하여 송신부(150)로 출력한다. 타이밍 컨트롤러(10)의 제어 신호 생성부(미도시)는 다수의 동기 신호를 이용하여 데이터 드라이버의 구동 제어에 필요한 다수의 데이터 제어 신호와, 게이트 드라이버의 구동 제어에 필요한 다수의 게이트 제어 신호를 생성하여 송신부(150)로 출력한다.
타이밍 컨트롤러(10)의 송신부(150)에 있어서, PLL(154)은 입력 클럭(CLK)을 미리 설정된 설정값만큼 체배하여 출력 클럭을 생성하여 출력하고, 샘플링 클럭(CLKs)을 생성하여 입력부(160)의 디시얼라이저(164)로 출력한다.
타이밍 컨트롤러(10)의 시리얼라이저(152)는 데이터 처리부(미도시)로부터 출력된 데이터를 PLL(154)로부터의 출력 클럭에 동기하여 직렬 형태의 데이터 패킷으로 변환하여 출력하고, 타이밍 컨트롤러(10)의 제어 신호 생성부(미도시)로부터 출력된 다수의 제어 신호를 PLL(154)로부터의 출력 클럭에 동기하여 직렬 형태의 컨트롤 패킷으로 변환하여 출력한다. 또한, 시리얼라이저(152)는 스큐 설정부(170)로부터 미리 설정된 데이터 드라이브 IC별 스큐 정보를 컨트롤 패킷에 직렬 형태로 포함시켜 출력한다.
예를 들면, 컨트롤 패킷은 프리앰블 패킷, 컨트롤 스타트 패킷, 복수의 컨트롤 패킷, 데이터 스타트 패킷 등을 포함할 수 있다. 복수의 컨트롤 패킷은 스큐 정보, 데이터 이네이블 신호, 소스 출력 이네이블 신호, 소스 출력 폭 신호, 극성 제어 신호, 게이트 스타트 펄스, 게이트 출력 이네이블 신호 등을 포함할 수 있다.
데이터 드라이브 IC별 스큐 정보는 제품 출하 이전 또는 파워 온의 초기 세팅시 타이밍 컨트롤러(10)에 의해 설정된다. 타이밍 컨트롤러(10)의 스큐 설정부(170)가 초기 세팅시 다수의 데이터 드라이브 IC(DIC1~DICi)로부터 전송된 ADC 데이터의 전송 딜레이를 고려하여 전송 딜레이 편차를 보상할 수 있는 스큐 정보를 데이터 드라이브 IC별로 설정하여 저장한다.
합성부(156)는 시리얼라이저(152)로부터의 컨트롤 패킷 및 데이터 패킷에 PLL(154)로부터 출력된 클럭을 패킷 단위로 삽입하여 EPI 패킷을 출력한다.
출력 버퍼(158)는 합성부(156)로부터 직렬 전송되는 EPI 패킷을 차동 신호로 변환하여 데이터 드라이브 IC(DIC1~DICi) 각각에 포인트-투-포인트 방식으로 전송한다.
데이터 드라이브 IC(DIC1~DICi)의 수신부(210)에 있어서, 입력 버퍼(212)는 타이밍 컨트롤러(10)로부터 전송된 차동 신호를 전압 극성에 따라 EPI 패킷으로 복원하여 출력한다.
클럭 복원부(216)는 입력 버퍼(212)로부터 공급된 EPI 패킷에서 클럭을 복원하고 정수배로 분주함으로써 내부 클럭(CLK)을 생성하여 출력한다.
디시리얼라이저(214)는 입력 버퍼(212)로부터 공급된 EPI 패킷에서 제어 패킷 및 데이터 패킷을 클럭 복원부(216)로부터의 내부 클럭(CLK)에 동기하여 샘플링 및 래치하여 병렬 형태로 복수의 제어 정보와 비디오 데이터를 출력한다.
이에 따라, 데이터 드라이브 IC(DIC1~DICi) 각각은 디시얼라이저(214)로부터의 비디오 데이터와 복수의 제어 정보를 이용하여 데이터 라인을 구동한다.
클럭 생성부(220)는 입력 버퍼(212)로부터 공급된 EPI 패킷에서 도 6에 도시된 바와 같이 1 단위 패킷의 24UI 주기를 갖는 패킷 클럭(PCLK)을 생성하여 ADC(224)에 전송 클럭(CLK_T)으로 출력하고, 패킷 클럭(PCLK)을 정수배로 분주하여 S/H부(222)에 샘플링 클럭(CLK_S)으로 출력한다. 한편, 클럭 생성부(220)는 패킷 클럭(PLCK) 보다 빠른 주파수의 전송 클럭(CLK_T)을 출력할 수 있다.
센싱 모드에서 데이터 드라이브 IC(DIC1~DICi) 각각은 타이밍 컨트롤러(10)로부터 전송된 센싱용 데이터 및 제어 정보를 이용하여 데이터 라인들을 구동함과 아울러 게이트 드라이버가 게이트 라인을 구동함으로써 서브픽셀들을 구동한다.
S/H부(222)는 디시리얼라이저(214)로부터 출력된 제어 정보 중 샘플링 제어 신호에 응답하여 구동된 서브픽셀의 특성을 포함하는 센싱 신호를 센싱 채널별로 동시에 샘플링하여 홀딩한다. S/H부(222)는 클럭 분주기(220)로부터의 샘플링 클럭(CLK_S)에 동기하여 홀딩된 센싱 전압들을 순차적으로 샘플링하여 ADC(224)에 출력한다.
ADC(224)는 S/H부(222)로부터 샘플링 클럭(CLK_S)에 동기하여 입력된 센싱 전압들을 센싱 데이터로 변환하고 클럭 분주기(220)로부터의 전송 클럭(CLK_T)에 동기하여 센싱 데이터를 출력한다.
시리얼라이저(232)는 ADC(224)로부터 전송 클럭(CLK_T)에 동기하여 공급된 센싱 데이터를 직렬 형태로 변환하여 출력 버퍼(234)로 출력한다.
ADC(224) 및 시리얼라이저(232) 중 어느 하나는 타이밍 컨트롤러(10)로부터 수신부(210)의 디시리얼라이저(214)를 통해 받은 스큐 정보에 응답하여 전송 딜레이 편차를 보상할 수 있도록 센싱 데이터를 딜레이시켜 출력한다. 예를 들면, 타이밍 컨트롤러(10)로부터의 스큐 정보에 응답하여, ADC(224) 및 시리얼라이저(232) 중 어느 하나는도 7에 도시된 바와 같이 전송 클럭(CLK_T)의 라이징 에지를 기준으로 3UI 딜레이, 6UI 딜레이, 9UI 딜레이 등과 같이 센싱 데이터를 딜레이시켜 출력한다.
출력 버퍼(234)는 시리얼라이저(232)로부터 직렬 전송되는 센싱 데이터를 차동 신호로 변환하여 타이밍 컨트롤러(10)로 전송한다. 다수의 데이터 드라이브 IC(DIC1~DICi)는 순차적으로 센싱 데이터를 타이밍 컨트롤러(10)로 전송한다.
타이밍 컨트롤러(10)의 수신부(160)에 있어서, 입력 버퍼(162)는 데이터 드라이브 IC(DIC1~DICi)로부터 순차적으로 전송된 차동 신호를 전압 극성에 따라 직렬 형태의 센싱 데이터로 복원하여 출력한다.
디시리얼라이저(164)는 입력 버퍼(162)로부터 공급된 직렬 형태의 센싱 데이터를 병렬 형태로 변환하고, PLL(154)로부터의 샘플링 클럭(CLKs)에 따라 센싱 데이터를 샘플링 및 래치하여 출력한다.
이와 같이, 본 발명에 따른 인터페이스 장치는 타이밍 컨트롤러(10)에서 받은 스큐 정보에 따라 데이터 드라이브 IC(DIC1~DICi) 각각의 송신부(230)에서 센싱 데이터의 출력 딜레이를 가변시킴으로써 데이터 드라이브 IC(DIC1~DICi)로부터 타이밍 컨트롤러(10)로 전송된 센싱 데이터의 전송 딜레이 편차가 보상된다. 따라서, 타이밍 컨트롤러(10)는 동일 클럭을 이용하여 다수의 데이터 드라이브 IC(DIC1~DICi)로부터의 센싱 데이터를 안정적으로 샘플링하여 래치할 수 있으므로 센싱 데이터의 손실을 방지할 수 있다.
도 8은 본 발명의 실시예에 따른 인터페이스 장치의 클럭 스큐 설정 방법을 단계적으로 나타낸 흐름도이다.
도 8에 도시된 인터페이스 장치의 클럭 스큐 설정은 출하전 또는 출하후 파워 온의 초기 세팅시 수행되며, 도 2에 도시된 인터페이스 장치를 참조하여 설명하기로 한다.
단계 2(S2)에서 타이밍 컨트롤러(10)의 제어에 응답하여 다수의 데이터 드라이브 IC(DIC1~DICi) 각각은 ADC에 연결된 모든 센싱 채널에 최대 전압을 인가한다. 최대 전압은 ADC의 입력 범위 이상의 전압을 인가한다. 예를 들면, ADC의 0~3V의 입력 범위를 갖는 경우 모든 채널에 3V 이상의 최대 전압을 인가한다. 모든 센싱 채널에 인가되는 전압은 최대 전압으로 한정되지 않으며, 타이밍 컨트롤러(10)에서 IC별 스큐를 확인할 수 있는 테스트 신호를 포함하는 대표 전압이 인가될 수 있다.
단계 4(S4)에서 다수의 데이터 드라이브 IC(DIC1~DICi) 각각은 모든 센싱 채널로부터의 최대 전압(대표 전압)을 디지털 데이터로 변환하고, 전송 클럭에 동기하여 ADC 출력 데이터를 타이밍 컨트롤러(10)로 전송한다.
단계 6(S6)에서 타이밍 컨트롤러(10)는 다수의 데이터 드라이브 IC(DIC1~DICi)로부터 순차적으로 전송된 ADC 출력 데이터를 입력하여 분석한다.
단계 8(S8)에서 타이밍 컨트롤러(10)는 분석한 ADC 출력 데이터에서 전송 딜레이 편차로 인한 데이터 깨짐 발생 여부를 판단한다. 타이밍 컨트롤러(10)는 ADC 출력 데이터가 최대값(1023)(대표값)인지 여부를 판단한다.
상기 단계 8(S8)에서 전송 딜레이 편차로 인한 데이터 깨짐이 발생한 경우, 단계 10(S10)에서 타이밍 컨트롤러(10)는 데이터 깨짐이 발생한 데이터 드라이브 IC에서 전송 클럭의 스큐를 조절한 다음, 상기 단계 4(S4) 내지 단계 8(S8)을 다시 수행하여 데이터 드라이브 IC에서 전송 클럭의 스큐 조절에 따라 딜레이되어 전송된 ADC 출력 데이터를 재분석하고 데이터 깨짐 여부를 판단한다. 타이밍 컨트롤러(10)는 ADC 출력 데이터의 깨짐이 발생하지 않을 때까지 상기 단계 4(S4)내지 단계 10(S10)을 반복 수행함으로써 데이터 드라이브 IC별로 전송 딜레이 편차로 인한 데이터 깨짐이 발생하지 않는 스큐를 검출하고, 검출된 스큐를 이용하여 데이터 드라이브 IC별로 전송 딜레이 편차를 보상하기 위한 전송 클럭의 스큐 정보를 설정하여 저장한다.
상기 단계 8(S10)에서 ADC 출력 데이터의 깨짐이 발생하지 않은 경우, 타이밍 컨트롤러(10)는 단계 12(S12)로 진행하여 데이터 드라이브 IC(DIC1~DICi)는 ADC에 연결된 최외곽 채널에만 최대 전압(대표 전압)을 인가하고, 나머지 채널에는 OV의 전압을 인가한다.
단계 14(S14)에서 데이터 드라이브 IC(DIC1~DICi)에서 모든 채널에 인가된 전압을 디지털 데이터로 변환하고, 전송 클럭에 동기하여 ADC 출력 데이터를 타이밍 컨트롤러(10)로 전송한다.
단계 16(S16)에서 타이밍 컨트롤러(10)는 데이터 드라이브 IC(DIC1~DICi)로부터 전송된 ADC 출력 데이터에서 최외곽 채널의 ADC 출력 데이터만 최대값(1023)(대표값)인지 여부를 판단한다.
상기 단계 16(S16)에서 최외곽 채널의 ADC 출력 데이터가 최대값(1023)이 아닌 경우, 단계 18(S18)에서 타이밍 컨트롤러(10)는 데이터 드라이브 IC(DIC1~DICi)에 EPI 패킷을 전송할 때 이용되는 패킷 클럭(PCLK)을 딜레이시킨 다음, 상기 단계 14(S4) 및 단계 16(S16)을 다시 수행하여 최외곽 채널의 ADC 출력 데이터가 최대값(대표값)인지 여부를 판단한다. 최외곽 채널의 ADC 출력 데이터가 최대값으로 동일할 때까지 상기 단계 14(S4)내지 단계 18(S18)을 반복 수행함으로써 패킷 클럭(PCLK)의 미스얼라인 문제를 해결한다.
상기 단계 16(S16)에서 최외곽 채널의 ADC 출력 데이터가 모두 최대값(대표값)인 경우 타이밍 컨트롤러(10)는 데이터 드라이브 IC(DIC1~DICi)에 대한 스큐 설정을 완료한다(S20).
이상 설명한 바와 같이, 본 발명에 따른 표시 장치의 인터페이스 장치는 타이밍 컨트롤러에서 전송 딜레이 편차를 보상하기 위한 스큐 정보를 데이터 드라이브 IC별로 설정하여서, 데이터 드라이버 IC 각각에서 타이밍 컨트롤러로부터의 스큐 정보에 따라 센싱 데이터의 출력 딜레이를 가변시킴으로써 데이터 드라이브 IC로부터 타이밍 컨트롤러로 전송되는 센싱 데이터의 전송 딜레이 편차를 보상할 수 있다.
이에 따라, 타이밍 컨트롤러는 동일 클럭을 이용하여 다수의 데이터 드라이브 IC로부터의 센싱 데이터를 안정적으로 샘플링하여 래치할 수 있으므로 센싱 데이터의 손실을 방지할 수 있다.
이상에서 본 발명의 기술적 사상을 예시하기 위해 구체적인 실시예로 도시하고 설명하였으나, 본 발명은 상기와 같이 구체적인 실시예와 동일한 구성 및 작용에만 국한되지 않고, 여러가지 변형이 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 실시될 수 있다. 따라서, 그와 같은 변형도 본 발명의 범위에 속하는 것으로 간주해야 하며, 본 발명의 범위는 후술하는 특허청구범위에 의해 결정되어야 한다.
10: 타이밍 컨트롤러 20: 데이터 드라이버
22: 데이터 드라이브 IC 24: 데이터 COF
30: 게이트 드라이버 32: 게이트 드라이브 IC
34: 게이트 COF 40: 감마 전압 생성부
50: 표시 패널 111~118: 데이터 PCB
121~128: FPC 130: 제어 보드
150, 230: 송신부 152, 232: 시리얼라이저
154: PLL 156: 합성부
158, 234: 출력 버퍼 160, 210: 수신부
162, 212: 입력 버퍼 164, 214: 디시얼라이저
170: 스큐 설정부 216: 클럭 복원부
220: 클럭 생성부 222: 샘플링/홀딩부
224: ADC

Claims (9)

  1. 타이밍 컨트롤러의 제어에 따라 표시 패널을 센싱 모드로 구동하여 각 서브픽셀의 특성을 포함하는 신호를 센싱하여 디지털 센싱 데이터로 변환하며, 상기 타이밍 컨트롤러까지의 전송 딜레이를 이용하여 설정된 스큐 정보에 따라 상기 센싱 데이터의 출력 딜레이를 조절하여 상기 타이밍 컨트롤러로 전송하는 다수의 데이터 드라이브 IC와;
    상기 다수의 데이터 IC로부터 전송된 센싱 데이터를 내부 클럭을 이용하여 샘플링하여서 가공하는 타이밍 컨트롤러를 구비하는 것을 특징으로 하는 표시 장치의 인터페이스 장치.
  2. 청구항 1에 있어서,
    상기 타이밍 컨트롤러는
    초기화 세팅시, 상기 다수의 데이터 드라이브 IC와 상기 타이밍 컨트롤러 사이의 전송 딜레이 편차를 검출하고, 그 전송 딜레이 편차를 보상하도록 상기 스큐 정보를 상기 데이터 드라이브 IC별로 설정하여 저장하고,
    상기 센싱 모드에서 제어 정보와 함께 상기 스큐 정보를 상기 다수의 데이터 드라이브 IC 각각에 전송하는 것을 특징으로 하는 표시 장치의 인터페이스 장치.
  3. 청구항 1에 있어서,
    상기 타이밍 컨트롤러는 데이터와 상기 스큐 정보 및 제어 정보를 패킷 단위로 구분하여 클럭을 삽입한 직렬 패킷을 상기 다수의 데이터 드라이브 IC 각각에 개별 송신 라인을 통해 전송하고;
    상기 다수의 데이터 IC 각각은 상기 타이밍 컨트롤러로부터 전송된 상기 직렬 패킷으로부터 상기 클럭, 스큐 정보, 제어 정보 및 데이터를 복원하여 이용하고;
    상기 다수의 데이터 IC 각각은 상기 직렬 패킷으로부터 생성된 전송 클럭을 이용하여 상기 센싱 데이터를 상기 다수의 데이터 IC와 공통 접속된 수신 라인을 통해 상기 타이밍 컨트롤러로 전송하고;
    상기 다수의 데이터 IC 각각은 상기 전송 클럭을 기준으로 상기 스큐 정보만큼 상기 센싱 데이터의 출력을 딜레이시켜 출력하는 것을 특징으로 하는 표시 장치의 인터페이스 장치.
  4. 청구항 3에 있어서,
    상기 타이밍 컨트롤러는
    상기 직렬 패킷을 생성하고 차동 신호 형태로 변환하여 출력하는 송신부와;
    상기 다수의 데이터 드라이브 IC로부터 순차적으로 전송된 차동 신호로부터 상기 센싱 데이터를 복원하고, 상기 송신부에서 생성된 내부 클럭을 이용하여 상기 센싱 데이터를 샘플링 및 래치하여 출력하는 수신부를 구비하고;
    상기 다수의 데이터 드라이브 IC 각각은
    상기 타이밍 컨트롤러의 송신부로부터 전송된 차동 신호로부터 상기 직렬 패킷을 복원하고, 상기 직렬 패킷으로부터 상기 클럭, 스큐 정보, 제어 정보 및 데이터를 복원하여 출력하는 수신부와;
    상기 직렬 패킷으로부터 상기 전송 클럭과 샘플링 클럭을 생성하고, 상기 샘플링 클럭을 이용하여 상기 센싱 신호를 상기 센싱 데이터로 변환하고, 상기 전송 클럭에 동기시킨 상기 센싱 데이터를 상기 스큐 정보만큼 딜레이시키고 차동 신호 형태로 변환하여 상기 타이밍 컨트롤러의 수신부로 전송하는 송신부를 구비하는 것을 특징으로 하는 표시 장치의 인터페이스 장치.
  5. 청구항 2에 있어서,
    상기 초기 세팅시, 상기 타이밍 컨트롤러는
    상기 다수의 데이터 드라이브 IC 각각의 모든 센싱 채널에 인가된 대표 전압이 디지털 데이터로 변환되어 전송된 결과를 이용하여 상기 데이터 드라이브 IC별 스큐 정보를 설정하고,
    상기 모든 센싱 채널 중 최외곽 채널에만 인가된 대표 전압이 디지털 데이터로 변환되어 전송된 결과를 이용하여 상기 직렬 패킷 전송시 이용되는 패킷 클럭을 딜레이하여 패킷 클럭을 얼라인하는 것을 특징으로 하는 표시 장치의 인터페이스 장치.
  6. 다수의 데이터 드라이브 IC 각각에서 타이밍 컨트롤러의 제어에 따라 표시 패널을 센싱 모드로 구동하여 각 서브픽셀의 특성을 포함하는 신호를 센싱하여 디지털 센싱 데이터로 변환하는 단계와;
    상기 다수의 데이터 드라이브 IC 각각에서 상기 타이밍 컨트롤러까지의 전송 딜레이를 이용하여 설정된 스큐 정보에 따라 상기 센싱 데이터의 출력 딜레이를 조절하고, 딜레이가 조절된 센싱 데이터를 상기 타이밍 컨트롤러로 순차적으로 전송하는 단계와;
    상기 타이밍 컨트롤러에서 상기 다수의 데이터 IC로부터 전송된 센싱 데이터를 내부 클럭을 이용하여 샘플링하여 래치하는 단계를 포함하는 것을 특징으로 하는 표시 장치의 인터페이스 방법.
  7. 청구항 6에 있어서,
    상기 타이밍 컨트롤러는
    초기화 세팅시, 상기 다수의 데이터 드라이브 IC와 상기 타이밍 컨트롤러 사이의 전송 딜레이 편차를 검출하고, 그 전송 딜레이 편차를 보상하도록 상기 스큐 정보를 상기 데이터 드라이브 IC별로 설정하여 저장하고,
    상기 센싱 모드에서 제어 정보와 함께 상기 스큐 정보를 상기 다수의 데이터 드라이브 IC 각각에 전송하는 것을 특징으로 하는 표시 장치의 인터페이스 방법.
  8. 청구항 6에 있어서,
    상기 타이밍 컨트롤러는 데이터와 상기 스큐 정보 및 제어 정보를 패킷 단위로 구분하여 클럭을 삽입한 직렬 패킷을 상기 다수의 데이터 드라이브 IC 각각에 개별 송신 라인을 통해 전송하고;
    상기 다수의 데이터 IC 각각은 상기 타이밍 컨트롤러로부터 전송된 상기 직렬 패킷으로부터 상기 클럭, 스큐 정보, 제어 정보 및 데이터를 복원하여 이용하고;
    상기 다수의 데이터 IC 각각은 상기 직렬 패킷으로부터 생성된 전송 클럭을 이용하여 상기 센싱 데이터를 상기 다수의 데이터 IC와 공통 접속된 수신 라인을 통해 상기 타이밍 컨트롤러로 전송하고;
    상기 다수의 데이터 IC 각각은 상기 전송 클럭을 기준으로 상기 스큐 정보만큼 상기 센싱 데이터의 출력을 딜레이시켜 출력하는 것을 특징으로 하는 표시 장치의 인터페이스 방법.
  9. 청구항 7에 있어서,
    상기 초기 세팅시, 상기 타이밍 컨트롤러는
    상기 다수의 데이터 드라이브 IC 각각의 모든 센싱 채널에 인가된 대표 전압이 디지털 데이터로 변환되어 전송된 결과를 이용하여 상기 데이터 드라이브 IC별 스큐 정보를 설정하고,
    상기 모든 센싱 채널 중 최외곽 채널에만 인가된 대표 전압이 디지털 데이터로 변환되어 전송된 결과를 이용하여 상기 직렬 패킷 전송시 이용되는 패킷 클럭을 딜레이하여 패킷 클럭을 얼라인하는 것을 특징으로 하는 표시 장치의 인터페이스 방법.
KR1020130167645A 2013-12-30 2013-12-30 표시 장치의 인터페이스 장치 및 방법 KR102126545B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130167645A KR102126545B1 (ko) 2013-12-30 2013-12-30 표시 장치의 인터페이스 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130167645A KR102126545B1 (ko) 2013-12-30 2013-12-30 표시 장치의 인터페이스 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20150078356A true KR20150078356A (ko) 2015-07-08
KR102126545B1 KR102126545B1 (ko) 2020-06-24

Family

ID=53790903

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130167645A KR102126545B1 (ko) 2013-12-30 2013-12-30 표시 장치의 인터페이스 장치 및 방법

Country Status (1)

Country Link
KR (1) KR102126545B1 (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170074177A (ko) * 2015-12-18 2017-06-29 삼성디스플레이 주식회사 디스플레이 인터페이스
WO2017188625A1 (ko) * 2016-04-29 2017-11-02 주식회사 실리콘웍스 패널구동시스템 및 소스드라이버
KR20180003163A (ko) * 2016-06-30 2018-01-09 엘지디스플레이 주식회사 Oled 표시 장치
WO2018074797A1 (ko) * 2016-10-18 2018-04-26 주식회사 실리콘웍스 데이터 구동 장치와 이를 포함하는 디스플레이 장치
CN108269551A (zh) * 2016-12-30 2018-07-10 乐金显示有限公司 显示接口装置及其数据传输方法
WO2019107952A1 (ko) * 2017-11-30 2019-06-06 주식회사 실리콘웍스 디스플레이 패널을 구동하기 위한 집적회로
KR20190063943A (ko) * 2017-11-30 2019-06-10 엘지디스플레이 주식회사 표시장치
US10636375B2 (en) 2016-05-09 2020-04-28 Samsung Display Co., Ltd. Display apparatus and a method of driving the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020057230A (ko) * 2000-12-30 2002-07-11 주식회사 현대 디스플레이 테크놀로지 액정 표시 장치의 타이밍 컨트롤러
KR20100032183A (ko) * 2008-09-17 2010-03-25 삼성전자주식회사 표시장치 및 이의 구동방법
KR20120075112A (ko) * 2010-12-28 2012-07-06 엘지디스플레이 주식회사 액정 표시장치와 이의 구동방법
KR20120076215A (ko) * 2010-12-29 2012-07-09 엘지디스플레이 주식회사 유기전계발광표시장치
KR20120095210A (ko) * 2011-02-18 2012-08-28 삼성전자주식회사 반도체 칩의 타이밍 해석 시스템 및 그 방법
KR20130073073A (ko) * 2011-12-23 2013-07-03 삼성전자주식회사 모터
KR20130095500A (ko) * 2012-02-20 2013-08-28 (주)디앤티 잔상개선 효과를 가지는 액정표시장치 및 이의 구동 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020057230A (ko) * 2000-12-30 2002-07-11 주식회사 현대 디스플레이 테크놀로지 액정 표시 장치의 타이밍 컨트롤러
KR20100032183A (ko) * 2008-09-17 2010-03-25 삼성전자주식회사 표시장치 및 이의 구동방법
KR20120075112A (ko) * 2010-12-28 2012-07-06 엘지디스플레이 주식회사 액정 표시장치와 이의 구동방법
KR20120076215A (ko) * 2010-12-29 2012-07-09 엘지디스플레이 주식회사 유기전계발광표시장치
KR20120095210A (ko) * 2011-02-18 2012-08-28 삼성전자주식회사 반도체 칩의 타이밍 해석 시스템 및 그 방법
KR20130073073A (ko) * 2011-12-23 2013-07-03 삼성전자주식회사 모터
KR20130095500A (ko) * 2012-02-20 2013-08-28 (주)디앤티 잔상개선 효과를 가지는 액정표시장치 및 이의 구동 방법

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170074177A (ko) * 2015-12-18 2017-06-29 삼성디스플레이 주식회사 디스플레이 인터페이스
WO2017188625A1 (ko) * 2016-04-29 2017-11-02 주식회사 실리콘웍스 패널구동시스템 및 소스드라이버
KR20170123973A (ko) * 2016-04-29 2017-11-09 주식회사 실리콘웍스 패널구동시스템 및 소스드라이버
CN109074780A (zh) * 2016-04-29 2018-12-21 硅工厂股份有限公司 面板驱动系统和源极驱动器
US10636375B2 (en) 2016-05-09 2020-04-28 Samsung Display Co., Ltd. Display apparatus and a method of driving the same
KR20180003163A (ko) * 2016-06-30 2018-01-09 엘지디스플레이 주식회사 Oled 표시 장치
WO2018074797A1 (ko) * 2016-10-18 2018-04-26 주식회사 실리콘웍스 데이터 구동 장치와 이를 포함하는 디스플레이 장치
CN108269551A (zh) * 2016-12-30 2018-07-10 乐金显示有限公司 显示接口装置及其数据传输方法
CN108269551B (zh) * 2016-12-30 2020-10-23 乐金显示有限公司 显示接口装置及其数据传输方法
WO2019107952A1 (ko) * 2017-11-30 2019-06-06 주식회사 실리콘웍스 디스플레이 패널을 구동하기 위한 집적회로
KR20190063943A (ko) * 2017-11-30 2019-06-10 엘지디스플레이 주식회사 표시장치
US11004402B2 (en) 2017-11-30 2021-05-11 Silicon Works Co., Ltd. Integrated circuit for operating display panel

Also Published As

Publication number Publication date
KR102126545B1 (ko) 2020-06-24

Similar Documents

Publication Publication Date Title
KR102126545B1 (ko) 표시 장치의 인터페이스 장치 및 방법
KR102126546B1 (ko) 표시 장치의 인터페이스 장치 및 방법
EP3343555A2 (en) Electroluminescent display and driving device thereof
CN110010092B (zh) 显示接口装置
KR102645150B1 (ko) 디스플레이 인터페이스 장치 및 그의 데이터 전송 방법
KR102370717B1 (ko) 유기 발광 다이오드 표시 장치
EP3163564B1 (en) Organic light emitting diode display device
KR102563779B1 (ko) Oled 표시 장치
US9196183B2 (en) Display device for high-speed data transmission and method of driving the same
US9966001B2 (en) Pixel, organic light emitting display device including pixel, and method of driving organic light emitting display device
KR102045731B1 (ko) 표시장치 및 그 구동방법
US11705056B2 (en) Electroluminescence display apparatus
KR20190014997A (ko) 통신 방법과 이를 이용한 표시장치
KR102395214B1 (ko) 디스플레이 인터페이스 장치 및 그의 데이터 전송 방법
KR20160092155A (ko) 표시장치
KR102627279B1 (ko) 표시 장치 및 그의 구동 방법
KR20200051226A (ko) 영상 표시장치 및 그 구동방법
KR102460112B1 (ko) 표시장치
KR20200007184A (ko) 영상 표시장치 및 그 구동방법
KR20230006069A (ko) 표시장치와 그 기준 전압 제어 방법
KR20120057372A (ko) 유기발광다이오드 표시장치 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant