KR20170123973A - 패널구동시스템 및 소스드라이버 - Google Patents

패널구동시스템 및 소스드라이버 Download PDF

Info

Publication number
KR20170123973A
KR20170123973A KR1020160053397A KR20160053397A KR20170123973A KR 20170123973 A KR20170123973 A KR 20170123973A KR 1020160053397 A KR1020160053397 A KR 1020160053397A KR 20160053397 A KR20160053397 A KR 20160053397A KR 20170123973 A KR20170123973 A KR 20170123973A
Authority
KR
South Korea
Prior art keywords
clock signal
signal
data
clock
frequency
Prior art date
Application number
KR1020160053397A
Other languages
English (en)
Other versions
KR102634474B1 (ko
Inventor
이상민
정민영
김원
최정희
Original Assignee
주식회사 실리콘웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실리콘웍스 filed Critical 주식회사 실리콘웍스
Priority to KR1020160053397A priority Critical patent/KR102634474B1/ko
Priority to PCT/KR2017/003890 priority patent/WO2017188625A1/ko
Priority to CN201780026412.4A priority patent/CN109074780B/zh
Publication of KR20170123973A publication Critical patent/KR20170123973A/ko
Application granted granted Critical
Publication of KR102634474B1 publication Critical patent/KR102634474B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Abstract

본 발명은 설정정보에 따라 화소 센싱을 위한 샘플링클럭의 주파수를 조절할 수 있는 기술을 제공한다.

Description

패널구동시스템 및 소스드라이버{PANEL DRIVING SYSTEM AND SOURCE DRIVER}
본 발명은 디스플레이 패널에 배치되는 화소의 특성을 센싱하는 기술과 이러한 디스플레이 패널을 구동하는 기술에 관한 것이다.
디스플레이 장치에는 패널에 배치되는 화소들의 밝기를 제어하는 패널구동장치-예를 들어, 소스드라이버 및 타이밍컨트롤러를 포함하는 구동장치-가 포함된다.
패널구동장치는 영상데이터에 따라 데이터전압을 결정하고, 이러한 데이터전압을 화소들로 공급함으로써 각 화소의 밝기를 제어한다.
한편, 동일한 데이터전압이 공급되더라도 화소들의 특성에 따라 각 화소의 밝기는 달라질 수 있다. 예를 들어, 화소에는 구동트랜지스터가 포함되는데, 구동트랜지스터의 문턱전압이 달라지면 동일한 데이터전압이 공급되더라도 해당 화소의 밝기는 달라질 수 있다. 패널구동장치가 이러한 화소들의 특성변화를 고려하지 않게 되면 화소들이 원하지 않는 밝기로 구동됨으로써 화질이 낮아지는 문제가 발생할 수 있다.
구체적으로, 화소들은 시간에 따라 혹은 주변 환경에 따라 특성이 변할 수 있다. 그런데, 이때, 패널구동장치가 화소들의 변화된 특성을 고려하지 않고 데이터전압을 공급하게 되면, 화질이 저하되는 문제-예를 들어, 라인디펙트(line defect) 등의 문제-가 발생할 수 있다.
이러한 화질 저하의 문제를 개선하기 위해 디스플레이 장치는 화소들의 특성을 센싱하는 화소센싱장치를 더 포함할 수 있다. 화소센싱장치는 각 화소의 특성을 주기적으로 혹은 비주기적으로 체크하여 패널구동장치에 전달할 수 있다. 그리고, 패널구동장치는 화소센싱장치로부터 전달받은 각 화소의 특성치에 따라 데이터전압을 보상함으로써 화소의 특성변화에 따른 화질 저하의 문제를 해결할 수 있다.
화소센싱장치는 독립적인 장치로서 구성될 수도 있으나, 소스드라이버에 포함될 수도 있다. 또한, 패널구동장치에 포함되면서 패널구동시스템을 구성할 수도 있다.
한편, 화소센싱장치는 샘플링클럭에 따라 화소를 주기적으로 센싱하게 되는데, 샘플링클럭의 주파수가 화소센싱장치에 포함된 아날로그-디지털변환기(ADC: Analog-Digital Converter)의 작동범위를 벗어나는 경우 화소센싱장치가 오작동하는 문제가 발생할 수 있다. 또한, 샘플링클럭이 영상데이터의 클럭과 동일한 주파수를 가지거나 유사한 주파수를 가지는 경우 센싱데이터에 전자파방해(EMI: Electro-Magnetic Interference) 노이즈가 삽입되는 문제가 발생할 수 있다.
이러한 배경에서, 본 발명의 목적은, 설정정보에 따라 화소 센싱을 위한 샘플링클럭의 주파수를 조절할 수 있는 기술을 제공하는 것이다.
전술한 목적을 달성하기 위하여, 일 측면에서, 본 발명은, 데이터구동부, 클럭생성부, 센싱부 및 출력부를 포함하는 소스드라이버를 제공한다.
이러한 소스드라이버에서 데이터구동부는 제1클럭신호에 따라 수신되는 영상데이터를 변환하여 데이터전압을 생성할 수 있다. 클럭생성부는 외부 설정정보에 따라 제1클럭신호와 주파수가 다른 제2클럭신호를 생성할 수 있다. 센싱부는 제2클럭신호에 따라 주기적으로 화소를 센싱할 수 있다. 그리고, 출력부는 화소에 대한 센싱데이터를 타이밍컨트롤러로 전송할 수 있다.
다른 측면에서, 본 발명은, 타이밍컨트롤러 및 소스드라이버를 포함하는 패널구동시스템을 제공한다.
이러한 패널구동시스템에서 타이밍컨트롤러는 각 화소에 대한 센싱데이터를 수신하고 센싱데이터에 따라 보상된 영상데이터를 전송할 수 있다. 그리고, 소스드라이버는 타이밍컨트롤러로부터 신호를 수신하고, 수신된 신호로부터 제1클럭신호, 제어신호 및 영상데이터를 복원하며, 제어신호에 포함된 설정정보에 따라 제1클럭신호와 주파수가 다른 제2클럭신호를 생성하고, 제2클럭신호에 따라 화소를 센싱하여 센싱데이터를 생성할 수 있다.
이상에서 설명한 바와 같이 본 발명에 의하면, 설정정보에 따라 화소 센싱을 위한 샘플링클럭의 주파수를 조절할 수 있게 된다. 그리고, 본 발명에 의하면, 화소센싱장치(혹은 이를 포함하는 소스드라이버 및 패널구동시스템)의 오동작을 방지하고 전자파방해(EMI) 노이즈를 개선하는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이장치의 구성도이다.
도 2는 도 1의 각 화소에 대한 화소 구조를 나타내는 도면이다.
도 3은 본 발명의 일 실시예에 따른 소스드라이버의 구성도이다.
도 4는 클럭생성부가 설정정보를 획득하는 예시들을 나타내는 도면이다.
도 5는 설정정보에 따라 제2클럭신호를 생성하고 센싱데이터 및 영상데이터를 송수신하는 제1예시 방법의 흐름도이다.
도 6은 설정정보에 따라 제2클럭신호를 생성하고 센싱데이터 및 영상데이터를 송수신하는 제2예시 방법의 흐름도이다.
도 7은 클럭생성부의 제1예시 구성도이다.
도 8은 클럭생성부의 제2예시 구성도이다.
도 9는 도 8에 도시된 주파수합성부의 예시 구성도이다.
도 10은 클럭생성부의 제3예시 구성도이다.
도 11은 CDR회로에서 생성되는 복수의 기준신호의 파형을 나타내는 도면이다.
도 12는 복수의 기준신호를 배타적논리합 연산한 결과 파형을 나타내는 도면이다.
도 13은 클럭생성부의 제4예시 구성도이다.
도 14는 도 13의 예시에 따른 체배신호의 파형을 나타내는 도면이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 1은 본 발명의 일 실시예에 따른 디스플레이장치의 구성도이다.
도 1을 참조하면, 디스플레이장치(100)는 패널(110), 소스드라이버(120), 게이트드라이버(130), 타이밍컨트롤러(140) 등을 포함할 수 있다.
패널(110)에는 다수의 데이터라인(DL), 다수의 게이트라인(GL) 및 다수의 센싱라인(SL)이 배치되고, 다수의 화소(P)가 배치될 수 있다.
게이트드라이버(130)는 턴온전압 혹은 턴온프전압의 스캔신호를 게이트라인(GL)으로 공급할 수 있다. 이러한 턴온전압의 스캔신호가 화소(P)로 공급되면 해당 화소(P)는 데이터라인(DL)과 연결되고 턴오프전압의 스캔신호가 화소(P)로 공급되면 해당 화소(P)와 데이터라인(DL)의 연결은 해제된다.
소스드라이버(120)는 데이터라인(DL)으로 데이터전압을 공급한다. 데이터라인(DL)으로 공급된 데이터전압은 스캔신호에 따라 데이터라인(DL)과 연결된 화소(P)로 공급되게 된다.
소스드라이버(120)는 각 화소(P)에 형성되는 전기적 특성치-예를 들어, 전압, 전류 등-를 센싱한다. 소스드라이버(120)는 스캔신호에 따라 각 화소(P)와 연결될 수도 있고, 별도의 센싱신호에 따라 각 화소(P)와 연결될 수도 있다. 이때, 센싱신호는 게이트드라이버(130)에 의해 생성될 수 있다.
타이밍컨트롤러(140)는 게이트드라이버(130) 및 소스드라이버(120)로 각종 제어신호를 공급할 수 있다. 타이밍컨트롤러(140)는 각 프레임에서 구현하는 타이밍에 따라 스캔이 시작되도록 하는 게이트제어신호(GCS)를 생성하여 게이트드라이버(120)로 전송할 수 있다. 그리고, 타이밍컨트롤러(140)는 외부에서 입력되는 영상데이터를 소스드라이버(120)에서 사용하는 데이터 신호 형식에 맞게 전환한 영상데이터(RGB_DATA)를 소스드라이버(120)로 출력할 수 있다. 또한, 타이밍컨트롤러(140)는 각 타이밍에 맞게 소스드라이버(120)가 각 화소(P)로 데이터전압을 공급하도록 제어하는 데이터제어신호(DCS)를 전송할 수 있다.
타이밍컨트롤러(140)는 화소(P)의 특성에 따라 영상데이터(RGB_DATA)를 보상하여 전송할 수 있다. 이때, 타이밍컨트롤러(140)는 화소(P)의 특성을 파악하기 위해 소스드라이버(120)로부터 센싱데이터(SENSE_DATA)를 수신할 수 있다.
패널(110)은 유기발광표시패널일 수 있다. 이때, 패널(110)에 배치되는 화소(P)들은 유기발광다이오드(OLED: Organic Light Emitting Diode) 및 하나 이상의 트랜지스터를 포함할 수 있다. 각 화소(P)에 포함되는 유기발광다이오드(OLED) 및 트랜지스터의 특성은 시간 혹은 주변 환경에 따라 변할 수 있는데, 소스드라이버(120)는 각 화소(P)에 포함된 이러한 구성요소들의 특성을 센싱하여 타이밍컨트롤러(140)로 전송할 수 있다.
도 2는 도 1의 각 화소에 대한 화소 구조를 나타내는 도면이다.
도 2를 참조하면, 화소(P)는 유기발광다이오드(OLED), 구동트랜지스터(DRT), 스위칭트랜지스터(SWT), 센싱트랜지스터(SENT) 및 스토리지캐패시터(Cstg) 등을 포함할 수 있다.
유기발광다이오드(OLED)는 애노드전극, 유기층 및 캐소드전극 등으로 이루어질 수 있다. 유기발광다이오드(OLED)는 구동트랜지스터(DRT)의 제어에 따라 애노드전극은 구동전압(EVDD)과 연결되고 캐소드전극은 기저전압(EVSS)과 연결되면서 발광하게 된다.
구동트랜지스터(DRT)는 유기발광다이오드(OLED)로 공급되는 구동전류를 제어함으로써 유기발광다이오드(OLED)의 밝기를 제어할 수 있다.
구동트랜지스터(DRT)의 제1노드(N1)는 유기발광다이오드(OLED)의 애노드전극과 전기적으로 연결될 수 있으며, 소스 노드 혹은 드레인 노드일 수 있다. 구동트랜지스터(DRT)의 제2노드(N2)는 스위칭트랜지스터(SWT)의 소스 노드 혹은 드레인 노드와 전기적으로 연결될 수 있으며, 게이트 노드일 수 있다. 구동트랜지스터(DRT)의 제3노드(N3)는 구동전압(EVDD)을 공급하는 구동전압라인(DVL)과 전기적으로 연결될 수 있으며, 드레인 노드 혹은 소스 노드일 수 있다.
스위칭트랜지스터(SWT)는 데이터라인(DL)과 구동트랜지스터(DRT)의 제2노드(N2) 사이에 전기적으로 연결되고, 게이트 라인(GL)을 통해 스캔신호를 공급받아 턴온될 수 있다.
이러한 스위칭트랜지스터(SWT)가 턴온되면 데이터라인(DL)을 통해 소스드라이버(120)로부터 공급된 데이터전압(Vdata)이 구동트랜지스터(DRT)의 제2노드(N2)로 전달되게 된다.
스토리지캐패시터(Cstg)는 구동트랜지스터(DRT)의 제1노드(N1)와 제2노드(N2) 사이에 전기적으로 연결될 수 있다.
스토리지캐패시터(Cstg)는 구동트랜지스터(DRT)의 제1노드(N1)와 제2노드(N2) 사이에 존재하는 기생캐패시터일 수도 있고, 구동트랜지스터(DRT)의 외부에 의도적으로 설계한 외부 캐패시터일 수 있다.
센싱트랜지스터(SENT)는 구동트랜지스터(DRT)의 제1노드(N1)와, 제1노드(N1)로 기준전압(Vref)을 공급하고 제1노드(N1)의 전기적 특성치-예를 들어, 전압-를 센싱하는 센싱라인(SL)을 전기적으로 연결시킬 수 있다. 그리고, 소스드라이버(120)는 센싱라인(SL)을 통해 전달되는 센싱신호(Vsense)를 이용하여 화소(P)를 센싱하게 된다.
제1노드(N1)의 전압을 센싱하면, 구동트랜지스터(DRT)의 문턱전압, 이동도(mobility) 등을 파악할 수 있다. 또한, 제1노드(N1)의 전압을 센싱하면, 유기발광다이오드(OLED)의 기생캐패시턴스 등의 유기발광다이오드(OLED)의 열화정도를 파악할 수 있다.
소스드라이버(120)는 제1노드(N1)의 전압을 센싱하여 타이밍컨트롤러(도 1의 140 참조)로 전송할 수 있다. 그리고, 타이밍컨트롤러(도 1의 140 참조)는 이러한 제1노드(N1)의 전압을 분석하여 각 화소(P)의 특성을 파악할 수 있다.
도 3은 본 발명의 일 실시예에 따른 소스드라이버의 구성도이다.
도 3을 참조하면, 소스드라이버(120)는 데이터구동부(310), 클럭생성부(320), 센싱부(330), 메모리(340), 출력부(350) 등을 포함할 수 있다.
데이터구동부(310)는 영상데이터(RGB_DATA)를 변환하여 데이터전압(Vdata)를 생성한다.
데이터구동부(310)는 제1클럭신호(CLK_DATA)에 따라 영상데이터(RGB_DATA)를 수신할 수 있다. 제1클럭신호(CLK_DATA)는 영상데이터(RGB_DATA)에 내장될 수 있는데, 이러한 형태의 클럭신호를 임베디드클럭(embeded clock)이라고 부르기도 한다.
소스드라이버(120)는 타이밍컨트롤러로부터 신호를 수신하고 CDR(Clock Data Recovery)회로를 이용하여 신호를 클럭신호와 데이터로 분리해서 복원해 낼 수 있다. 복원된 데이터에는 영상데이터(RGB_DATA) 및 제어신호(도 1의 DCS 참조)가 포함될 수 있다.
클럭생성부(320)는 설정정보에 따라 제1클럭신호(CLK_DATA)와 주파수가 다른 제2클럭신호(CLK_SP)를 생성할 수 있다. 제2클럭신호(CLK_SP)는 샘플링클럭으로서 화소에 대한 센싱주기를 지시하는 클럭신호이다.
종래 소스드라이버는, 클럭생성부(320)와 같은 구성이 없이 제1클럭신호(CLK_DATA)를 이용하여 화소에 대한 센싱주기를 지시하였다. 그런데, 이러한 종래 소스드라이버에는 몇 가지 문제가 있었다. 일 예로서, 소스드라이버가 센싱할 수 있는 주파수보다 제1클럭신호(CLK_DATA)의 주파수가 더 높아 소스드라이버가 오동작하는 문제가 있었다. 다른 예로서, 소스드라이버가 센싱할 수 있는 주파수보다 제1클럭신호(CLK_DATA)의 주파수가 많이 낮아 소스드라이버의 센싱 성능이 저하되는 문제가 있었다. 또 다른 예로서, 영상데이터의 클럭과 샘플링클럭의 주파수가 동일하여 전자파방해(EMI) 노이즈가 영상데이터 혹은 센싱데이터에 삽입되는 문제가 있었다.
클럭생성부(320)는 설정정보에 따라 제2클럭신호(CLK_SP)를 생성하기 때문에 이러한 문제가 해결될 수 있다. 예를 들어, 클럭생성부(320)는 설정정보를 이용하여 소스드라이버가 적정 범위에서 작동되도록 제2클럭신호(CLK_SP)를 생성하기 때문에 소스드라이버가 오동작하거나 센싱 성능이 저하되는 문제가 발생하지 않는다. 또한, 클럭생성부(320)는 설정정보를 이용하여 제1클럭신호(CLK_DATA)와 다른 주파수로 제2클럭신호(CLK_SP)를 생성할 수 있기 때문에 전자파방해(EMI) 노이즈가 개선되는 효과가 있다.
센싱부(330)는 클럭생성부(320)에서 생성된 제2클럭신호(CLK_SP)에 따라 주기적으로 화소를 센싱할 수 있다. 화소에 대한 센싱신호(Vsense)가 아날로그신호(예를 들어, 전압신호 혹은 전류신호)인 경우, 센싱부(330)는 아날로그신호를 디지털데이터로 변환하는 아날로그-디지털컨버터(ADC: Analog-Digital Converter)를 더 포함할 수 있다.
센싱부(330)는 제2클럭신호(CLK_SP)에 따라 센싱데이터를 생성하여 메모리(340)에 저장할 수 있다. 그리고, 출력부(350)는 메모리(340)에 저장된 센싱데이터(SENSE_DATA)를 타이밍컨트롤러로 전송할 수 있다.
한편, 클럭생성부(320)는 외부로부터 설정정보를 획득할 수 있다.
도 4는 클럭생성부가 설정정보를 획득하는 예시들을 나타내는 도면이다.
도 4를 참조하면, 설정정보는 외부로부터 획득될 수 있다.
도 4의 (A)를 참조하면, 설정정보는 타이밍컨트롤러로부터 수신되는 제어신호(DCS)에 포함될 수 있다. 클럭생성부(320a)는 제어신호(DCS)에서 설정정보를 획득하고 이러한 설정정보에 따라 제2클럭신호(CLK_SP)를 생성할 수 있다. 예를 들어, 제어신호(DCS)에는 제2클럭신호(CLK_SP)의 주파수를 지시하는 설정정보가 포함될 수 있고, 클럭생성부(320a)는 이러한 설정정보에 따라 제2클럭신호(CLK_SP)의 주파수를 설정할 수 있다.
도 4의 (B)를 참조하면, 클럭생성부(320b)는 특정 핀(pin)과 연결된 외부 회로의 설정값을 통해 설정정보를 획득할 수 있다. 예를 들어, 소스드라이버의 특정 핀에는 임피던스 회로가 연결되고 클럭생성부(320b)는 이러한 임피던스 회로의 임피던스 값에 따라 제2클럭신호(CLK_SP)의 주파수를 설정할 수 있다.
도 4의 (C)를 참조하면, 클럭생성부(320c)의 내부에 저장된 설정정보는 외부 신호에 따라 프로그램될 수 있다. 그리고, 클럭생성부(320c)는 프로그램된 설정정보에 따라 제2클럭신호(CLK_SP)를 생성할 수 있다.
도 5는 설정정보에 따라 제2클럭신호를 생성하고 센싱데이터 및 영상데이터를 송수신하는 제1예시 방법의 흐름도이다.
도 5를 참조하면, 타이밍컨트롤러(140)는 소스드라이버로 설정정보를 전송할 수 있다(S502). 설정정보는 제어신호에 포함될 수도 있고, 별도의 신호로 전송될 수도 있다.
소스드라이버(120)는 수신된 설정정보에 따라 제2클럭신호(CLK_SP)를 생성할 수 있다(S504). 수신된 설정정보에는 주파수정보가 포함될 수 있는데, 소스드라이버(120)는 수신된 주파수정보에 따라 제2클럭신호(CLK_SP)의 주파수를 설정할 수 있다.
소스드라이버(120)는 제2클럭신호(CLK_SP)에 따라 화소를 센싱하고 센싱데이터를 생성할 수 있다(S506).
그리고, 소스드라이버(120)는 화소에 대한 센싱데이터를 타이밍컨트롤러(140)로 전송할 수 있다(S508).
타이밍컨트롤러(140)는 센싱데이터를 이용하여 각 화소의 특성치를 파악하고 영상데이터를 보상할 수 있다(S510).
그리고, 타이밍컨트롤러(140)는 보상된 영상데이터를 소스드라이버(120)로 전송할 수 있다(S512). 소스드라이버(120)는 수신된 영상데이터에 따라 화소로 데이터전압을 공급할 수 있다.
한편, 타이밍컨트롤러(140)는 임의의 시간에 혹은 정해진 시간에 변경된 설정정보를 소스드라이버(120)로 전송할 수 있다(S514).
소스드라이버(120)는 변경된 설정정보에 따라 제2클럭신호(CLK_SP)의 설정을 변경할 수 있다(S516). 예를 들어, 소스드라이버(120)는 변경된 설정정보에 따라 제2클럭신호(CLK_SP)의 주파수를 변경할 수 있다.
그리고, 소스드라이버(120)는 변경된 제2클럭신호(CLK_SP)에 따라 화소를 센싱하고(S518), 센싱데이터를 타이밍컨트롤러(140)로 전송할 수 있다(S520).
도 6은 설정정보에 따라 제2클럭신호를 생성하고 센싱데이터 및 영상데이터를 송수신하는 제2예시 방법의 흐름도이다.
도 6을 참조하면, 소스드라이버(120)는 외부 설정정보를 확인하고(S602), 설정정보에 따라 제2클럭신호(CLK_SP)를 생성할 수 있다(S604).
소스드라이버(120)는 제2클럭신호(CLK_SP)에 따라 화소를 센싱하고 센싱데이터를 생성할 수 있다(S606).
그리고, 소스드라이버(120)는 화소에 대한 센싱데이터를 타이밍컨트롤러(140)로 전송할 수 있다(S608).
타이밍컨트롤러(140)는 센싱데이터를 이용하여 각 화소의 특성치를 파악하고 영상데이터를 보상할 수 있다(S610).
그리고, 타이밍컨트롤러(140)는 보상된 영상데이터를 소스드라이버(120)로 전송할 수 있다(S612). 소스드라이버(120)는 수신된 영상데이터에 따라 화소로 데이터전압을 공급할 수 있다.
한편, 외부 설정정보는 임의의 시간에 혹은 정해진 시간에 변경될 수 있다.
소스드라이버(120)는 변경된 설정정보를 확인하고(S614), 설정정보에 따라 제2클럭신호(CLK_SP)의 설정을 변경할 수 있다(S616). 예를 들어, 소스드라이버(120)는 변경된 설정정보에 따라 제2클럭신호(CLK_SP)의 주파수를 변경할 수 있다.
그리고, 소스드라이버(120)는 변경된 제2클럭신호(CLK_SP)에 따라 화소를 센싱하고(S618), 센싱데이터를 타이밍컨트롤러(140)로 전송할 수 있다(S620).
도 7은 클럭생성부의 제1예시 구성도이다.
클럭생성부(700)는 전압생성부(710), 전압선택부(720) 및 VCO(Voltage Controlled Oscillator)부를 포함할 수 있다.
전압생성부(710)는 복수의 전압(Vref)을 생성하여 전압선택부(720)로 제공할 수 있다. 예를 들어, 전압생성부(710)는 복수의 저항으로 구성되는 전압분배회로를 포함하고 이러한 전압분배회로를 통해 복수의 전압(Vref)을 생성할 수 있다.
전압선택부(720)는 설정정보(CONTROL)에 따라 복수의 전압(Vref) 중 하나의 전압을 설정전압(Vset)으로 선택할 수 있다.
그리고, VCO부(730)는 이러한 설정전압(Vset)에 따라 주파수를 결정하여 제2클럭신호(CLK_SP)를 생성할 수 있다.
도 8은 클럭생성부의 제2예시 구성도이다.
도 8을 참조하면, 클럭생성부(800)는 CDR(Clock Data Recovery)회로(810) 및 주파수합성부(820)를 포함할 수 있다.
CDR회로(810)는 타이밍컨트롤러로부터 수신되는 영상데이터(RGB_DATA)로부터 제1클럭신호(CLK_DATA)를 복원해 낼 수 있다.
주파수합성부(820)는 이러한 제1클럭신호(CLK_DATA)를 기준으로 주파수가 다른 제2클럭신호(CLK_SP)를 생성할 수 있다. 이때, 제2클럭신호(CLK_SP)의 주파수는 타이밍컨트롤러로부터 수신되는 설정정보(CONTROL)에 따라 결정될 수 있다.
패널구동시스템에 복수의 소스드라이버가 있고 각각의 소스드라이버가 별도의 기준(예를 들어, 설정전압 등)에 따라 제2클럭신호(CLK_SP)를 생성하는 경우, 각각의 소스드라이버가 생성하는 제2클럭신호(CLK_SP)에는 차이가 있을 수 있다. 예를 들어, 복수의 소스드라이버에는 PVT(Process, Voltage, Temperature) 변동이 있을 수 있는데, 복수의 소스드라이버가 VCO부로 동일한 설정전압을 입력한다고 하더라도 PVT 변동에 따라 서로 다른 제2클럭신호(CLK_SP)가 생성될 수 있다.
이에 반해, 도 8과 같이 클럭생성부(800)가 제1클럭신호(CLK_DATA)를 기준으로 제2클럭신호(CLK_SP)를 생성하는 경우, 모든 소스드라이버가 동일한 제1클럭신호(CLK_DATA)를 수신하여 제2클럭신호(CLK_SP)를 생성하기 때문에 전술한 차이가 없어질 수 있다.
도 9는 도 8에 도시된 주파수합성부의 예시 구성도이다.
도 9를 참조하면, 주파수합성부(820)는 제1카운터(910), 비교기(920), 차지펌프(930), VCO부(940) 및 제2카운터(950) 등을 포함하며, PLL(PHASE LOCKING LOOP) 형태로 구성될 수 있다.
PLL 회로에서 VCO부(940)의 출력이 제2클럭신호(CLK_SP)로 사용될 수 있다.
제1카운터(910)는 제1클럭신호(CLK_DATA)를 카운팅하여 제1클럭신호의 1/N(N은 자연수)배의 주파수를 가지는 기준신호(iREF)를 생성할 수 있다.
제2카운터(950)는 VCO부(940)에서 출력되는 제2클럭신호(CLK_SP)를 카운팅하여 제2클럭신호(CLK_SP)의 1/M(M은 자연수)배의 주파수를 가지는 피드백신호(iFB)를 생성할 수 있다.
제1카운터(910) 및 제2카운터(950)는 주파수가 1/N 혹은 1/M배로 나누어진다는 측면에서 디바이더(DIVIDER)로 불리기도 한다.
비교기(920)는 기준신호(iREF)와 피드백신호(iFB)의 위상을 비교하여 VCO부(940)를 제어할 수 있다. 구체적으로 비교기(920)는 기준신호(iREF)와 피드백신호(iFB)의 위상을 비교하여 업다운(UP/DOWN) 신호를 생성할 수 있고, 이러한 업다운 신호를 차지펌프(930)로 전송할 수 있다. 그리고, 차지펌프(930)는 업다운 신호에 따라 VCO부(940)를 제어할 수 있다.
이러한 주파수합성부(820)를 거치게 되면, 제1클럭신호(CLK_DATA)의 M/N배의 주파수를 가지는 제2클럭신호(CLK_SP)가 생성되게 된다. 예를 들어, 제1클럭신호(CLK_DATA)가 100MHz의 주파수를 가지고, N=2, M=1인 경우, 제2클럭신호(CLK_SP)의 주파수는 50MHz가 된다. 다른 예로서, 제1클럭신호(CLK_DATA)가 100MHz의 주파수를 가지고, N=3, M=2인 경우, 제2클럭신호(CLK_SP)의 주파수는 66.6MHz가 된다.
제1카운터(910) 및 제2카운터(950)에 대한 설정값(N 및 M)은 도 8을 참조하여 설명한 설정정보(CONTROL)에 포함될 수 있다. 예를 들어, 설정정보(CONTROL)가 타이밍컨트롤러로부터 수신되는 경우, 타이밍컨트롤러는 N 및 M에 대한 설정값을 설정정보(CONTROL)에 포함시켜 전송하고, 소스드라이버는 이러한 설정정보(CONTROL)에 따라 제2클럭신호(CLK_SP)의 주파수를 결정할 수 있다.
도 10은 클럭생성부의 제3예시 구성도이다.
도 10을 참조하면, 클럭생성부(1000)는 CDR회로(1010) 및 신호조합부(1020)를 포함할 수 있다.
CDR회로(1010)는 타이밍컨트롤러로부터 수신되는 영상데이터(RGB_DATA)로부터 제1클럭신호(CLK_DATA)를 복원해 낼 수 있다. 그리고, 제1클럭신호(CLK_DATA)에 대해 주파수는 동일하고 일정한 위상 차이를 가지는 복수의 기준신호(MULTI-PHASE CLK_DATA)를 생성해서 신호조합부(1020)로 전송할 수 있다.
신호조합부(1020)는 복수의 기준신호(MULTI-PHASE CLK_DATA)를 배타적논리합(XOR: Exclusive OR)연산하여 제2클럭신호(CLK_SP)를 생성할 수 있다. 이때, 배타적논리합 연산은 설정정보(CONTROL)에 따라 수행될 수 있다.
도 11은 CDR회로에서 생성되는 복수의 기준신호의 파형을 나타내는 도면이고, 도 12는 복수의 기준신호를 배타적논리합 연산한 결과 파형을 나타내는 도면이다.
CDR회로는 DLL(DELAY LOCKING LOOP)회로를 포함할 수 있는데, 이러한 DLL회로는 제1클럭신호를 이용하여 서로 다른 위상의 복수의 기준신호(CK.Ph0 ~ CK.Ph23)를 생성할 수 있다.
신호조합부는 DLL회로에서 생성된 복수의 기준신호(CK.Ph0 ~ CK.Ph23) 중 일부를 배타적논리합 연산할 수 있다. 예를 들어, 신호조합부는 제1기준신호(CK.Ph0)와 제7기준신호(CK.Ph6)를 배타적논리합 연산하여 제1출력신호(2xCKa)를 생성할 수 있다. 그리고, 신호조합부는 제4기준신호(CK.Ph3)와 제10기준신호(CK.Ph9)를 배타적논리합 연산하여 제2출력신호(2xCKb)를 생성할 수 있다. 이러한 제1출력신호(2xCKa) 혹은 제2출력신호(2xCKb)는 그대로 제2클럭신호로 사용될 수 있다.
한편, 신호조합부에서 한번의 배타적논리합 연산이 수행되면 기준신호의 2배의 주파수를 가지는 출력신호가 생성된다. 그리고, 이러한 출력신호를 한번 더 배타적논리합 연산하면 기준신호의 4배의 주파수를 가지는 출력신호가 생성된다.
예를 들어, 제1출력신호(2xCKa) 및 제2출력신호(2xCKb)를 배타적논리합 연산하면 기준신호의 4배의 주파수를 가지는 제3출력신호(4xCK)가 생성될 수 있다.
신호조합부는 이러한 배타적논리합 연산을 통해 제1클럭신호 주파수의 2의 L(L은 자연수)제곱배에 해당되는 제2클럭신호를 생성할 수 있다. 이때, 설정값 L은 설정정보에 의해 결정될 수 있다.
도 13은 클럭생성부의 제4예시 구성도이다.
도 13을 참조하면, 클럭생성부(1300)는 CDR회로(1010), 신호조합부(1320), 및 카운터(1330) 등을 포함할 수 있다.
CDR회로(1010)는 타이밍컨트롤러로부터 수신되는 영상데이터(RGB_DATA)로부터 제1클럭신호(CLK_DATA)를 복원해 낼 수 있다. 그리고, 제1클럭신호(CLK_DATA)에 대해 주파수는 동일하고 일정한 위상 차이를 가지는 복수의 기준신호(MULTI-PHASE CLK_DATA)를 생성해서 신호조합부(1320)로 전송할 수 있다.
신호조합부(1320)는 복수의 기준신호(MULTI-PHASE CLK_DATA)를 조합하여 제1클럭신호에 대해 P(P는 자연수)배의 주파수를 가지는 체배(multiplication)신호를 생성할 수 있다. 여기서, 신호조합부(1320)의 조합에는 AND 연산, OR 연산 등이 포함될 수 있다.
카운터(1330)는 체배신호를 카운팅하여 체배신호의 1/Q(Q는 자연수)배의 주파수를 가지는 제2클럭신호(CLK_SP)를 생성할 수 있다.
여기서, P는 고정된 값이고 Q는 설정정보에 의해 결정되는 값일 수 있다.
도 14는 도 13의 예시에 따른 체배신호의 파형을 나타내는 도면이다.
신호조합부는 복수의 기준신호를 조합하여 체배신호를 생성할 수 있다. 복수의 기준신호에 대한 파형은 도 11을 참조한다.
신호조합부는 제1기준신호(
Figure pat00001
) 및 제2기준신호의 반전신호(
Figure pat00002
)를 AND 연산하여 제1출력신호(
Figure pat00003
)를 생성하고 같은 방식으로, 제3기준신호(
Figure pat00004
) 및 제4기준신호의 반전신호(
Figure pat00005
)를 AND 연산하여 제2출력신호(
Figure pat00006
)를 생성할 수 있다. 그리고, 신호조합부는 순차적으로, 제5기준신호(
Figure pat00007
) 내지 제24기준신호(
Figure pat00008
)에 대하여 연속한 두 기준신호를 하나는 원형 그대로 다른 하나는 반전된 형태로 AND 연산하여 총 12개의 출력신호들을 생성할 수 있다.
그리고, 신호조합부는 이러한 출력신호들을 모두 OR 연산하여 제1클럭신호 대비 12배의 주파수를 가지는 체배신호(12x Clock)를 생성할 수 있다.
신호조합부는 12배로 체배된 신호(12x Clock)를 다시 카운팅하여 설정정보에 맞는 제2클럭신호를 생성할 수 있다.
이상에서 본 발명의 일 실시예에 대해 설명하였다. 이러한 실시예에 의하면, 설정정보에 따라 화소 센싱을 위한 샘플링클럭(제2클럭신호)의 주파수를 조절할 수 있게 된다. 그리고, 이러한 실시예에 의하면, 화소센싱장치(혹은 이를 포함하는 소스드라이버 및 패널구동시스템)의 오동작을 방지하고 전자파방해(EMI) 노이즈를 개선하는 효과가 있다.
이상에서 기재된 "포함하다", "구성하다" 또는 "가지다" 등의 용어는, 특별히 반대되는 기재가 없는 한, 해당 구성 요소가 내재될 수 있음을 의미하는 것이므로, 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것으로 해석되어야 한다. 기술적이거나 과학적인 용어를 포함한 모든 용어들은, 다르게 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥 상의 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (12)

  1. 제1클럭신호에 따라 수신되는 영상데이터를 변환하여 데이터전압을 생성하는 데이터구동부;
    외부 설정정보에 따라 상기 제1클럭신호와 주파수가 다른 제2클럭신호를 생성하는 클럭생성부;
    상기 제2클럭신호에 따라 주기적으로 화소를 센싱하는 센싱부; 및
    상기 화소에 대한 센싱데이터를 타이밍컨트롤러로 전송하는 출력부
    를 포함하는 소스드라이버.
  2. 제1항에 있어서,
    상기 데이터구동부는,
    상기 센싱데이터에 따라 보상된 영상데이터를 수신하는 소스드라이버.
  3. 제1항에 있어서,
    상기 클럭생성부는,
    특정 핀(pin)과 연결된 외부 회로의 설정값을 통해 상기 설정정보를 획득하는 소스드라이버.
  4. 제1항에 있어서,
    상기 설정정보는,
    상기 타이밍컨트롤러로부터 수신되는 제어신호에 포함되는 소스드라이버.
  5. 제1항에 있어서,
    상기 클럭생성부는,
    복수의 전압을 생성하는 전압생성부,
    상기 설정정보에 따라 상기 복수의 전압 중 하나의 전압을 선택하는 전압선택부, 및
    선택된 전압에 따라 주파수를 결정하는 VCO(Voltage Controlled Oscillator)부를 포함하는 소스드라이버.
  6. 제1항에 있어서,
    상기 클럭생성부는,
    상기 제1클럭신호를 기준으로 상기 제2클럭신호를 생성하는 소스드라이버.
  7. 제6항에 있어서,
    상기 클럭생성부는,
    상기 제1클럭신호를 카운팅하여 상기 제1클럭신호의 1/N(N은 자연수)배의 주파수를 가지는 기준신호를 생성하는 제1카운터,
    상기 제2클럭신호의 주파수를 결정하는 VCO(Voltage Controlled Oscillator)부,
    상기 VCO부의 출력신호를 카운팅하여 상기 출력신호의 1/M(M은 자연수)배의 주파수를 가지는 피드백신호를 생성하는 제2카운터, 및
    상기 기준신호와 상기 피드백신호를 비교하여 상기 VCO부를 제어하는 비교부
    를 포함하는 소스드라이버.
  8. 제7항에 있어서,
    상기 설정정보에는 상기 제1카운터 및 상기 제2카운터에 대한 설정값이 포함되는 소스드라이버.
  9. 제6항에 있어서,
    상기 클럭생성부는,
    상기 제1클럭신호에 대해 주파수는 동일하고 일정한 위상 차이를 가지는 복수의 기준신호를 수신하고, 상기 복수의 기준신호를 배타적논리합(XOR: Exclusive OR)연산하여 상기 제2클럭신호를 생성하는 신호조합부를 포함하는 소스드라이버.
  10. 제6항에 있어서,
    상기 클럭생성부는,
    상기 클럭생성부는,
    상기 제1클럭신호에 대해 주파수는 동일하고 일정한 위상 차이를 가지는 복수의 기준신호를 수신하고, 상기 복수의 기준신호를 조합하여 상기 제1클럭신호에 대해 P(P는 자연수)배의 주파수를 가지는 체배(multiplication)신호를 생성하는 신호조합부, 및
    상기 체배신호를 카운팅하여 상기 체배신호의 1/Q(Q는 자연수)배의 주파수를 가지는 상기 제2클럭신호를 생성하는 카운터
    를 포함하는 소스드라이버.
  11. 각 화소에 대한 센싱데이터를 수신하고 상기 센싱데이터에 따라 보상된 영상데이터를 전송하는 타이밍컨트롤러; 및
    상기 타이밍컨트롤러로부터 신호를 수신하고, 상기 신호로부터 제1클럭신호, 제어신호 및 영상데이터를 복원하며, 상기 제어신호에 포함된 설정정보에 따라 상기 제1클럭신호와 주파수가 다른 제2클럭신호를 생성하고, 상기 제2클럭신호에 따라 상기 화소를 센싱하여 상기 센싱데이터를 생성하는 소스드라이버
    를 포함하는 패널구동시스템.
  12. 제11항에 있어서,
    상기 소스드라이버는,
    상기 제1클럭신호를 기준으로 상기 제2클럭신호를 생성하는 패널구동시스템.
KR1020160053397A 2016-04-29 2016-04-29 패널구동시스템 및 소스드라이버 KR102634474B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160053397A KR102634474B1 (ko) 2016-04-29 2016-04-29 패널구동시스템 및 소스드라이버
PCT/KR2017/003890 WO2017188625A1 (ko) 2016-04-29 2017-04-11 패널구동시스템 및 소스드라이버
CN201780026412.4A CN109074780B (zh) 2016-04-29 2017-04-11 面板驱动系统和源极驱动器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160053397A KR102634474B1 (ko) 2016-04-29 2016-04-29 패널구동시스템 및 소스드라이버

Publications (2)

Publication Number Publication Date
KR20170123973A true KR20170123973A (ko) 2017-11-09
KR102634474B1 KR102634474B1 (ko) 2024-02-06

Family

ID=60160919

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160053397A KR102634474B1 (ko) 2016-04-29 2016-04-29 패널구동시스템 및 소스드라이버

Country Status (3)

Country Link
KR (1) KR102634474B1 (ko)
CN (1) CN109074780B (ko)
WO (1) WO2017188625A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020004708A1 (ko) * 2018-06-28 2020-01-02 엑셀로 주식회사 피가열부재의 상태를 계측하기 위한 계측장치 및 이의 제어방법
KR20200072228A (ko) * 2018-12-12 2020-06-22 엘지디스플레이 주식회사 전계 발광 표시장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113053277B (zh) * 2021-04-20 2022-09-09 合肥京东方显示技术有限公司 一种显示面板及其驱动装置和驱动方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140077789A (ko) * 2012-12-14 2014-06-24 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 구동방법
KR20150033903A (ko) * 2013-09-25 2015-04-02 엘지디스플레이 주식회사 Oled 표시 장치 및 그의 구동 방법
KR20150074657A (ko) * 2013-12-24 2015-07-02 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20150078360A (ko) * 2013-12-30 2015-07-08 엘지디스플레이 주식회사 표시 장치의 인터페이스 장치 및 방법
KR20150078356A (ko) * 2013-12-30 2015-07-08 엘지디스플레이 주식회사 표시 장치의 인터페이스 장치 및 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101567677A (zh) * 2009-04-10 2009-10-28 曜鹏亿发(北京)科技有限公司 参考时钟频率发生器
CN102761332A (zh) * 2012-06-29 2012-10-31 深圳市九洲电器有限公司 一种时钟产生电路
KR101983764B1 (ko) * 2012-12-24 2019-05-29 엘지디스플레이 주식회사 유기 발광 디스플레이 장치와 이의 구동 방법
KR102153052B1 (ko) * 2014-09-03 2020-09-08 엘지디스플레이 주식회사 표시장치와, 그 구동 방법 및 타이밍 컨트롤러
KR20160050158A (ko) * 2014-10-28 2016-05-11 삼성디스플레이 주식회사 스캔 센스 드라이버 및 이를 포함하는 디스플레이 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140077789A (ko) * 2012-12-14 2014-06-24 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 구동방법
KR20150033903A (ko) * 2013-09-25 2015-04-02 엘지디스플레이 주식회사 Oled 표시 장치 및 그의 구동 방법
KR20150074657A (ko) * 2013-12-24 2015-07-02 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20150078360A (ko) * 2013-12-30 2015-07-08 엘지디스플레이 주식회사 표시 장치의 인터페이스 장치 및 방법
KR20150078356A (ko) * 2013-12-30 2015-07-08 엘지디스플레이 주식회사 표시 장치의 인터페이스 장치 및 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020004708A1 (ko) * 2018-06-28 2020-01-02 엑셀로 주식회사 피가열부재의 상태를 계측하기 위한 계측장치 및 이의 제어방법
KR20200072228A (ko) * 2018-12-12 2020-06-22 엘지디스플레이 주식회사 전계 발광 표시장치

Also Published As

Publication number Publication date
KR102634474B1 (ko) 2024-02-06
WO2017188625A1 (ko) 2017-11-02
CN109074780B (zh) 2022-10-04
CN109074780A (zh) 2018-12-21

Similar Documents

Publication Publication Date Title
CN105741782B (zh) 感测电路及具有该感测电路的有机发光二极管显示装置
US20170004771A1 (en) Emission driver and display device including the same
US20190325822A1 (en) Pixel circuit driving method and display device
KR102050581B1 (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
CN106208695B (zh) Dc-dc转换器和具有该dc-dc转换器的显示设备
TWI431603B (zh) 用於液晶顯示器之昇壓型轉換器
US8711119B2 (en) Display systems with touch screens
US20110121755A1 (en) Method of controlling supply voltage, multi-channel light-emitting diode driving circuit and multi-channel system using the same
US20140118414A1 (en) Dc-dc converter and organic light emitting display device using the same
US9641076B2 (en) Switching regulators
KR102563779B1 (ko) Oled 표시 장치
US9343007B2 (en) Switch structure and method of charging and discharing scan lines of an LED display
CN109074780B (zh) 面板驱动系统和源极驱动器
JP2006184865A (ja) データ集積回路，およびデータ集積回路を有する発光表示装置
KR102096092B1 (ko) Dc-dc 컨버터 및 이를 이용한 유기 전계 발광 표시장치
KR102510671B1 (ko) 램프신호 생성기 및 이를 포함하는 이미지 센서
JP2020530755A (ja) 微細タイミング分解能を用いるワイヤレス電力伝送装置
KR20180067902A (ko) 화소센싱장치 및 패널구동장치
KR100873077B1 (ko) 인터페이스 시스템 및 이를 이용한 평판 표시장치
KR102554493B1 (ko) 소스드라이버 및 패널구동시스템
US9443468B2 (en) Display device and controller therefor
KR102348665B1 (ko) 유기발광 표시장치
US20070103131A1 (en) DC-DC converter and organic light emitting display using the same
KR100713995B1 (ko) Ｄｃ­ｄｃ 변환기 및 그를 이용한 유기발광표시장치
US20070103130A1 (en) DC-DC converter and organic light emitting display using the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant