KR20170074177A - 디스플레이 인터페이스 - Google Patents
디스플레이 인터페이스 Download PDFInfo
- Publication number
- KR20170074177A KR20170074177A KR1020160169455A KR20160169455A KR20170074177A KR 20170074177 A KR20170074177 A KR 20170074177A KR 1020160169455 A KR1020160169455 A KR 1020160169455A KR 20160169455 A KR20160169455 A KR 20160169455A KR 20170074177 A KR20170074177 A KR 20170074177A
- Authority
- KR
- South Korea
- Prior art keywords
- integrated circuits
- driver integrated
- timing controller
- lane
- shared
- Prior art date
Links
- 238000000034 method Methods 0.000 claims description 19
- 239000004020 conductor Substances 0.000 description 13
- 230000007175 bidirectional communication Effects 0.000 description 11
- 230000005540 biological transmission Effects 0.000 description 11
- 230000006870 function Effects 0.000 description 7
- 102100033595 Dynein axonemal intermediate chain 1 Human genes 0.000 description 6
- 102100029688 Dynein axonemal intermediate chain 3 Human genes 0.000 description 6
- 101000872267 Homo sapiens Dynein axonemal intermediate chain 1 Proteins 0.000 description 6
- 101000865953 Homo sapiens Dynein axonemal intermediate chain 3 Proteins 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 6
- 238000005259 measurement Methods 0.000 description 5
- LLPOLZWFYMWNKH-CMKMFDCUSA-N hydrocodone Chemical compound C([C@H]1[C@H](N(CC[C@@]112)C)C3)CC(=O)[C@@H]1OC1=C2C3=CC=C1OC LLPOLZWFYMWNKH-CMKMFDCUSA-N 0.000 description 4
- 238000004590 computer program Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000006854 communication Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G3/2096—Details of the interface to the display terminal specific for a flat panel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0221—Addressing of scan or signal lines with use of split matrices
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
- G09G2370/045—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial
Abstract
실시예에 따른 역방향 데이터를 위한 디스플레이 인터페이스는 타이밍 컨트롤러, 제1 복수의 드라이버 집적 회로, 타이밍 컨트롤러 및 제1 복수의 드라이버 집적 회로 각각에 연결된 제1 공유된 데이터 레인, 그리고 타이밍 컨트롤러 및 제1 복수의 드라이버 집적 회로 각각에 연결된 공유된 동기화 레인을 포함한다. 제1 복수의 드라이버 집적 회로 각각은 디스플레이 패널로부터 역방향 데이터를 수신하도록 구성된 데이터 입력 및 역방향 데이터를 저장하도록 구성된 버퍼를 포함한다. 타이밍 컨트롤러는 트리거링 엣지를 가지는 동기화 펄스를 주기적으로 전송하도록 구성된다. 제1 복수의 드라이버 집적 회로 각각은 트리거링 엣지 후에 복수의 중첩하지 않는 타임 슬롯들의 각 타임 슬롯에서 제1 공유된 데이터 레인 상으로 타이밍 컨트롤러에 역방향 데이터를 주기적으로 전송하도록 구성된다.
Description
본 발명은 디스플레이 내에서 데이터 통신에 관한 것으로, 더 구체적으로, 디스플레이로부터 역방향 데이터를 전송하기 위한 디스플레이 인터페이스에 관한 것이다.
디스플레이 장치들은 높은 레잇(high rate)의 데이터(예를 들어, 비디오 데이터)를 디스플레이 패널에 있는 소스 보드(source board)들 상의 드라이버 집적 회로(DIC: driver integrated circuit)들로 전송하는 타이밍 컨트롤러(TCON: timing controller)를 구비하여 구성될 수 있다. 타이밍 컨트롤러로부터 드라이버 집적 회로들로 "순" 방향으로 전송되는 비디오 데이터 외에도, 또한 드라이버 집적 회로들에 의해 타이밍 컨트롤러에 역방향 데이터(reverse data)가 전송될 수 있다. 그와 같은 역방향 데이터는 예를 들어, 디스플레이 패널 내에 내장된(embedded)되는 센서들(예를 들어, 터치 센서들 또는 광센서들)로부터의 정보를 운반할 수 있다. 역방향 데이터의 데이터 레잇은 순방향 데이터 레잇보다 더 낮을(예를 들어, 1/10) 수 있다.
예를 들어, 풀-듀플렉스(full-duplex) 또는 하프-듀플렉스(half-duplex) 시스템에서 개별 순방향 링크들을 양방향 링크들로서 사용하면 결과적으로 순방향 링크의 경우 근단 크로스토크(NEXT: near end crosstalk)가 발생할 수 있고 그 역도 마찬가지이다. 전용 역방향 레인(lane)들(드라이버 집적 회로 당 하나)을 사용하면 결과적으로 시스템에 트레이스(trace)들, 커넥터(connector)들 및 케이블(cable)들을 추가할 필요가 있고 결과적으로 비용이 증가한다. 모든 저속 역방향 링크들로부터의 데이터를 모으고, 모인 데이터를 타이밍 컨트롤러에 역으로 고속으로 전송하는 소스 보드에 칩(chip)을 추가하는 것도 비용 및 복잡성을 증가시킬 수 있다.
그러므로, 역방향 데이터를 복수의 드라이버 집적 회로들로부터 타이밍 컨트롤러에 전송하는 비용 효율적인 시스템이 필요하다.
본 발명의 실시예들의 양태들은 디스플레이로부터 역방향 데이터를 전송하기 위한 디스플레이 인터페이스를 제공하기 위한 것이다.
본 발명의 일 실시예에 따르면, 디스플레이 인터페이스는 타이밍 컨트롤러, 제1 복수의 드라이버 집적 회로, 타이밍 컨트롤러 및 제1 복수의 드라이버 집적 회로의 각각에 연결된 제1 공유된 데이터 레인(lane), 그리고 타이밍 컨트롤러 및 제1 복수의 드라이버 집적 회로의 각각에 연결되어 있는 공유된 동기화 레인을 포함하고, 제1 복수의 드라이버 집적 회로의 각각은, 디스플레이 패널로부터 역방향 데이터를 수신하도록 구성된 데이터 입력 및 역방향 데이터를 저장하도록 구성된 버퍼를 포함하고, 타이밍 컨트롤러는 공유된 동기화 레인 상으로 트리거링 엣지를 가지는 동기화 펄스를 제1 복수의 드라이버 집적 회로의 모든 드라이버 집적 회로에 주기적으로 전송하도록 구성되고, 제1 복수의 드라이버 집적 회로의 각각은 각 트리거링 엣지 후에 복수의 중첩하지 않는 타임 슬롯들의 각 타임 슬롯에서 제1 공유된 데이터 레인 상으로 타이밍 컨트롤러에 주기적으로 역방향 데이터를 전송하도록 구성된다.
하나의 실시예에서, 제2 복수의 드라이버 집적 회로, 그리고 타이밍 컨트롤러 및 제2 복수의 드라이버 집적 회로의 각각에 연결된 제2 공유된 데이터 레인을 더 포함하고, 공유된 동기화 레인은 제2 복수의 드라이버 집적 회로의 각각에 더 연결되고, 제2 복수의 드라이버 집적 회로의 각각은 역방향 데이터를 수신하도록 구성된 데이터 입력, 그리고 역방향 데이터를 저장하도록 구성된 버퍼를 포함하며, 타이밍 컨트롤러는 공유된 동기화 레인 상으로 복수의 드라이버 집적 회로의 모든 드라이버 집적 회로에 트리거링 엣지를 가지는 동기화 펄스를 주기적으로 전송하도록 구성되며, 제2 복수의 드라이버 집적 회로 각각은 각 트리거링 엣지 후에 복수의 중첩하지 않는 타임 슬롯 중 각각의 타임 슬롯에서 제2 공유된 데이터 레인 상으로 역방향 데이터를 타이밍 컨트롤러에 주기적으로 전송하도록 구성된다.
하나의 실시예에서, 제1 복수의 드라이버 집적 회로 각각은 제1 공유된 데이터 레인 상으로 제1 복수의 드라이버 집적 회로 중 어느 드라이버 집적 회로 쌍 사이의 플라이트(flight)의 최대 시간의 적어도 3배와 동일한 지속 시간을 각각 가지는 복수의 시간 간격들에 의해 서로 중첩하지 않고 분리되어 있는 복수의 타임 슬롯 중 각 타임 슬롯에서 역방향 데이터를 타이밍 컨트롤러에 주기적으로 전송하도록 구성된다.
하나의 실시예에서, 타이밍 컨트롤러 및 제1 복수의 드라이버 집적 회로는 제1 공유된 데이터 레인에 연결되어 있는 온-칩(on-chip) 입력-출력 회로를 포함하며, 입력-출력 회로는 터미네이션을 포함한다.
하나의 실시예에서, 터미네이션은 고정된 임피던스이다.
하나의 실시예에서, 터미네이션은 프로그램 가능하다.
하나의 실시예에서, 터미네이션은 입력-출력 회로가 전송할 때 제1 임피던스 값을 가지고, 입력-출력 회로가 수신할 때 제1 임피던스 값과 상이한 제2 임피던스 값을 가지도록 구성된다.
하나의 실시예에서, 제1 공유된 데이터 레인에 연결된 온-보드(on-board) 터미네이션을 더 포함한다.
본 발명의 일 실시예에 따르면, 디스플레이 인터페이스는 타이밍 컨트롤러, 제1 복수의 드라이버 집적 회로, 그리고 타이밍 컨트롤러 및 제1 복수의 드라이버 집적 회로의 각각에 연결되어 있는 제1 공유된 전기 레인을 포함하고, 제1 복수의 드라이버 집적 회로의 각각은 디스플레이 패널로부터 역방향 데이터를 수신하도록 구성된 데이터 입력, 그리고 역방향 데이터를 저장하도록 구성된 버퍼를 포함하고, 타이밍 컨트롤러는 제1 공유된 전기 레인 상으로 트리거링 엣지를 가지는 동기화 펄스를 제1 복수의 드라이버 집적 회로의 모든 드라이버 집적 회로에 주기적으로 전송하도록 구성되며, 제1 복수의 드라이버 집적 회로의 각각은 각 트리거링 엣지 후에 복수의 중첩하지 않는 타임 슬롯들 중 각각의 타임 슬롯에서 공유된 전기 레인 상으로 역방향 데이터를 타이밍 컨트롤러에 주기적으로 전송하도록 구성된다.
하나의 실시예에서, 제1 복수의 드라이버 집적 회로 각각은 제1 공유된 데이터 레인 상으로 제1 복수의 드라이버 집적 회로 중 어느 드라이버 집적 회로 쌍 사이의 플라이트(flight)의 최대 시간의 적어도 3배와 동일한 지속 시간을 각각 가지는 복수의 시간 간격들에 의해 서로 중첩하지 않고 분리되어 있는 복수의 타임 슬롯 중 각 타임 슬롯에서 역방향 데이터를 타이밍 컨트롤러에 주기적으로 전송하도록 구성된다.
하나의 실시예에서, 타이밍 컨트롤러 및 제1 복수의 드라이버 집적 회로는 제1 공유된 전기 레인에 연결된 온-칩 입력-출력 회로를 포함하며, 입력-출력 회로는 터미네이션을 가진다.
하나의 실시예에서, 터미네이션은 고정된 임피던스이다.
하나의 실시예에서, 터미네이션은 프로그램 가능하다.
하나의 실시예에서, 터미네이션은 입력-출력 회로가 전송할 때 제1 임피던스 값을 가지며 입력-출력 회로가 수신할 때 제1 임피던스 값과 다른 제2 임피던스 값을 가지도록 구성된다.
하나의 실시예에서, 제1 공유된 전기 레인에 연결된 온보드(on-board) 터미네이션을 더 포함한다.
본 발명의 일 실시예에 따르면, 디스플레이 패널, 타이밍 컨트롤러, 제1 복수의 드라이버 집적 회로, 타이밍 컨트롤러 및 제1 복수의 드라이버 집적 회로의 각각에 연결된 제1 공유된 데이터 레인, 그리고 타이밍 컨트롤러 및 제1 복수의 드라이버 집적 회로의 각각에 연결된 공유된 동기화 레인을 포함하고, 제1 복수의 드라이버 집적 회로의 각각은 디스플레이 패널로부터 역방향 데이터를 수신하도록 구성된 데이터 입력, 및 역방향 데이터를 저장하도록 구성된 버퍼를 포함하고, 타이밍 컨트롤러는 공유된 동기화 레인 상으로 트리거링 엣지를 가지는 동기화 펄스를 제1 복수의 드라이버 집적 회로의 모든 드라이버 집적 회로에 주기적으로 전송하도록 구성되고, 제1 복수의 드라이버 집적 회로 각각은 트리거링 엣지 후에 복수의 중첩하지 않는 타임 슬롯들의 각 타임 슬롯에서 제1 공유된 데이터 레인 상으로 타이밍 컨트롤러에 주기적으로 역방향 데이터를 전송하도록 구성된다.
하나의 실시예에서, 제1 복수의 드라이버 집적 회로 각각은 제1 공유된 데이터 레인 상으로 제1 복수의 드라이버 집적 회로 중 어느 드라이버 집적 회로 쌍 사이의 플라이트의 최대 시간의 적어도 3배와 동일한 지속 시간을 가지는 복수의 시간 간격들에 의해 서로 중첩하지 않고 분리되어 있는 복수의 타임 슬롯 중 각 타임 슬롯에서 역방향 데이터를 타이밍 컨트롤러에 주기적으로 전송하도록 구성된다.
하나의 실시예에서, 타이밍 컨트롤러 그리고 제1 복수의 드라이버 집적 회로는 제1 공유된 데이터 레인에 연결되어 있는 온-칩 입력-출력 회로를 포함하며, 입력-출력 회로는 터미네이션을 포함한다.
하나의 실시예에서, 터미네이션은 프로그램 가능하다.
하나의 실시예에서, 터미네이션은 입력-출력 회로가 전송할 때 제1 임피던스 값을 가지며 입력-출력 회로가 수신할 때 제1 임피던스 값과 다른 제2 임피던스 값을 가지도록 구성된다.
본 발명의 실시예는 역방향 데이터를 디스플레이로부터 전송할 수 있는 장점이 있다.
본 발명의 상기 및 다른 특징들 및 장점들은 명세서, 청구항들 및 첨부 도면들을 참조하여 인식 및 이해될 것이다.
도 1은 본 발명의 일 실시예에 따른 디스플레이들에서 양방향 통신을 위한 공유된 다중 역방향 링크의 블록도이다.
도 2는 본 발명의 일 실시예에 따른 디스플레이들에서 양방향 통신을 위한 공유된 다중 역방향 링크의 파형도이다.
도 3은 본 발명의 일 실시예에 따른 디스플레이들에서 양방향 통신을 위한 공유된 다중 역방향 링크의 블록도이다.
도 4는 본 발명의 일 실시예에 따른 디스플레이들에서 양방향 통신을 위한 공유된 다중 역방향 링크의 파형도이다.
도 5는 본 발명의 일 실시예에 따른 디스플레이들에서 양방향 통신을 위한 공유된 다중 역방향 링크의 하이브리드 개략적인 블록도(hybrid schematic-block diagram)이다.
도 6은 본 발명의 일 실시예에 따른 디스플레이들에서 양방향 통신을 위한 공유된 다중 역방향 링크의 블록도이다.
도 1은 본 발명의 일 실시예에 따른 디스플레이들에서 양방향 통신을 위한 공유된 다중 역방향 링크의 블록도이다.
도 2는 본 발명의 일 실시예에 따른 디스플레이들에서 양방향 통신을 위한 공유된 다중 역방향 링크의 파형도이다.
도 3은 본 발명의 일 실시예에 따른 디스플레이들에서 양방향 통신을 위한 공유된 다중 역방향 링크의 블록도이다.
도 4는 본 발명의 일 실시예에 따른 디스플레이들에서 양방향 통신을 위한 공유된 다중 역방향 링크의 파형도이다.
도 5는 본 발명의 일 실시예에 따른 디스플레이들에서 양방향 통신을 위한 공유된 다중 역방향 링크의 하이브리드 개략적인 블록도(hybrid schematic-block diagram)이다.
도 6은 본 발명의 일 실시예에 따른 디스플레이들에서 양방향 통신을 위한 공유된 다중 역방향 링크의 블록도이다.
첨부 도면들과 관련하여 아래에서 진술되는 상세한 발명은 본 발명에 따라 제공되는 디스플레이에서 양방향 통신을 위한 공유된 다중 역방향 링크의 예시적인 실시예들에 대한 설명으로서 의도되고 본 발명이 구성되거나 활용될 수 있는 유일한 형태들만을 표현하는 것으로 의도되지 않는다. 상세한 설명은 예시되는 실시예들과 관련되는 본 발명의 특징들을 진술한다. 그러나, 본 발명의 사상 및 범위 내에 포함되도록 또한 의도되는 상이한 실시예들에 의해 동일하거나 동등의 기능들 및 구조들이 달성될 수 있음이 이해될 수 있다. 본원 다른 곳에서 언급되는 바와 같이, 동일한 요소 번호들은 동일한 요소들 또는 특징들을 표시하도록 의도된다.
도 1을 참조하면, 하나의 실시예에서, 타이밍 컨트롤러(TCON, 110)는 복수의 다양한 기능들을 수행하는 전기 레인들(electrical lanes)에 의해 복수의 소스 드라이버 집적 회로들(DICs: driver integrated circuits)(120)에 연결되어 있다. 여기에서 사용된 바와 같이, "레인"(또는 "전기 레인")은 하나의 칩에서 다른 칩으로 직렬 데이터를 전송하도록 구성된 하나의 전도체 또는 복수의 전도체이다.
레인은, 예를 들어, 단일의 전도체(예를 들어, 접지면(ground plane) 위에)를 포함하거나, 두 개의 전도체들(예를 들어, 구동된 전도체(driven conductor)와 별도의 접지 전도체(ground conductor))을 포함하거나, 또는 두 개의 구동된 전도체들(예를 들어, 차동 신호(differential signal)로 구동되는 두 개의 전도체)를 포함하거나, 또는 두 개의 구동된 전도체(차동 신호로 구동되는 두 개의 전도체)와 하나의 접지 전도체를 포함하는 세 개의 전도체들을 포함할 수 있다.
복수의 순방향 데이터 레인들(130)은 디스플레이 데이터(예를 들어, 디스플레이 패널(100)에 의해 표시될 것을 결정하는 정보)를 각각의 드라이버 집적 회로(120)에 전달하도록 구성된 각 순방향 데이터 레인으로 타이밍 컨트롤러(110)를 드라이버 집적 회로들(120)에 연결할 수 있다.
공유된 동기화 레인(140)은 드라이버 집적 회로들(120)와 타이밍 컨트롤러(110) 모두를 공유된 동기화 레인(140)을 통하여 연결할 수 있고, 타이밍 컨트롤러(110)는 동기화 신호를 드라이버 집적 회로들(120) 모두에게 주기적으로(예를 들어, 디스플레이에 의해 표시되는 비디오의 모든 새로운 프레임의 초기에) 제공할 수 있다.
이러한 동기화 신호는 그렇지 않으면 발생할 수 있는 영상 결함(picture imperfections)을 피하기 위해 각각의 상이한 드라이버 집적 회로들(120)에 의해 구동되는 디스플레이의 상이한 부분이 동기화된 상태로 잘 유지하는 것을 보장하는 것을 돕는다.
역방향 데이터는 공유된 역방향 데이터 레인(150) 상에서 드라이버 집적 회로들(120)로부터 타이밍 컨트롤러(110)에 전달될 수 있다. 다양한 접근 방법들이 상이한 드라이버 집적 회로들(120)에 의해 전달된 역방향 데이터들간의 충돌을 피하기 위해 사용될 수 있다.
도 2를 참조하면, 하나의 실시예에서, 타이밍 컨트롤러(110)에 의해 전달된 동기화 신호의 파형(200)은 제1 엣지(edge, 210) 및 제2 엣지(215)를 포함할 수 있다. 여기에서 역방향 데이터 전송을 위한 "트리거링(triggering) 엣지"로 지칭되는 동기화 신호의 엣지들(210, 215) 중 하나는 역방향 데이터 전송들을 동기화는 데 사용될 수 있다.
드라이버 집적 회로들(120)의 디스플레이 구동 기능들을 동기화하기 위한 트리거링 엣지는 역방향 데이터 전송을 동기화하기 위한 트리거링 엣지와 동일한 엣지(또는 다른 엣지)일 수 있다.
트리거링 엣지는 펄스의 선행(leading) 엣지 또는 펄스의 후행(trailing) 엣지일 수 있으며, 트리거링 엣지는 상승(rising) 엣지 또는 하강(falling) 엣지일 수 있다.
도 2의 하부에서(역방향 데이터 파형(205)을 보여주는), 드라이버 집적 회로들(DIC0, DIC1, DIC2, 및 DIC3)이 데이터를 전송하는 동안의 시간 간격들은 간결함을 위해 간단하게 "DIC0", "DIC1", "DIC2" 및"DIC3"로 표시하였다.
도 2의 역방향 데이터 파형(205)을 참조하면, 예를 들어, DIC0인 제1 드라이버 집적 회로는 제1 타임 슬롯(220) 동안 역방향 데이터 레인(150) 상으로 데이터를 전송할 수 있고, 예를 들어, DIC1인 제2 드라이버 집적 회로는 제2 타임 슬롯(225) 동안에 역방향 데이터 레인(150) 상으로 데이터를 전송할 수 있으며, 예를 들어, DIC2인 제3 드라이버 집적 회로는 제3 타임 슬롯(230) 동안에 역방향 데이터 레인(150) 상으로 데이터를 전송할 수 있고, 예를 들어, DIC3인 제4 드라이버 집적 회로는 제4 타임 슬롯(235) 동안 역방향 데이터 레인(150) 상으로 데이터를 전송할 수 있다.
타임 슬롯들은 동기화 내의 작은 결함들(스페이서 너비 이하)이 충돌을 초래하지 않고 발생하도록 하거나 또는 상이한 드라이버 집적 회로들 사이의 라인의 적절한 스위칭을 허용하도록 안전 윈도우를 제공하도록 하는 스페이서들(240), 즉, 데이터 전송을 위해 할당되지 않은 시간 간격들에 의해 분리될 수 있다. 스페이서들의 지속 시간은 드라이버 집적 회로들(120)의 모든 쌍(pair) 사이의 플라이트(flight)의 최대 시간의 배수, 예를 들어, 세 배수가 되도록 선택될 수 있다.
도 3을 참조하면, 하나의 실시예에서, 동기화 레인 및 역방향 데이터 레인의 기능들은 단일 공유된 이중-목적 전기 레인(310)으로 결합되어 있다. 이중-목적 레인(310)은 각 프레임 기간의 초기와 같은 첫 번째 시간 간격 동안 타이밍 컨트롤러(110)에 의해 동기화 펄스로 구동되고, 각 드라이버 집적 회로(120)는 프레임 기간의 나머지 내의 각각의 타임 슬롯 동안에 역방향 데이터를 전송한다.
이 실시예에서는, 타이밍 컨트롤러(110)가 이중-목적 레인(310) 상으로 신호(동기화 펄스)를 전송하고 또한 이중-목적 레인(310) 상으로 각 드라이버 집적 회로(120)로부터 역방향 데이터를 수신하며, 각 드라이버 집적 회로(120)는 이중-목적 레인(310) 상으로 타이밍 컨트롤러(110)로부터 동기화 신호를 수신하고 이중-목적 레인(310) 상으로 역방향 데이터를 타이밍 컨트롤러(110)에 전송하는 점에서, 이중-목적 레인(310)은 타이밍 컨트롤러(110)에 대하여 그리고 각각의 드라이버 집적 회로들(120)에 대하여 양방향이다.
도 4는 내에서 타이밍 컨트롤러(110)가 동기화 엣지를 전달할 수 있는 윈도우(410)를 포함하는 도 3의 실시예의 공유된 이중-목적 레인(310)에 대한 파형을 보여준다. 도 2의 실시예에서와 같이, 도 4의 파형은 제1 드라이버 집적 회로, 즉 DIC0은 제1 타임 슬롯(220) 동안 데이터를 전송할 수 있고, 제2 드라이버 집적 회로, 즉 DIC1은 제2 타임 슬롯(225) 동안 데이터를 전송할 수 있으며, 제3 드라이버 집적 회로, 즉 DIC2은 제3 타임 슬롯(230) 동안 데이터를 전송할 수 있고, 제4 드라이버 집적 회로, 즉 DIC3은 제4 타임 슬롯(235) 동안 데이터를 전송할 수 있는 것을 도시한다.
타임 슬롯들은 스페이서들(240), 즉 데이터 전송을 위해 할당되지 않은 시간 간격들에 의해 분리되며, 동기화 내의 작은 결함들(스페이서 너비 이하)이 충돌을 초래하지 않고 발생하도록 허용된다. 스페이서들(240)의 지속 시간은 드라이버 집적 회로들(120)의 모든 쌍 사이의 플라이트의 최대 시간의 배수로 선택될 수 있으며, 예를 들어, 세 배수일 수 있다.
일부 실시예에서는, 드라이버 집적 회로들(120)은 그것들의 디스플레이 구동 기능을 동기화하고 영상 결함을 피하기 위해 동기화 레인(140) 상의 펄스에 의존하지 않을 수 있고, 이러한 실시예에서, 동기화 레인(140) 또는 이중-목적 레인(310) 상의 동기화 펄스는 그럼에도 불구하고 충돌을 피하기 위해 드라이버 집적 회로들(120)로부터의 역방향 데이터 전송들을 동기화하도록 사용될 수 있다.
도 5를 참조하면, 역방향 데이터 레인(150)에서 또는 이중-목적 레인(310)으로의 신호 반사들이 수용할 수 없는 오류들을 가져오지 않을 수 있도록, 허용 가능한 신호 무결성(signal integrity)을 제공하기 위해 시스템에서 여러 대책이 사용될 수 있다.
예를 들어, 타이밍 컨트롤러(110)는 입력-출력 핀을 통하여 이중-목적 레인(310)(또는 역방향 데이터 레인(150), 도 1에서 보는 바와 같이)에 연결된 입력-출력 회로를 포함할 수 있고, 이러한 입력-출력 회로는 고정된 (예를 들어, 저항적) 임피던스와 같은 온-칩 터미네이션(on-chip termination)을 포함할 수 있다.
다른 실시예에서, 입력-출력 회로는 저항으로 작용하는 고정된 바이어스 상태로 바이어스된 트랜지스터를 포함하거나 프로그램 가능한 터미네이션(programmable termination)(예를 들어, 스위칭 트랜지스터들을 통하여 입력-출력 핀에 연결된 저항 터미네이션(resistive termination) 어레이)을 포함한다.
한 실시예에서, 타이밍 컨트롤러(110) 입력-출력 회로는 타이밍 컨트롤러(110)가 이중-목적 레인(310)을 구동할 때 제1 임피던스를 가지며 타이밍 컨트롤러(110)가 이중-목적 레인(310)을 구동하지 않을 때 제2 임피던스를 가지는 동적 스위칭 온-칩 터미네이션을 포함하며 역방향 데이터 수신을 대신하다.
유사하게, 각 드라이버 집적 회로(120)는 역방향 데이터 레인(150) 또는 이중-목적 레인(310)에 연결된 입력-출력 회로를 가질 수 있으며, 이러한 입력-출력 회로는 온-칩 터미네이션, 프로그램 가능한 터미네이션, 또는 동적 스위칭 온-칩 터미네이션을 가진다.
하나의 실시예에서, 각 입력-출력 회로(타이밍 컨트롤러(110) 또는 드라이버 집적 회로들(120) 중 하나 안에서)는 동적 스위칭 온-칩 터미네이션이며, 입력-출력 회로가 전송할 때는 상대적으로 낮은 임피던스를 제공하고 입력-출력 회로가 수신할 때는 상대적으로 높은 임피던스를 제공한다.
역방향 데이터 레인(150) 또는 이중-목적 레인(310)은 부분-상수 특성 임피던스(piecewise-constant characteristic impedance, 여기서 레인이 차동 신호로 구동된다면 특성 임피던스는 차동 모드 특성 임피던스를 의미한다)를 가갖는 전송 라인일 수 있다.
예를 들어, 특성 임피던스는 전송 라인의 전체 길이 상에서 일정(예를 들어, 50 ohms)할 수 있고, 또는 레인은 세그먼트들(511-519)로 구성될 수 있으며, 각각은 동일한 특성 임피던스를 가질 수 있고, 전체 또는 일부는 다른 세그먼트 각각의 특성 임피던스와 다른 각각의 특성 임피던스를 가질 수 있다.
또한, 하나 이상의 외부 집중(lumped) "온보드(on-board)" 터미네이션들(525)은 역방향 데이터 레인(150) 또는 이중-목적 레인(310)을 따라 하나 또는 그 이상의 지점들에 제공될 수 있다.
도 5에서 터미네이션들(525)은 접지에 저항들로서 표시되며, 일부 실시예에서, 터미네이션들(525)은 반응성 소자들을 포함하고 및/또는 레인이 차동 신호로 구동되면 레인의 구동된 전도체들 사이에 연결된다.
하나의 실시예에서, 온-칩 터미네이션, 외부 터미네이션 및 전송 라인 임피던스의 값들은 회로 시뮬레이션과 관련된 공정에서 결정되며, 이때 임피던스 값들의 조합에 각각 대응하여 다양한 구성들이 시뮬레이션되며, 한번에 한 조합에 대하여 성능 측정(예를 들어, 시뮬레이션(simulated) 신호 무결성 측정 또는 시물레이션(simulated) 에러 비율의 측정)이 각 구성에 할당된다. 성능의 최상 측정을 가지는 구성이 선택될 수 있으며, 이에 대응하는 시스템이 제조될 수 있다. 순방향 데이터 레인들(130)은 명확성을 위해 도 5에 표시되지 않았다.
일부 실시예에서, 디스플레이 파워-업(power-up)시, 타이밍 컨트롤러(110)는 각 드라이버 집적 회로들(120)에 초기화 명령들을 전송할 수 있다. 각 드라이버 집적 회로(120)는 각 프레임 동안 대응하는 타임 슬롯 동안에 전송할 수 있도록, 이러한 명령들은 각 드라이버 집적 회로(120)에 번호(예를 들어, 도 3의 실시예의 0, 1, 2, 또는 3)를 할당하는 것을 포함할 수 있다.
각 드라이버 집적 회로(120)는 일례로 이러한 번호를 저장하기 위한 레지스터(register)를 포함할 수 있다. 각 드라이버 집적 회로(120)는 각 동기화 펄스를 대기하고 역방향 데이터를 전송하기 전의 각 동기화 펄스를 수신한 후의 특정된 시간을 대기함으로써 역방향 데이터 전송들의 타이밍을 설정할 수 있다.
다른 실시예에서, 드라이버 집적 회로(120)는 타이밍 컨트롤러(110)와 드라이버 집적 회로 사이의 순방향 데이터 링크와 연관된 클럭 신호(예를 들어, 순방향 클럭 신호 또는 내장된(embedded) 클럭 신호)를 사용하는 타이밍 컨트롤러 클럭에 위상-고정된(phase-locked) 로컬 클럭을 포함할 수 있다.
또한, 드라이버 집적 회로(120)는 위상 고정을 획득하고 타이밍 컨트롤러(110)로부터 하나의 초기 동기화 펄스를 수신한 후, 타이밍 컨트롤러(110)에 동기화될 수 있으며, 예를 들어, 이는 타이밍 컨트롤러(110) 상의 시스템 시간 카운터에 동기화된 시스템 시간 카운터를 동작시킬 수 있다.
이러한 실시예에서, 드라이버 집적 회로(120)는 드라이버 집적 회로(120)의 시스템 시간 카운터를 사용하는 역방향 데이터 전송들의 타이밍 및 비디오 프레임 리프레시들을 시작하는(예를 들어, 동기화 펄스가 발생한) 시스템 시간들과 관련된 정보를 설정할 수 있다.
도 6을 참조하면, 일 실시예에서, 드라이버 집적 회로들(120)(예를 들어, 두 그룹, DIC0 및 DIC1를 포함하는 제1 그룹 및 DIC2 및 DIC3를 포함하는 제2 그룹)의 복수의 그룹은 보는 바와 같이 타이밍 컨트롤러에 연결되어 있다.
드라이버 집적 회로들(120)은 공유된 동기화 레인(140)를 공유할 수 있다. 드라이버 집적 회로들(DIC0 및 DIC1)의 제1 그룹은 제1 공유된 역방향 데이터 레인(610) 및 드라이버 집적 회로들(DIC2 및 DIC3)의 제2 그룹은 제2 공유된 역방향 데이터 레인(615)을 공유할 수 있다.
도 6에서, 각 그룹에는 두 드라이버 집적 회로들만이 도시되어 있으며, 일부 실시예에서는 각 그룹은 둘 이상의 드라이버 집적 회로들을 포함한다.
제1, 제2 및 제3 등의 용어들은 다양한 부분, 성분, 영역, 층 및/또는 섹션들을 설명하기 위해 사용되나 이들에 한정되지 않는 것을 이해할 수 있다. 이들 용어들은 어느 부분, 성분, 영역, 층 또는 섹션을 다른 부분, 성분, 영역, 층 또는 섹션과 구별하기 위해서만 사용된다. 따라서, 이하에서 서술하는 제1 부분, 성분, 영역, 층 또는 섹션은 발명 개념의 사상 및 범위를 벗어나지 않는 범위 내에서 제2 부분, 성분, 영역, 층 또는 섹션으로 언급될 수 있다.
"아래", "위" 등의 상대적인 공간을 나타내는 용어는 도면에서 도시된 한 부분의 다른 부분에 대한 관계를 좀더 쉽게 설명하기 위해 사용될 수 있다. 이러한 용어들은 도면에서 의도한 의미와 함께 사용중인 장치의 다른 의미나 동작을 포함하도록 의도된다. 예를 들면, 도면중의 장치를 뒤집으면, 다른 부분들의 "아래"에 있는 것으로 설명된 어느 부분들은 다른 부분들의 "위"에 있는 것으로 설명된다. 따라서 "아래"라는 예시적인 용어는 위와 아래 방향을 전부 포함한다. 장치는 90°회전 또는 다른 각도로 회전할 수 있고, 상대적인 공간을 나타내는 용어도 이에 따라서 해석된다. 나아가, 하나의 층이 두 개의 층들 "사이"에 있다고 하는 것은 그 하나의 층이 두 개의 층들 사이의 유일한 층이거나, 그 사이에 하나 이상의 또 다른 층이 개재하여 있는 것으로 이해될 것이다.
여기서 사용되는 전문용어는 단지 특정 실시예를 언급하기 위한 것이며, 본 발명의 개념을 한정하는 것을 의도하지 않는다. 본원에서 사용되는 바와 같이, 용어들 "실질적으로", "약" 및 유사한 용어들은 근사의 용어들로서 사용되고 정도의 용어들로서 사용되지 않으며 당업자에 의해 인정될 측정 또는 계산 값들에서의 내재하는 편차들을 설명하도록 의도된다. 본원에서 사용되는 바와 같이, 용어 "주 구성요소"는 중량의, 조성의 적어도 절반을 이루고 있는 구성요소를 의미하고, 용어 "주 부분"은 복수의 아이템들에 적용될 때, 아이템들 중 적어도 절반을 의미한다.
여기에서 사용되는 용어는 단지 특정 실시예를 설명하기 위한 것이며, 본 발명을 한정하려는 의도가 아니다. 여기에서 사용된 바와 같이, 단수 형태의 "어느(a)", "어떤(an)" 및 "그(the)"는 문맥이 명백히 다르게 제시하지 않는 한, 복수형도 포함하는 것으로 의도된다. 본 명세서에서 사용되었을 때의 "포함하는", "포함하고 있는", "갖는" 및 "갖고 있는"과 같은 용어는 언급된 특징, 숫자, 스텝, 동작, 요소 및/또는 성분의 존재를 특정하지만, 하나 이상의 다른 특징, 숫자, 스텝, 동작, 요소, 성분 및/또는 그 그룹의 존재 또는 추가를 배제하지 않는다는 것이 또한 이해될 것이다. 여기에서 사용되는 "및/또는"이라는 용어는 하나 이상의 관련된 열거 항목의 임의의 그리고 모든 조합을 포함한다. 요소의 열거에 선행할 때의 "적어도 하나의"와 같은 표현은 요소들의 전체 열거를 수식하고, 열거의 개별 요소를 수식하지 않는다. 더욱이, "수 있다"가 본 발명의 개념의 실시예들을 설명할 때 사용되는 것은 "본 발명의 하나 이상의 실시예들"을 칭한다. 또한, 용어 "예시적인"은 예 또는 실례를 칭하도록 의도된다. 또한, 용어 "예시적인"은 예 또는 실례를 칭하는 것으로 의도된다.
여기에서 사용되는 "사용하다", "사용하는" 및 "사용되는"과 같은 용어는 "이용하다", "이용하는" 및 "이용되는"이라는 용어와 각각 동의어로 고려될 수 있다.
요소 또는 층이 다른 요소 또는 측 "위에", "에 접속되는", "에 결합되는" 또는 "에 인접하는"으로 칭해지면, 이 요소 또는 층이 다른 요소 또는 층 상에 직접적으로 위에 있거나, 직접적으로 접속되거나, 직접적으로 결합되거나 직접적으로 인접할 수 있거나, 또한 하나 이상의 개재하는 요소들 또는 층이 존재할 수 있음이 이해될 것이다. 대조적으로, 요소 또는 층이 다른 요소 또는 층 "위에 직접적으로 있는", "에 직접적으로 접속되는", "직접적으로 결합되는" 또는 "바로 인접하는"으로 칭해지면, 어떠한 개재하는 요소들 또는 층도 존재하지 않는다.
본원에 인용된 임의의 수치 범위는 인용된 범위 내에 포함된 동일한 수치 정밀도의 모든 하위 범위를 포함하고자 의도된다. 예를 들어, 예를 들어, "1.0-10.0"의 범위는 인용된 1.0의 최솟값과 인용된 10.0의 최댓값 사이, 즉, 예를 들어, 2.4-7.6의 범위와 같이 1.0보다 같거나 큰 최솟값과 10.0보다 같거나 작은 최댓값을 가지는 모든 하위 범위들을 포함하는 것으로 의도된다,
여기에 인용된 임의의 최대 수치 제한은 그 안에 포함된 모든 낮은 수치 제한을 포함하고, 이 명세서에 있어서 최소한의 숫자 제한은 여기에 포함된 모든 더 높은 수치 제한을 포함하는 것으로 의도된다.
본원에서 기술되는 본 발명의 실시예들에 따른 디스플레이에서 양방향 통신을 위한 공유된 다중 역방향 링크 및/또는 임의의 다른 적절한 디바이스들 또는 구성요소들은 임의의 적절한 하드웨어, 펌웨어(예를 들어, 주문형 반도체), 소프트웨어 또는 소프트웨어, 펌웨어 및 하드웨어의 결합을 사용하여 구현될 수 있다. 예를 들어, 디스플레이에서 양방향 통신을 위한 공유된 다중 역방향 링크의 다양한 구성요소들은 하나의 집적 회로(IC: integrated circuit) 칩 상에 또는 개별 IC 칩들 상에 형성될 수 있다. 더욱이, 디스플레이에서 양방향 통신을 위한 공유된 다중 역방향 링크의 다양한 구성요소들은 가요성 인쇄 회로 필름, 테이프 캐리어 패키지(TCP: tape carrier package), 인쇄 회로 기판(PCB: printed circuit board) 상에서 구현되거나, 하나의 기판 상에서 형성될 수 있다. 더욱이, 디스플레이에서 양방향 통신을 위한 공유된 다중 역방향 링크의 다양한 구성요소들은 하나 이상의 컴퓨팅 디바이스들 내에서 본원에서 기술된 다양한 기능들을 수행하기 위하여 컴퓨터 프로그램 명령들을 실행하고 다른 시스템 구성요소들과 상호 작용하는 하나 이상의 프로세서들에서 가동되는 프로세스 또는 스레드(thread)일 수 있다. 컴퓨터 프로그램 명령들은 예를 들어, 랜덤 액세스 메모리(RAM: random access memory)와 같은 표준 메모리 디바이스를 사용하여 컴퓨팅 디바이스 내에 구현될 수 있는 메모리에 저장된다. 컴퓨터 프로그램 명령들은 또한 예를 들어, CD-ROM, 플래시 드라이브 등과 같은 다른 비일시적 컴퓨터 판독 가능 매체에 저장될 수 있다. 또한, 당업자는 본 발명의 예시적인 실시예들의 사상 및 범위를 벗어나지 않고 다양한 컴퓨팅 디바이스들의 기능이 결합되거나 단일 컴퓨팅 디바이스 내에 통합될 수 있거나, 특정한 컴퓨팅 디바이스의 기능이 하나 이상의 다른 컴퓨팅 디바이스들에 걸쳐 분산될 수 있음을 인정할 것이다.
디스플레이에서 양방향 통신을 위한 공유된 다중 역방향 링크의 예시적인 실시예들이 본원에서 구체적으로 기술되고 설명되었을지라도, 당업자에게는 많은 수정들 및 변형들이 자명할 것이다. 이에 따라, 본 발명의 원리들에 따라 구성되는 중계 기반 양방향 디스플레이 인터페이스가 본원에서 구체적으로 설명되는 것과는 다르게 구현될 수 있음이 이해될 수 있다. 본 발명은 또한 다음의 청구항들 및 이의 등가들에서 규정된다.
Claims (20)
- 타이밍 컨트롤러,
제1 복수의 드라이버 집적 회로,
상기 타이밍 컨트롤러 및 상기 제1 복수의 드라이버 집적 회로의 각각에 연결된 제1 공유된 데이터 레인(lane), 그리고,
상기 타이밍 컨트롤러 및 상기 제1 복수의 드라이버 집적 회로의 각각에 연결되어 있는 공유된 동기화 레인
을 포함하고,
상기 제1 복수의 드라이버 집적 회로의 각각은,
디스플레이 패널로부터 역방향 데이터를 수신하도록 구성된 데이터 입력, 그리고
역방향 데이터를 저장하도록 구성된 버퍼를 포함하고,
상기 타이밍 컨트롤러는 상기 공유된 동기화 레인 상으로 트리거링 엣지를 가지는 동기화 펄스를 상기 제1 복수의 드라이버 집적 회로의 모든 드라이버 집적 회로에 주기적으로 전송하도록 구성되고,
상기 제1 복수의 드라이버 집적 회로의 각각은 각 트리거링 엣지 후에 복수의 중첩하지 않는 타임 슬롯들의 각 타임 슬롯에서 상기 제1 공유된 데이터 레인 상으로 상기 타이밍 컨트롤러에 주기적으로 역방향 데이터를 전송하도록 구성된,
디스플레이 인터페이스. - 제1항에 있어서,
제2 복수의 드라이버 집적 회로, 그리고,
상기 타이밍 컨트롤러 및 상기 제2 복수의 드라이버 집적 회로의 각각에 연결된 제2 공유된 데이터 레인을 더 포함하고,
상기 공유된 동기화 레인은 상기 제2 복수의 드라이버 집적 회로의 각각에 더 연결되고,
상기 제2 복수의 드라이버 집적 회로의 각각은
역방향 데이터를 수신하도록 구성된 데이터 입력, 그리고
역방향 데이터를 저장하도록 구성된 버퍼를 포함하며,
상기 타이밍 컨트롤러는 상기 공유된 동기화 레인 상으로 상기 복수의 드라이버 집적 회로의 모든 드라이버 집적 회로에 트리거링 엣지를 가지는 동기화 펄스를 주기적으로 전송하도록 구성되며,
상기 제2 복수의 드라이버 집적 회로 각각은 각 트리거링 엣지 후에 복수의 중첩하지 않는 타임 슬롯 중 각각의 타임 슬롯에서 상기 제2 공유된 데이터 레인 상으로 역방향 데이터를 타이밍 컨트롤러에 주기적으로 전송하도록 구성된,
디스플레이 인터페이스. - 제1항에 있어서,
상기 제1 복수의 드라이버 집적 회로 각각은 상기 제1 공유된 데이터 레인 상으로 상기 제1 복수의 드라이버 집적 회로 중 어느 드라이버 집적 회로 쌍 사이의 플라이트(flight)의 최대 시간의 적어도 3배와 동일한 지속 시간을 각각 가지는 복수의 시간 간격들에 의해 서로 중첩하지 않고 분리되어 있는 복수의 타임 슬롯 중 각 타임 슬롯에서 역방향 데이터를 상기 타이밍 컨트롤러에 주기적으로 전송하도록 구성된,
디스플레이 인터페이스. - 제1항에 있어서,
상기 타이밍 컨트롤러 및 상기 제1 복수의 드라이버 집적 회로는 상기 제1 공유된 데이터 레인에 연결되어 있는 온-칩(on-chip) 입력-출력 회로를 포함하며,
상기 입력-출력 회로는 터미네이션을 포함하는,
디스플레이 인터페이스. - 제4항에 있어서,
상기 터미네이션은 고정된 임피던스인,
디스플레이 인터페이스. - 제4항에 있어서,
상기 터미네이션은 프로그램 가능한,
디스플레이 인터페이스. - 제4항에 있어서,
상기 터미네이션은 상기 입력-출력 회로가 전송할 때 제1 임피던스 값을 가지고, 상기 입력-출력 회로가 수신할 때 상기 제1 임피던스 값과 상이한 제2 임피던스 값을 가지도록 구성된,
디스플레이 인터페이스. - 제1항에 있어서,
상기 제1 공유된 데이터 레인에 연결된 온-보드(on-board) 터미네이션
을 더 포함하는 디스플레이 인터페이스. - 타이밍 컨트롤러,
제1 복수의 드라이버 집적 회로, 그리고,
상기 타이밍 컨트롤러 및 제1 복수의 드라이버 집적 회로의 각각에 연결되어 있는 제1 공유된 전기 레인
을 포함하고,
상기 제1 복수의 드라이버 집적 회로의 각각은
디스플레이 패널로부터 역방향 데이터를 수신하도록 구성된 데이터 입력, 그리고,
역방향 데이터를 저장하도록 구성된 버퍼를 포함하고,
상기 타이밍 컨트롤러는 상기 제1 공유된 전기 레인 상으로 트리거링 엣지를 가지는 동기화 펄스를 상기 제1 복수의 드라이버 집적 회로의 모든 드라이버 집적 회로에 주기적으로 전송하도록 구성되며,
상기 제1 복수의 드라이버 집적 회로의 각각은 각 트리거링 엣지 후에 복수의 중첩하지 않는 타임 슬롯들 중 각각의 타임 슬롯에서 상기 공유된 전기 레인 상으로 역방향 데이터를 상기 타이밍 컨트롤러에 주기적으로 전송하도록 구성된,
디스플레이 인터페이스. - 제9항에 있어서,
상기 제1 복수의 드라이버 집적 회로 각각은 상기 제1 공유된 데이터 레인 상으로 상기 제1 복수의 드라이버 집적 회로 중 어느 드라이버 집적 회로 쌍 사이의 플라이트(flight)의 최대 시간의 적어도 3배와 동일한 지속 시간을 각각 가지는 복수의 시간 간격들에 의해 서로 중첩하지 않고 분리되어 있는 복수의 타임 슬롯 중 각 타임 슬롯에서 역방향 데이터를 상기 타이밍 컨트롤러에 주기적으로 전송하도록 구성된,
디스플레이 인터페이스. - 제9항에 있어서,
상기 타이밍 컨트롤러 및 상기 제1 복수의 드라이버 집적 회로는 상기 제1 공유된 전기 레인에 연결된 온-칩 입력-출력 회로를 포함하며,
상기 입력-출력 회로는 터미네이션을 가지는,
디스플레이 인터페이스. - 제11항에 있어서,
상기 터미네이션은 고정된 임피던스인,
디스플레이 인터페이스. - 제11항에 있어서,
상기 터미네이션은 프로그램 가능한,
디스플레이 인터페이스. - 제11항에 있어서,
상기 터미네이션은 상기 입력-출력 회로가 전송할 때 제1 임피던스 값을 가지며 상기 입력-출력 회로가 수신할 때 상기 제1 임피던스 값과 다른 제2 임피던스 값을 가지도록 구성된,
디스플레이 인터페이스. - 제9항에 있어서,
상기 제1 공유된 전기 레인에 연결된 온보드(on-board) 터미네이션을 더 포함하는 디스플레이 인터페이스. - 디스플레이 패널,
타이밍 컨트롤러,
제1 복수의 드라이버 집적 회로,
상기 타이밍 컨트롤러 및 상기 제1 복수의 드라이버 집적 회로의 각각에 연결된 제1 공유된 데이터 레인, 그리고,
상기 타이밍 컨트롤러 및 상기 제1 복수의 드라이버 집적 회로의 각각에 연결된 공유된 동기화 레인을 포함하고,
상기 제1 복수의 드라이버 집적 회로의 각각은,
상기 디스플레이 패널로부터 역방향 데이터를 수신하도록 구성된 데이터 입력, 및
역방향 데이터를 저장하도록 구성된 버퍼를 포함하고,
상기 타이밍 컨트롤러는 상기 공유된 동기화 레인 상으로 트리거링 엣지를 가지는 동기화 펄스를 상기 제1 복수의 드라이버 집적 회로의 모든 드라이버 집적 회로에 주기적으로 전송하도록 구성되고,
제1 복수의 드라이버 집적 회로 각각은 트리거링 엣지 후에 복수의 중첩하지 않는 타임 슬롯들의 각 타임 슬롯에서 제1 공유된 데이터 레인 상으로 타이밍 컨트롤러에 주기적으로 역방향 데이터를 전송하도록 구성된,
디스플레이 인터페이스. - 제16항에 있어서,
상기 제1 복수의 드라이버 집적 회로 각각은 상기 제1 공유된 데이터 레인 상으로 상기 제1 복수의 드라이버 집적 회로 중 어느 드라이버 집적 회로 쌍 사이의 플라이트의 최대 시간의 적어도 3배와 동일한 지속 시간을 가지는 복수의 시간 간격들에 의해 서로 중첩하지 않고 분리되어 있는 복수의 타임 슬롯 중 각 타임 슬롯에서 역방향 데이터를 상기 타이밍 컨트롤러에 주기적으로 전송하도록 구성된,
디스플레이 인터페이스. - 제16항에 있어서,
상기 타이밍 컨트롤러 그리고 상기 제1 복수의 드라이버 집적 회로는 상기 제1 공유된 데이터 레인에 연결되어 있는 온-칩 입력-출력 회로를 포함하며, 상기 입력-출력 회로는 터미네이션을 포함하는,
디스플레이 인터페이스. - 제18항에 있어서,
상기 터미네이션은 프로그램 가능한,
디스플레이 인터페이스. - 제18항에 있어서,
상기 터미네이션은 상기 입력-출력 회로가 전송할 때 제1 임피던스 값을 가지며 상기 입력-출력 회로가 수신할 때 상기 제1 임피던스 값과 다른 제2 임피던스 값을 가지도록 구성된,
디스플레이 인터페이스.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/974,535 US10140912B2 (en) | 2015-12-18 | 2015-12-18 | Shared multipoint reverse link for bidirectional communication in displays |
| US14/974,535 | 2015-12-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20170074177A true KR20170074177A (ko) | 2017-06-29 |
| KR102611869B1 KR102611869B1 (ko) | 2023-12-11 |
Family
ID=59066325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160169455A KR102611869B1 (ko) | 2015-12-18 | 2016-12-13 | 디스플레이 인터페이스 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10140912B2 (ko) |
| KR (1) | KR102611869B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190109270A (ko) * | 2018-03-14 | 2019-09-25 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9857911B1 (en) * | 2016-07-29 | 2018-01-02 | Parade Technologies, Ltd. | Bi-directional scalable intra-panel interface |
| KR102522805B1 (ko) * | 2016-10-31 | 2023-04-20 | 엘지디스플레이 주식회사 | 표시 장치 |
| KR102577236B1 (ko) * | 2018-06-05 | 2023-09-12 | 삼성전자주식회사 | 디스플레이 장치 및 그것의 인터페이스 동작 |
| KR102514636B1 (ko) | 2018-10-22 | 2023-03-28 | 주식회사 엘엑스세미콘 | 디스플레이장치를 구동하기 위한 데이터처리장치, 데이터구동장치 및 시스템 |
| US11249590B2 (en) * | 2020-06-22 | 2022-02-15 | Parade Technologies, Ltd. | Intra-panel interface for concurrent display driving and touch sensing in touchscreen displays |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060020074A (ko) * | 2004-08-31 | 2006-03-06 | 삼성전자주식회사 | 표시장치 |
| KR100880222B1 (ko) * | 2007-09-03 | 2009-01-28 | 엘지디스플레이 주식회사 | 액정 표시장치의 구동장치와 그 구동방법 |
| KR20100024079A (ko) * | 2008-08-25 | 2010-03-05 | 주식회사 동부하이텍 | 디스플레이 |
| KR20150078360A (ko) * | 2013-12-30 | 2015-07-08 | 엘지디스플레이 주식회사 | 표시 장치의 인터페이스 장치 및 방법 |
| KR20150078356A (ko) * | 2013-12-30 | 2015-07-08 | 엘지디스플레이 주식회사 | 표시 장치의 인터페이스 장치 및 방법 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5731711A (en) * | 1996-06-26 | 1998-03-24 | Lucent Technologies Inc. | Integrated circuit chip with adaptive input-output port |
| US6108713A (en) * | 1997-02-11 | 2000-08-22 | Xaqti Corporation | Media access control architectures and network management systems |
| KR20000074515A (ko) * | 1999-05-21 | 2000-12-15 | 윤종용 | 액정표시장치 및 그의 화상 신호 전송 배선 형성 방법 |
| KR100356576B1 (ko) * | 2000-09-15 | 2002-10-18 | 삼성전자 주식회사 | 프로그래머블 온 칩 터미네이션 동작을 갖는 프로그래머블데이터 출력회로 및 그 제어방법 |
| US20030062921A1 (en) * | 2001-09-28 | 2003-04-03 | Johnson David J. C. | Bi-directional transmission line termination system |
| JP4432621B2 (ja) | 2004-05-31 | 2010-03-17 | 三菱電機株式会社 | 画像表示装置 |
| JP4749687B2 (ja) * | 2004-07-30 | 2011-08-17 | シャープ株式会社 | 表示装置 |
| KR20080036844A (ko) | 2006-10-24 | 2008-04-29 | 삼성전자주식회사 | 타이밍 컨트롤러 및 이를 포함하는 액정 표시 장치 |
| US8139007B2 (en) * | 2008-03-31 | 2012-03-20 | Casio Computer Co., Ltd. | Light-emitting device, display device, and method for controlling driving of the light-emitting device |
| KR100968554B1 (ko) | 2008-07-24 | 2010-07-08 | 주식회사 실리콘웍스 | 디스플레이 패널용 ｌｃｍ |
| JP5507090B2 (ja) | 2008-09-30 | 2014-05-28 | 富士通テン株式会社 | 表示装置 |
| KR100986041B1 (ko) * | 2008-10-20 | 2010-10-07 | 주식회사 실리콘웍스 | 클럭 신호가 임베딩된 단일 레벨 신호 전송을 이용한 디스플레이 구동 시스템 |
| JP5668901B2 (ja) | 2009-05-20 | 2015-02-12 | Ｎｌｔテクノロジー株式会社 | タイミングコントローラ、タイミング信号生成方法、画像表示装置及び画像表示制御方法 |
| KR101388286B1 (ko) * | 2009-11-24 | 2014-04-22 | 엘지디스플레이 주식회사 | 유기발광다이오드 표시장치 및 그 구동방법 |
| KR101279351B1 (ko) | 2010-12-02 | 2013-07-04 | 엘지디스플레이 주식회사 | 타이밍 컨트롤러 및 이를 이용한 액정표시장치 |
| KR101337897B1 (ko) | 2010-12-27 | 2013-12-06 | 주식회사 실리콘웍스 | 표시장치의 구동 제어회로 |
| KR20120079609A (ko) | 2011-01-05 | 2012-07-13 | 삼성모바일디스플레이주식회사 | 주사 구동부 및 이를 이용한 평판 표시장치 |
| KR101941447B1 (ko) | 2012-04-18 | 2019-01-23 | 엘지디스플레이 주식회사 | 평판 표시 장치 |
| KR101995290B1 (ko) | 2012-10-31 | 2019-07-03 | 엘지디스플레이 주식회사 | 표시장치와 그 구동 방법 |
| KR102053444B1 (ko) * | 2013-11-06 | 2019-12-06 | 엘지디스플레이 주식회사 | 유기발광 표시장치와 그의 이동도 보상방법 |
| KR102237026B1 (ko) * | 2014-11-05 | 2021-04-06 | 주식회사 실리콘웍스 | 디스플레이 장치 |
| US9805693B2 (en) * | 2014-12-04 | 2017-10-31 | Samsung Display Co., Ltd. | Relay-based bidirectional display interface |
| KR102522805B1 (ko) * | 2016-10-31 | 2023-04-20 | 엘지디스플레이 주식회사 | 표시 장치 |
-
2015
- 2015-12-18 US US14/974,535 patent/US10140912B2/en active Active
-
2016
- 2016-12-13 KR KR1020160169455A patent/KR102611869B1/ko active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060020074A (ko) * | 2004-08-31 | 2006-03-06 | 삼성전자주식회사 | 표시장치 |
| KR100880222B1 (ko) * | 2007-09-03 | 2009-01-28 | 엘지디스플레이 주식회사 | 액정 표시장치의 구동장치와 그 구동방법 |
| KR20100024079A (ko) * | 2008-08-25 | 2010-03-05 | 주식회사 동부하이텍 | 디스플레이 |
| KR20150078360A (ko) * | 2013-12-30 | 2015-07-08 | 엘지디스플레이 주식회사 | 표시 장치의 인터페이스 장치 및 방법 |
| KR20150078356A (ko) * | 2013-12-30 | 2015-07-08 | 엘지디스플레이 주식회사 | 표시 장치의 인터페이스 장치 및 방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190109270A (ko) * | 2018-03-14 | 2019-09-25 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20170178562A1 (en) | 2017-06-22 |
| US10140912B2 (en) | 2018-11-27 |
| KR102611869B1 (ko) | 2023-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102611869B1 (ko) | 디스플레이 인터페이스 | |
| EP2472508B1 (en) | Method and apparatus for transmitting data | |
| CN103460201B (zh) | 串行接口 | |
| US9678919B2 (en) | Collision detection in EIA-485 bus systems | |
| CN107707861A (zh) | 数据线、电子系统及传输mipi信号的方法 | |
| CN110321313A (zh) | 可配置接口卡 | |
| JP2004208303A (ja) | タイミングコントローラ用リセット回路 | |
| CN105677271B (zh) | 多个双向显示器驱动器集成电路的链以及显示器 | |
| EP3245853B1 (en) | A novel high speed signal routing topology for better signal quality | |
| CN108920401B (zh) | 多主多从的i2c通信方法、系统及节点设备 | |
| US6111476A (en) | Non-contact coupling system | |
| KR100923825B1 (ko) | 고속 동작에 적합한 메모리 모듈 및 메모리 시스템 | |
| US6441638B2 (en) | Bus system and circuit board | |
| CN104821860B (zh) | 用于高速串行链路中的中继数据传输的系统 | |
| KR100901394B1 (ko) | 데이터 전송 장치 및 방법 | |
| JP2007195055A (ja) | 信号伝送装置 | |
| KR20160017358A (ko) | 표시장치 | |
| EP3316523B1 (en) | Host-side transceiver device and transceiver system | |
| CN106330357B (zh) | 一种serdes的传输校验方法、节点与系统 | |
| CN117118777B (zh) | 一种通信系统及方法 | |
| WO2023093202A1 (zh) | 摄像系统及无人设备 | |
| Olivka et al. | Microcontroller Peripheral Mapping Used to Control RGB LED Panel | |
| JP2023527710A (ja) | データ伝送ケーブル及び関連するデバイス | |
| CN117412194A (zh) | 一种摄像头系统图像数据传输方法、摄像头系统和计算机程序产品 | |
| CN102938831B (zh) | 电子装置的控制电路以及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |