CN117412194A - 一种摄像头系统图像数据传输方法、摄像头系统和计算机程序产品 - Google Patents
一种摄像头系统图像数据传输方法、摄像头系统和计算机程序产品 Download PDFInfo
- Publication number
- CN117412194A CN117412194A CN202311294259.7A CN202311294259A CN117412194A CN 117412194 A CN117412194 A CN 117412194A CN 202311294259 A CN202311294259 A CN 202311294259A CN 117412194 A CN117412194 A CN 117412194A
- Authority
- CN
- China
- Prior art keywords
- mipi
- image data
- trigger
- phy
- cisn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000004590 computer program Methods 0.000 title claims abstract description 10
- 101150073480 CIS1 gene Proteins 0.000 claims description 29
- 101100110279 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ATG31 gene Proteins 0.000 claims description 29
- 101000687808 Homo sapiens Suppressor of cytokine signaling 2 Proteins 0.000 claims description 22
- 102100024784 Suppressor of cytokine signaling 2 Human genes 0.000 claims description 22
- BFAKENXZKHGIGE-UHFFFAOYSA-N bis(2,3,5,6-tetrafluoro-4-iodophenyl)diazene Chemical compound FC1=C(C(=C(C(=C1F)I)F)F)N=NC1=C(C(=C(C(=C1F)F)I)F)F BFAKENXZKHGIGE-UHFFFAOYSA-N 0.000 claims description 22
- 101000687855 Homo sapiens Suppressor of cytokine signaling 3 Proteins 0.000 claims description 12
- 102100024283 Suppressor of cytokine signaling 3 Human genes 0.000 claims description 12
- 238000012545 processing Methods 0.000 claims description 3
- 230000001960 triggered effect Effects 0.000 claims description 3
- 238000012544 monitoring process Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 238000013461 design Methods 0.000 abstract description 5
- 101000652226 Homo sapiens Suppressor of cytokine signaling 6 Proteins 0.000 description 12
- 102100030530 Suppressor of cytokine signaling 6 Human genes 0.000 description 12
- 238000010586 diagram Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000002279 physical standard Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Studio Devices (AREA)
Abstract
本发明涉及摄像头系统图像数据传输方法、摄像头系统和计算机程序产品，尤其涉及单MIPI D‑PHY连接多路CMOS图像传感器的图像数据传输方法。本发明的方法摄像头SoC芯片上设置1个MIPI D‑PHY芯片和1个控制摄像头图像传感器CIS的IO，SoC芯片和n个摄像头图像传感器CIS1～CISn的MIPI DPHY芯片间通过星型总线直连；或者，摄像头SoC芯片上设置1个MIPI D‑PHY芯片和n个控制摄像头图像传感器CIS的IO，SoC芯片和n个摄像头图像传感器CIS1～CISn的MIPI D‑PHY芯片间通过星型总线直连；该方法由于只需要一个MIPI D‑PHY，可以减少多目摄像头SoC的设计生产成本，从而降低摄像头方式实现的成本。
Description
技术领域
本发明涉及摄像头系统图像数据传输方法、摄像头系统和计算机程序产品，尤其涉及单MIPI D-PHY 连接多路CMOS图像传感器的图像数据传输方法。
背景技术
MIPI：全称移动行业处理器接口（Mobile Industry Processor Interface）。MIPI是由MIPI联盟发起的为移动应用处理器制定的开放标准。MIPI可分为物理层和逻辑层两大部分。MIPI按照物理层（Physical Standard）划分可分为：D-PHY、C-PHY、M-PHY三种。D-PHY的逻辑层主要是面向摄像头（CSI）、显示屏（DSI）等用途，D-PHY中的D是罗马数字500的意思，D-PHY最初版本是可以支持500Mbits/s。D-PHY采用差分信号传输方式（不全是差分，LP是单端传输），每条lane由2根信号线组成，分别是P和N，clock lane是必不可少的，datalane的数量可以根据数据传输的吞吐率来选择，至少要有一个data lane。
目前采用多个CIS（CMOS Image Sensor）的多目摄像头越来越多的出现在市场上，这些摄像头实现方案中，需要将多个CIS的图像数据传输到单个摄像头的SoC芯片，普遍采用了方案1 和方案2。
方案1如图1所示，SoC芯片上有4个MIPI D-PHY，通过4根Cable并行接收CIS1到CIS4的数据。图像数据传输控制逻辑如下：上电后CIS1～CIS4根据配置，连续输出图像数据，SoC通过4个MIPI D-PHY分别接受到CIS1～CIS4图像数据，并存储到对应内存缓冲区。方案1需要有多个MIPI D-PHY，相对于只有单个MIPI-PHY的方案，设计生产的摄像头SoC芯片时需要占用较多的晶元面积来实现，同时多个MIPI接口在封装时需要引出更多的管脚，这两点都会增加摄像头SoC芯片的成本，从而增加摄像头方案实现的成本。
方案2如图2所示，SoC上只有1个MIPI D-PHY，通过1个Cable于MIPI Switch 芯片连接，4个CIS通过4根Cable也于MIPI Switch 连接，SoC通过Switch Ctl 信号控制MIPISwitch 芯片在4个通道间切换，分时接受CIS1～CIS4的数据。图像数据传输控制逻辑如下：上电后CIS1～CIS4根据配置，连续输出图像数据；Step1: SoC先通过Switch Ctl控制MIPISwitch 切换到1通道，当SoC 接受到CIS1完整的一帧图像数据后，存储到对应内存缓冲区后；Step2: SoC再通过Switch Ctl 控制MIPI Switch 切换到2通道，当SoC 接受到CIS2完整的一帧图像数据后，存储到对应内存缓冲区后；Step3: SoC再通过SwitchCtl 控制MIPI Switch 切换到3通道，当SoC 接受到CIS3完整的一帧图像数据后，存储到对应内存缓冲区后；Step4: SoC再通过Switch Ctl 控制MIPI Switch 切换到4通道，当SoC 接受到CIS4完整的一帧图像数据后，存储到对应内存缓冲区后；循环执行Step1-4，轮询接收CIS1-CIS4的图像数据, 并存储到对应内存缓冲区。方案2 需要增加一个MIPI Switch 芯片，因此也会增加整体摄像机方案实现的成本。
发明内容
为了解决上述的技术问题，本发明的目的是提供一种单MIPI D-PHY 连接多路CMOS图像传感器的图像数据传输方法，该方法由于只需要一个MIPI D-PHY，可以减少多目摄像头SoC的设计生产成本，从而降低摄像头方式实现的成本。
为了实现上述的目的，本发明采用了以下的技术方案：
一种单MIPI D-PHY 连接多路CMOS图像传感器的图像数据传输方法，摄像头SoC芯片上至少设置1个MIPI D-PHY芯片和1个控制摄像头图像传感器CIS的IO，SoC芯片和n个摄像头图像传感器CIS1～CISn的MIPI DPHY芯片间通过星型总线直连；图像数据传输控制逻辑如下：
上电后，初始状态下，根据配置CIS1～CISn的MIPI D-PHY都处于高阻态；
Step1: CIS1收到Trigger后开始，输出1帧图像数据，CIS1输出的图像数据带有符合MIPI Virtual Channel 规范的VC标记信息， CIS1输出完毕后，将MIPI D-PHY恢复到高阻态，并根据预先配置的延时参数，延时后，通过Trigger out口输出Trigger 信号到CIS2Trigger in口；
Step2: CIS2收到Trigger后开始，输出1帧图像数据，CIS2输出的图像数据带有符合MIPI Virtual Channel 规范的VC标记信息， CIS2输出完毕后，将MIPI D-PHY恢复到高阻态，并根据预先配置的延时参数，延时后，通过Trigger out口输出Trigger 信号到CIS3Trigger in口；
以此类推；
Stepn-1: CISn-1完毕后收到Trigger后开始输出1帧图像数据，CIS n-1输出的图像数据带有符合MIPI Virtual Channel 规范的VC标记信息， CIS n-1输出完毕后，将MIPID-PHY恢复到高阻态，并根据预先配置的延时参数，延时后，通过Trigger out口输出Trigger 信号到CISn Trigger in口；
Stepn: CISn完毕后收到Trigger后开始输出1帧图像数据，CISn输出的图像数据带有符合MIPI Virtual Channel 规范的VC标记信息， CISn输出完毕后，将MIPI D-PHY恢复到高阻态，并根据预先配置的延时参数，延时后，通过Trigger out口输出Trigger 信号到CIS1 Trigger in口；
循环执行Step1~Stepn，SoC的MIPI D-PHY 不断收到图像数据，并根据数据中的VC标记信息，将CIS1～CISn的图像数据存储在对应的内存缓冲区。
作为优选，所述VC标记信息允许多个图像数据源通过单一的物理通道传输数据；数据包的头部包含用于区分来自不同虚拟通道的数据的虚拟通道标识符VCID。
作为再优选，所述数据包由短数据包和长数据包两部分组成，两种类型的数据包都包含VCID字段；
短数据包：包括数据类型，虚拟通道ID，以及6位的数据字段；
长数据包：包括数据类型，虚拟通道ID，数据长度，然后是一个变长的数据负载，最后是一个CRC校验。
作为优选，所述Step1~Stepn中当多个CIS通过一个物理通道传输数据给SoC时，每个CIS 传输数据结束后，设置延时参数延时，再触发下一个CIS传输数据，这个延时量通过SoC配置给CIS，能够控制单位时间数据的传输量，以和SoC的数据处理能力相匹配。
作为优选，所述n≥2；优选为4-10。
作为另外一种实施方式，本发明还提供了另外一个技术方案：
一种单MIPI D-PHY 连接多路CMOS图像传感器的图像数据传输方法，摄像头SoC芯片上至少设置1个MIPI D-PHY芯片和n个控制摄像头图像传感器CIS的IO，SoC芯片和n个摄像头图像传感器CIS1～CISn的MIPI D-PHY芯片间通过星型总线直连；图像数据传输控制逻辑如下：
上电后，初始状态下，根据配置CIS1～CISn的MIPI D-PHY都处于高阻态；
Setp1: SoC 通过Trigger out-1口输出Trigger信号到CIS1 Trigger in口；CIS1收到Trigger后开始，输出1帧图像数据， CIS1输出完毕后，将MIPI D-PHY恢复到高阻态；
Setp2: SoC 通过Trigger out-2口输出Trigger信号到CIS2 Trigger in口；CIS2收到Trigger后开始，输出1帧图像数据， CIS2输出完毕后，将MIPI D-PHY恢复到高阻态；
以此类推；
Stepn-1:SoC 通过Trigger out-n-1口输出Trigger信号到CISn-1 Trigger in口；CISn-1到Trigger后开始，输出1帧图像数据， CISn-1输出完毕后，将MIPI D-PHY恢复到高阻态；
Stepn: SoC 通过Trigger out-n口输出Trigger信号到CISn Trigger in口；CISn收到Trigger后开始，输出1帧图像数据， CISn输出完毕后，将MIPI D-PHY恢复到高阻态；
循环执行Step1-n，SoC的MIPI D-PHY 不断收到图像数据，并根据Trigger out的状态信息，将CIS1～CISn的图像数据存储在对应的内存缓冲区。
作为优选，n≥2；优选为4-10。
进一步，本发明还提供了一种监控摄像头系统，该系统包括摄像头SoC芯片和n个摄像头图像传感器CIS1～CISn；摄像头SoC芯片上设置1个MIPI D-PHY芯片和1个控制摄像头图像传感器CIS的IO，SoC芯片和n个摄像头图像传感器CIS1～CISn的MIPI DPHY芯片间通过星型总线直连；或者，所述像头SoC芯片上设置1个MIPI D-PHY芯片和n个控制摄像头图像传感器CIS的IO，SoC芯片和n个摄像头图像传感器CIS1～CISn的MIPI D-PHY芯片间通过星型总线直连；图像数据传输控制逻辑采用上述的方法。
进一步，本发明还提供了一种计算机设备，包括存储器、处理器及存储在存储器上的计算机程序，其特征在于，所述处理器执行所述计算机程序以实现所述方法。
进一步，本发明还提供了一种计算机可读存储介质，其上存储有计算机程序或指令，该计算机程序或指令被处理器执行时实现所述方法。
本发明由于采用了上述的技术方案，由于只需要一个MIPI D-PHY，可以减少多目摄像头SoC的设计生产成本，从而降低摄像头方式实现的成本。
附图说明
图1为现有的方案1的产品结构框图。
图2为现有的方案2的产品结构框图。
图3为本发明实施例1的产品结构框图。
图4为本发明实施例2的产品结构框图。
具体实施方式
下面结合本发明实施例，将实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护范围。
实施例1
如图3所示的一种单MIPI D-PHY 连接多路CMOS图像传感器的图像数据传输方法，摄像头SoC芯片上设置1个MIPI D-PHY芯片和1个控制摄像头图像传感器CIS的IO，SoC芯片和4个摄像头图像传感器CIS1～CIS4的MIPI DPHY芯片间通过星型总线直连；图像数据传输控制逻辑如下：
上电后，初始状态下，根据配置CIS1～CIS4的MIPI D-PHY都处于高阻态；
SoC 通过Trigger out（触发输出）口输出Trigger信号到CIS1 Trigger in口；
Step1: CIS1收到Trigger后开始，输出1帧图像数据，CIS1输出的图像数据带有符合MIPI Virtual Channel 规范的VC标记信息， CIS1输出完毕后，将MIPI D-PHY恢复到高阻态，并根据预先配置的延时参数，延时后，通过Trigger out口输出Trigger 信号到CIS2Trigger in口；
Step2: CIS2收到Trigger后开始，输出1帧图像数据，CIS2输出的图像数据带有符合MIPI Virtual Channel 规范的VC标记信息， CIS2输出完毕后，将MIPI D-PHY恢复到高阻态，并根据预先配置的延时参数，延时后，通过Trigger out口输出Trigger 信号到CIS3Trigger in口；
Step3: CIS3完毕后收到Trigger后开始输出1帧图像数据，CIS3输出的图像数据带有符合MIPI Virtual Channel 规范的VC标记信息， CIS3输出完毕后，将MIPI D-PHY恢复到高阻态，并根据预先配置的延时参数，延时后，通过Trigger out口输出Trigger 信号到CIS4 Trigger in口；
Step4: CIS4完毕后收到Trigger后开始输出1帧图像数据，CIS3输出的图像数据带有符合MIPI Virtual Channel 规范的VC标记信息， CIS3输出完毕后，将MIPI D-PHY恢复到高阻态，并根据预先配置的延时参数，延时后，通过Trigger out口输出Trigger 信号到CIS1 Trigger in口；
循环执行Step-4，SoC的MIPI D-PHY 不断收到图像数据，并根据数据中的VC标记信息，将CIS1～CIS4的图像数据存储在对应的内存缓冲区。
在本实施例中MIPI CSI 中的VC标记信息指的是虚拟通道 (Virtual Channel)。虚拟通道是为了使多个图像传感器可以共享一个物理通道而引入的。每个虚拟通道都有一个与之关联的虚拟通道标识符 (Virtual Channel Identifier, VCID)。允许多个图像数据源（例如多个传感器）通过单一的物理通道(PHY) 传输数据。虚拟通道的主要目的是复用相同的物理通道以支持多个传感器或其他数据源。
在MIPI CSI-2协议中，数据包的头部包含一个字段，称为虚拟通道标识符(Virtual Channel Identifier, VCID)，它用于区分来自不同虚拟通道的数据。VCID是一个2位的字段，因此可以有4个不同的虚拟通道 (0-3)。
数据包结构：MIPI CSI-2 数据包由两部分组成 - 短数据包和长数据包。这两种类型的数据包都包含VCID字段。
短数据包：包括数据类型 (5位)，虚拟通道ID (2位)，以及6位的数据字段。
长数据包：包括数据类型 (5位)，虚拟通道ID (2位)，数据长度 (16位)，然后是一个变长的数据负载，最后是一个CRC校验。
进一步，在本实施例中Step1~Step4中当多个CIS通过一个物理通道传输数据给SoC时，每个CIS 传输数据结束后，应当留有一点延时，再触发下一个CIS传输数据，这个延时量可以通过SoC配置给CIS，这样能够控制单位时间数据的传输量，以和SoC的数据处理能力相匹配。
实施例2
如图4所示的一种单MIPI D-PHY 连接多路CMOS图像传感器的图像数据传输方法，摄像头SoC芯片上设置1个MIPI D-PHY芯片和4个控制摄像头图像传感器CIS的IO，SoC芯片和4个摄像头图像传感器CIS1～CIS4的MIPI D-PHY芯片间通过星型总线直连；图像数据传输控制逻辑如下：
上电后，初始状态下，根据配置CIS1～CIS4的MIPI D-PHY都处于高阻态；
Setp1: SoC 通过Trigger out-1口输出Trigger信号到CIS1 Trigger in口；CIS1收到Trigger后开始，输出1帧图像数据， CIS1输出完毕后，将MIPI D-PHY恢复到高阻态；
Setp2: SoC 通过Trigger out-2口输出Trigger信号到CIS2 Trigger in口；CIS2收到Trigger后开始，输出1帧图像数据， CIS2输出完毕后，将MIPI D-PHY恢复到高阻态；
Setp3: SoC 通过Trigger out-3口输出Trigger信号到CIS3 Trigger in口；CIS3收到Trigger后开始，输出1帧图像数据， CIS3输出完毕后，将MIPI D-PHY恢复到高阻态；
Setp4: SoC 通过Trigger out-4口输出Trigger信号到CIS4 Trigger in口；CIS4收到Trigger后开始，输出1帧图像数据， CIS4输出完毕后，将MIPI D-PHY恢复到高阻态；
循环执行Step1-4，SoC的MIPI D-PHY 不断收到图像数据，并根据Trigger out的状态信息，将CIS1～CIS4的图像数据存储在对应的内存缓冲区。
本发明的实施例1和实施例2和现有方案1、2间资源需求对比如下：
| 方案 | CIS D-PHY to SoC D-PHY | MIPI Switch | SoC IO占用数量 | CIS IO占用数量 | VC支持 | MIPI Clock |
| 方案1 | 1 to 1 | 不需要 | 0 | 0 | 不需要 | f |
| 方案2 | n to 1，n由MIPI Switch决定 | 需要 | n，由MIPI Switch决定 | 0 | 不需要 | 约 n*f |
| 实施例1 | n to 1，n<4 | 不需要 | 1 | 2 | 需要 | 约 n*f |
| 实施例2 | n to 1，n<4 | 不需要 | 4 | 1 | 不需要 | 约 n*f |
我们的方案为实施例1和实施例2。这两个方案相对于方案1，由于只需要一个MIPID-PHY，可以减少多目摄像头SoC的设计生产成本，从而降低摄像头方式实现的成本。相对于方案2，由于不需要引入MIPI Switch 芯片，也降低摄像机方案实现的成本。
实施例1相对于实施例2，需要占用的摄像机SoC芯片的IO管脚更少，虽然在CIS端需要增加1个trigger out的IO管脚，但由于CIS的常用的CSP封装形式，因增加IO管脚所增加的成本很低甚至没有。所以实施例1相对于实施例2是更优的方案。
以上为对本发明实施例的描述，通过对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的。本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施列，而是要符合与本文所公开的原理和新颖点相一致的最宽的范围。
Claims (10)
1.一种单MIPI D-PHY 连接多路CMOS图像传感器的图像数据传输方法，其特征在于，摄像头SoC芯片上至少设置1个MIPI D-PHY芯片和1个控制摄像头图像传感器CIS的IO，SoC芯片和n个摄像头图像传感器CIS1～CISn的MIPI DPHY芯片间通过星型总线直连；图像数据传输控制逻辑如下：
上电后，初始状态下，根据配置CIS1～CISn的MIPI D-PHY都处于高阻态；
Step1: CIS1收到Trigger后开始，输出1帧图像数据，CIS1输出的图像数据带有符合MIPI Virtual Channel 规范的VC标记信息， CIS1输出完毕后，将MIPI D-PHY恢复到高阻态，并根据预先配置的延时参数，延时后，通过Trigger out口输出Trigger 信号到CIS2Trigger in口；
Step2: CIS2收到Trigger后开始，输出1帧图像数据，CIS2输出的图像数据带有符合MIPI Virtual Channel 规范的VC标记信息， CIS2输出完毕后，将MIPI D-PHY恢复到高阻态，并根据预先配置的延时参数，延时后，通过Trigger out口输出Trigger 信号到CIS3Trigger in口；
以此类推；
Stepn-1: CISn-1完毕后收到Trigger后开始输出1帧图像数据，CIS n-1输出的图像数据带有符合MIPI Virtual Channel 规范的VC标记信息， CIS n-1输出完毕后，将MIPI D-PHY恢复到高阻态，并根据预先配置的延时参数，延时后，通过Trigger out口输出Trigger信号到CISn Trigger in口；
Stepn: CISn完毕后收到Trigger后开始输出1帧图像数据，CISn输出的图像数据带有符合MIPI Virtual Channel 规范的VC标记信息， CISn输出完毕后，将MIPI D-PHY恢复到高阻态，并根据预先配置的延时参数，延时后，通过Trigger out口输出Trigger 信号到CIS1 Trigger in口；
循环执行Step1~Stepn，SoC的MIPI D-PHY 不断收到图像数据，并根据数据中的VC标记信息，将CIS1～CISn的图像数据存储在对应的内存缓冲区。
2.根据权利要求1所述的图像数据传输方法，其特征在于，VC标记信息允许多个图像数据源通过单一的物理通道传输数据；数据包的头部包含用于区分来自不同虚拟通道的数据的虚拟通道标识符VCID。
3.根据权利要求2所述的图像数据传输方法，其特征在于，数据包由短数据包和长数据包两部分组成，两种类型的数据包都包含VCID字段；
短数据包：包括数据类型，虚拟通道ID，以及6位的数据字段；
长数据包：包括数据类型，虚拟通道ID，数据长度，然后是一个变长的数据负载，最后是一个CRC校验。
4.根据权利要求1所述的图像数据传输方法，其特征在于，Step1~Stepn中当多个CIS通过一个物理通道传输数据给SoC时，每个CIS 传输数据结束后，设置延时参数延时，再触发下一个CIS传输数据，这个延时量通过SoC配置给CIS，能够控制单位时间数据的传输量，以和SoC的数据处理能力相匹配。
5.根据权利要求1所述的图像数据传输方法，其特征在于，n≥2；优选为4-10。
6.一种单MIPI D-PHY 连接多路CMOS图像传感器的图像数据传输方法，其特征在于，摄像头SoC芯片上至少设置1个MIPI D-PHY芯片和n个控制摄像头图像传感器CIS的IO，SoC芯片和n个摄像头图像传感器CIS1～CISn的MIPI D-PHY芯片间通过星型总线直连；图像数据传输控制逻辑如下：
上电后，初始状态下，根据配置CIS1～CISn的MIPI D-PHY都处于高阻态；
Setp1: SoC 通过Trigger out-1口输出Trigger信号到CIS1 Trigger in口；CIS1收到Trigger后开始，输出1帧图像数据， CIS1输出完毕后，将MIPI D-PHY恢复到高阻态；
Setp2: SoC 通过Trigger out-2口输出Trigger信号到CIS2 Trigger in口；CIS2收到Trigger后开始，输出1帧图像数据， CIS2输出完毕后，将MIPI D-PHY恢复到高阻态；
以此类推；
Stepn-1:SoC 通过Trigger out-n-1口输出Trigger信号到CISn-1 Trigger in口；CISn-1到Trigger后开始，输出1帧图像数据， CISn-1输出完毕后，将MIPI D-PHY恢复到高阻态；
Stepn: SoC 通过Trigger out-n口输出Trigger信号到CISn Trigger in口；CISn收到Trigger后开始，输出1帧图像数据， CISn输出完毕后，将MIPI D-PHY恢复到高阻态；
循环执行Step1-n，SoC的MIPI D-PHY 不断收到图像数据，并根据Trigger out的状态信息，将CIS1～CISn的图像数据存储在对应的内存缓冲区。
7.根据权利要求1所述的图像数据传输方法，其特征在于，n≥2；优选为4-10。
8.一种监控摄像头系统，其特征在于，该系统包括摄像头SoC芯片和n个摄像头图像传感器CIS1～CISn；摄像头SoC芯片上设置1个MIPI D-PHY芯片和1个控制摄像头图像传感器CIS的IO，SoC芯片和n个摄像头图像传感器CIS1～CISn的MIPI DPHY芯片间通过星型总线直连；图像数据传输控制逻辑如权利要求1-4任意一项权利要求所述的方法；或者，所述像头SoC芯片上设置1个MIPI D-PHY芯片和n个控制摄像头图像传感器CIS的IO，SoC芯片和n个摄像头图像传感器CIS1～CISn的MIPI D-PHY芯片间通过星型总线直连；图像数据传输控制逻辑如权利要求7-8任意一项权利要求所述的方法。
9.一种计算机设备，包括存储器、处理器及存储在存储器上的计算机程序，其特征在于，所述处理器执行所述计算机程序以实现权利要求1-7任意一项权利要求所述方法。
10.一种计算机可读存储介质，其上存储有计算机程序或指令，其特征在于，该计算机程序或指令被处理器执行时实现权利要求1-7任意一项权利要求所述方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311294259.7A CN117412194A (zh) | 2023-10-08 | 2023-10-08 | 一种摄像头系统图像数据传输方法、摄像头系统和计算机程序产品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311294259.7A CN117412194A (zh) | 2023-10-08 | 2023-10-08 | 一种摄像头系统图像数据传输方法、摄像头系统和计算机程序产品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117412194A true CN117412194A (zh) | 2024-01-16 |
Family
ID=89495393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311294259.7A Pending CN117412194A (zh) | 2023-10-08 | 2023-10-08 | 一种摄像头系统图像数据传输方法、摄像头系统和计算机程序产品 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117412194A (zh) |
-
2023
- 2023-10-08 CN CN202311294259.7A patent/CN117412194A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101766445B1 (ko) | 시분할 동작들을 사용하는 다중 프로토콜 터널링 | |
| US11210255B2 (en) | Detection of displayport alternate mode communication and connector plug orientation without use of a power distribution controller | |
| US20150220472A1 (en) | Increasing throughput on multi-wire and multi-lane interfaces | |
| CN102508808B (zh) | 一种实现主芯片与扩展芯片通信的系统及方法 | |
| KR20150079707A (ko) | 비디오 데이터와 함께 고속 데이터 전송을 제공하기 위한 방법 및 디바이스 | |
| US4642630A (en) | Method and apparatus for bus contention resolution | |
| WO1994022093A2 (en) | Method and apparatus for dynamic, multispeed bus architecture with speed messages independent of data signal transfers | |
| CN104205781A (zh) | 超高速芯片互连通信 | |
| TW201411482A (zh) | 環拓樸狀態指示 | |
| CN112599083A (zh) | 显示屏的数据传输方法、数据接收方法、发送卡及接收卡 | |
| EP4116836A1 (en) | Equalization time configuration method, chip, and communications system | |
| US11736313B2 (en) | Common bus data flow for serially chained devices | |
| CN101304362A (zh) | 重传缓冲装置及传输数据的方法 | |
| US10102176B2 (en) | Methods and apparatus for rapid switching of hardware configurations with a speed limited bus | |
| CN113792003A (zh) | 单总线通信单元、系统及方法 | |
| CN110505268A (zh) | 高速传输fota升级固件包的数据传输系统及传输方法 | |
| CN117412194A (zh) | 一种摄像头系统图像数据传输方法、摄像头系统和计算机程序产品 | |
| CN106796568A (zh) | 具有内建流控制的无时钟双数据率链路 | |
| EP3671720B1 (en) | Real-time on-chip data transfer system | |
| CN111884987B (zh) | 电子设备和用于电子设备的方法 | |
| CN104935988B (zh) | 一种显示电视信号的方法及电视接收设备 | |
| WO2018102076A1 (en) | Controller-phy connection using intra-chip serdes | |
| CN113722261A (zh) | Spi扩展片选数目和增强读写响应时间灵活性的方法 | |
| CN217467655U (zh) | 一种单片机单io口双向通信结构 | |
| KR970007257B1 (ko) | 패킷 전송 시스템과, 데이타 버스 및 전용 제어라인 모두를 활용하는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |