KR20150079707A - 비디오 데이터와 함께 고속 데이터 전송을 제공하기 위한 방법 및 디바이스 - Google Patents

비디오 데이터와 함께 고속 데이터 전송을 제공하기 위한 방법 및 디바이스 Download PDF

Info

Publication number
KR20150079707A
KR20150079707A KR1020157013055A KR20157013055A KR20150079707A KR 20150079707 A KR20150079707 A KR 20150079707A KR 1020157013055 A KR1020157013055 A KR 1020157013055A KR 20157013055 A KR20157013055 A KR 20157013055A KR 20150079707 A KR20150079707 A KR 20150079707A
Authority
KR
South Korea
Prior art keywords
data
link
sink
lane
video
Prior art date
Application number
KR1020157013055A
Other languages
English (en)
Other versions
KR102146867B1 (ko
Inventor
제임스 디. 헌킨스
콜리스 퀸 카터
Original Assignee
에이티아이 테크놀로지스 유엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이티아이 테크놀로지스 유엘씨 filed Critical 에이티아이 테크놀로지스 유엘씨
Publication of KR20150079707A publication Critical patent/KR20150079707A/ko
Application granted granted Critical
Publication of KR102146867B1 publication Critical patent/KR102146867B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/32—Handling requests for interconnection or transfer for access to input/output bus using combination of interrupt and burst mode transfer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/2803—Home automation networks
    • H04L12/2805—Home Audio Video Interoperability [HAVI] networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/236—Assembling of a multiplex stream, e.g. transport stream, by combining a video stream with other content or additional data, e.g. inserting a URL [Uniform Resource Locator] into a video stream, multiplexing software data into a video stream; Remultiplexing of multiplex streams; Insertion of stuffing bits into the multiplex stream, e.g. to obtain a constant bit-rate; Assembling of a packetised elementary stream
    • H04N21/23608—Remultiplexing multiplex streams, e.g. involving modifying time stamps or remapping the packet identifiers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/60—Network structure or processes for video distribution between server and client or between remote clients; Control signalling between clients, server and network components; Transmission of management data between server and client, e.g. sending from server to client commands for recording incoming content stream; Communication details between server and client 
    • H04N21/63—Control signaling related to video distribution between client, server and network components; Network processes for video distribution between server and clients or between remote clients, e.g. transmitting basic layer and enhancement layers over different transmission paths, setting up a peer-to-peer communication via Internet between remote STB's; Communication protocols; Addressing
    • H04N21/643—Communication protocols

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

다수의 데이터 레인들을 갖는 데이터 링크를 작동하기 위한 방법 및 디바이스가 제공된다. 방법은 비디오 소스 디바이스 및 비디오 싱크 디바이스 간 데이터 인터페이스의 하나 이상의 데이터 레인들 상에서 제 1 데이터(디스플레이포트 프로토콜을 따르는 비디오 데이터와 같은)를 공급하는 단계를 포함한다. 비디오 스트림 데이터(상기 언급된 디스플레이포트 비디오 데이터와 같은)에 더하여, 제 1 데이터는 또한 오디오 스트림 데이터(디스플레이포트 오디오 데이터와 같은), 소스-싱크 인터페이스 구성 데이터(디스플레이포트 AUX 데이터와 같은) 및 싱크 관련 인터럽트 데이터(디스플레이포트 핫 플러그 감지 "HPD" 데이터와 같은)일 수 있다. 방법은 또한 데이터 인터페이스의 하나 이상의 비방향성 데이터 레인들 상에서 제 2 데이터를 수신하는 단계를 포함한다. 제 2 데이터는 비디오 스트림 데이터, 소스-싱크 인터페이스 구성 데이터 및 싱크 관련 인터럽트 데이터가 아닌 데이터이다.

Description

비디오 데이터와 함께 고속 데이터 전송을 제공하기 위한 방법 및 디바이스{METHOD AND DEVICE FOR PROVIDING HIGH SPEED DATA TRANSMISSION WITH VIDEO DATA}
관련 출원에 대한 상호-참조
본 발명은 "비디오 데이터와 함께 고속 데이터 전송을 제공하기 위한 방법 및 디바이스"라는 명칭의, 2012년 10월 22일에 출원된 미국 특허 출원 제13/656,796호에 대한 우선권을 주장하고, 그 개시 내용이 참조에 의해 본 명세서에 원용된다.
본 발명은 비디오 소스 및 싱크 하드웨어(sink hardware) 간 데이터 전송을 제공하기 위한 방법들 및 디바이스들에 관한 것이다. 본 발명은 보다 구체적으로 단일 케이블을 통해 비디오 데이터와 함께 비-비디오 관련 데이터의 고속 양방향 전송을 제공하기 위한 방법들 및 디바이스들에 관한 것이다.
디스플레이포트(DP; DisplayPort) 아키텍처는 링크가 접속하는 디바이스들과 함께 링크를 발견, 구성 및 유지하기 위해 소스 디바이스 내 링크 서비스를 활용한다. 링크 서비스는 링크 연결(link training)로 공지된 것을 통해 링크를 구성한다. 링크 트레이닝은 정확한 수의 레인들이 이네이블되고 신호들이 보조 채널을 거쳐 디스플레이포트 전송기(그래픽 출력) 및 수신기(리피터(repeater), 허브 또는 디스플레이) 간 핸드쉐이크(handshake)를 통해 필수 링크 속도로 조정되는 프로세스이다.
전통적인 디스플레이포트 인터페이스는 AD-결합 전압-차동 인터페이스를 제공한다. 인터페이스는 세 개의 채널들: 메인 링크, AUX 채널, 및 핫 플러그 감지(HDP; hot plug detect)로 이루어진다. 매인 링크는 상이한 속도들(Gbit/sec)로 작동될 수 있는 1, 2 또는 4개의 스케일러블 데이터(scalable data) 쌍들(또는 레인들)로 특징지어진다. 메인 링크 레인들 및 AUX 채널은 단선인 HPD 및 라인들의 연선들로 형성되는 차동 신호들이다. AUX 채널은 물리적으로 메인 링크 채널들과 같지만, 데이터를 고속으로 전송하도록 요청되지 않는다. AUX 채널 및 HPD 채널은 또한 일정한 데이터 스트림들을 제공하도록 요구되지 않는다. 따라서, AUX 채널의 가능성은 이와 같이 충분히 활용되지 않는다.
단지 상향 통신(수신기로부터 전송기로)은 AUX 채널 및 HPD 채널을 종료한다. 상향 경로와 교호하는 하향 경로를 또한 제공하는, AUX 채널은 단지 저속 송신을 제공하고(메인 링크의 속도와 비교하여) 및 HPD 신호는 단지 이진 상황 기능을 제공한다. 또한, AUX 쌍은 주로 연결 품질 및 존재에 관한 정보의 전송 전용이다. 디스플레이 포트는 메인 DP 채널들 상의 비디오 디스플레이 및 오디오가 아닌 고속 데이터의 전송을 제공하지 않는다. 양-방향, 상대적으로 저 속도인, AUX 채널을 따라 상향 터치 스크린 데이터를 송신하는 표준들이 제안되어왔다.
또한, 디스플레이들은 부가적인 데이터 연결들 및 와이어들 없이 그렇게 함으로써 수신되는 입력들을 전달하기 위해 고속으로 상향 통신하는 방식으로 제공되지 않는다. 유사하게, 현재 디스플레이포트 기술은 비디오 카메라들, 하드 드라이브들 및 네트워크 연결들이 그 위에서 작동되게 하는 것에 실패한다.
따라서, 고속 상향 데이터는 추가 케이블류를 필요로 한다. 그러한 추가적인 케이블류, 커넥터들 및 포트들은 그에 따라 증가된 비용을 제공한다. 힌지된 스크린들(hinged screens)을 갖는 랩탑들과 같은 디바이스들에서, 추가 와이어들은 추가 실패 지점들을 제공한다.
기술은 PCI 익스프레스 및 디스플레이포트를 직렬 데이터 인터페이스로 결합하는 "썬더볼트(Thunderbolt)"라는 이름으로 개발되어왔다. 따라서 썬더볼트는 양-방향 데이터 통신을 제공한다. 썬더볼트는 액티브 케이블(active cable)(케이블의 성능을 신장시키기 위해 커넥터들에서 실리콘 칩들을 사용하는 동 케이블들)을 필요로 한다. 케이블은 관리 목적들을 위해 와이어와 함께 각 방향으로 데이터 흐름을 위한 와이어들의 고속 차동 쌍들을 갖는다. 데이터를 처리하기 위한 케이블 및 하드웨어 컨트롤러들의 액티브 유형은 상대적으로 고가인 썬더볼트 솔루션을 야기한다.
따라서, 패시브 케이블들을 통해 양-방향 고속 데이터를 허용하는 디바이스 및 방법에 대한 요구가 존재한다. 또한 기존의 디스플레이포트 레인들이 제공되는 와이어들의 성능들의 보다 양호한 이점을 취하는 통신을 제공할 요구가 존재한다. 또한 다른 데이터 트래픽을 위한 데이터 레인들을 확보하기 위한 AUX 및 HPD 데이터를 더 양호하게 처리하는 방법들 및 디바이스들을 제공할 요구가 존재한다.
도 1은 디스플레이포트 기술을 채용하는 시스템의 아키텍처를 도시하는 다이어그램이고;
도 2는 본 발명의 실시예에 따라 데이터 링크를 작동하기 위한 제 1 실시예 아키텍처를 도시하는 다이어그램이고;
도 3은 본 발명의 실시예에 따라 데이터 링크를 작동하기 위한 제 2 실시예 아키텍처를 도시하는 다이어그램이며;
도 4 내지 도 7은 본 발명의 실시예에 따라 도 2 및 도 3의 시스템의 부분들의 동작을 도시하는 흐름도들이다.
대표적이고 비-제한적인 실시예에서, 본 발명의 측면들은 다수의 데이터 레인들을 갖는 데이터 링크를 작동하는 방법으로 구현된다. 방법은 비디오 소스 디바이스 및 비디오 싱크 디바이스 간 데이터 인터페이스의 하나 이상의 데이터 레인들 상에서 제 1 데이터(디스플레이포트 프로토콜을 따르는 비디오 및/또는 오디오와 같은)를 공급하는 단계를 포함한다. 비디오 스트림 데이터(상기 언급된 디스플레이포트 비디오 데이터와 같은)인 것에 더하여, 제 1 데이터는 또한 오디오 스트림 데이터(디스플레이포트 오디오 데이터와 같은), 소스-싱크 인터페이스 구성 데이터(디스플레이포트 AUX 데이터와 같은) 및 싱크 관련 인터럽트 데이터(디스플레이포트 핫 플러그 감지 "HPD" 데이터와 같은)일 수 있다. 방법은 또한 데이터 인터페이스의 하나 이상의 단방향 데이터 레인들 상에서 제 2 데이터를 수신하는 단계를 포함한다. 제 2 데이터는 비디오 스트림 데이터, 오디오 스트림 데이터, 소스-링크 인터페이스 구성 데이터 및 싱크 관련 인터럽트 데이터가 아닌 데이터이다.
간단히, 일 예에서, 데이터 인터페이스는 제 1 신호를 공급하도록 작동가능한 제 1 노드를 포함한다. 제 1 신호는 비디오 스트림 데이터, 오디오 스트림 데이터, 소스-싱크 인터페이스 구성 데이터 및 소스 관련 인터럽트 데이터 중 적어도 하나를 포함하고, 제 1 노드는 제 1 케이블의 제 1 와이어와 인터페이스하도록 작동가능하다. 데이터 인터페이스는 또한 제 2 신호를 수신하도록 작동가능한 제 2 노드를 포함하고, 제 2 신호는 비디오 스트림 데이터, 오디오 스트림 데이터, 소스-싱크 인터페이스 구성 데이터 및 싱크 관련 인터럽트 데이터가 아닌 데이터를 포함하고, 제 2 노드는 제 1 단방향 인입 데이터 레인으로부터 제 2 신호를 수신하기 위해 제 1 케이블의 제 2 와이어와 인터페이스하도록 작동가능하다.
다른 예에서, 적어도 하나의 프로세서에 의해 해석될 때, 적어도 하나의 프로세서가 데이터 연결의 하나 이상의 데이터 레인들 상에서 비디오 스트림 데이터, 오디오 스트림 데이터, 소스-싱크 인터페이스 구성 데이터, 및 싱크 관련 인터럽트 데이터 중 적어도 하나를 포함하는 제 1 데이터를 공급하고; 데이터 인터페이스의 데이터 레인들의 하나 이상의 단방향 데이터 레인들 상에서 비디오 스트림 데이터, 오디오 스트림 데이터, 소스-싱크 인터페이스 구성 데이터, 및 싱크 관련 인터럽트 데이터가 아닌 데이터를 포함하는 제 2 데이터를 수신하게 하는, 비-일시적 지시들을 포함하는 컴퓨터 판독가능한 매체가 제공된다.
또 다른 예에서, 링크 유지 데이터를 컨텐츠 데이터와 결합하는 단계 및 제 1 데이터 레인 상에서 결합된 데이터를 전송하기 위해 작동가능한 포트에 결합된 데이터를 제공하는 단계를 포함하는, 링크 연결을 필요로 하는 데이터 링크를 작동하는 방법이 제공된다.
다른 예에서, 제 1 단방향 데이터 레인 상에서 소스-싱크 링크 구성 데이터를 수신하는 단계를 포함하는, 소스-싱크 데이터 링크를 작동하는 방법이 제공된다.
또 다른 예에서, 비디오 컨텐츠 데이터 및 데이터 링크 구성 데이터를 공급하도록 작동가능한 제 1 레인을 포함하는 데이터 레인들을 갖는 데이터 링크가 제공된다.
특정한 실시예들에서, 적어도 하나의 프로세서에 의해 해석될 때, 적어도 하나의 프로세서가 데이터 연결의 제 1 데이터 레인 상에서 비디오 컨텐츠 데이터 및 소스-싱크 링크 구성 데이터를 공급하게 하는, 비-일시적 지시들을 포함하는 컴퓨터 판독가능한 매체가 제공된다.
도 1은 디바이스(PC(10))로부터 디스플레이포트 아키텍처를 갖는 디스플레이(패널(12))로 비디오 정보를 제공하기 위한 아키텍처를 도시한다. 디스플레이포트는 AC-결합 전압-차동 인터페이스를 제공한다. 인터페이스는 세 개의 상이한 채널들: 메인 링크(14), AUX 채널(16) 및 핫 플러그 감지(HPD)(18)로 이루어진다. 메인 링크(14)(레인, 레인들, 케이블 및 채널로도 지칭되는)는 상이한 속도들(Gbit/sec)로 작동될 수 있는 1, 2 또는 4 스케일러블 데이터 쌍들(또는 레인들)로 특징지어진다. 메인 링크(14)는 그 위에 디스플레이포트 비디오 데이터를 송신할 책임이 있다. 이들 특징들은 PHY 층들(15) 내 설정들에 의해 구현된다. 메인 링크(14)는 스트림 소스(36)로부터의 스트림의 전송에 대한 책임이 있다. 메인 링크 속도는 전송기 및 수신기(즉 디스플레이 및 그래픽 소스 디바이스)의 성능들을 포함하여, 시스템에서의 케이블의 품질 및 잡음의 다수의 인자들에 의해 결정된다. 다른 것들 중에서도 특히, PHY 층(15)은 원하는 소스들 및 싱크들과 연결되는 I/O 핀들 또는 노드들과 같은 전기 연결들을 총괄할 책임이 있다. 스트림은 궁극적으로 디스플레이(12)의 스트림 싱크(40)에 공급된다.
디스플레이에서의 디스플레이포트 구성 데이터(DPCD; DisplayPort configuration data)(20)는 수신기의 성능들을 기술하고 디스플레이의 연결 상황을 저장한다. 확장 디스플레이 식별 데이터(EDID; Extended Display Identification Data)(22)는 디스플레이가 연결될 때 디스플레이(12)의 성능들의 소스 디바이스(PC(10))를 보여준다. 링크 정책 메이커(24) 및 스트림 정책 메이커(26)는 링크 및 스트림을 각각 관리한다.
링크 층은 동시성 수송(28), 링크(30), 및 디바이스(38) 서비스들에 대한 책임이 있다. 출력 디바이스(즉, 그래픽 카드, GPU)에서, 동시성 수송 서비스(28)는 비디오 및 오디오 스트림들을 메인 링크(14)가 데이터가 메인 링크(14)에서 이용가능한 레인들의 수를 통해 조정할 수 있도록 이해할 일단의 규칙들을 갖는 포맷으로 매핑한다. 또한, 데이터가 디스플레이(12)에 도달할 때, 규칙들은 스트림들이 그것들의 원래 포맷으로 재구성되는 것을 허용한다.
링크 서비스(30)는 링크가 접속하는 디바이스들과 함께 링크를 발견, 구성 및 유지하는데 사용된다. 링크 서비스(30)는 보조 채널(AUX)(16)을 통해 DPCD(20)를 사용하는 이것이다. 핫-플러깅이 핫-플러그 채널(18)을 통해 감지될 때, PC(10)(또는 다른 소스 디바이스)는 DPCD(20)를 통해 디스플레이(12)의 수신기의 성능들을 판독하고 EDID(22)로 적어도 부분적으로 구현된다. 이 데이터는 링크 연결의 부분으로서 링크를 구성하는데 사용되는 소스 디바이스(10)의 링크 층(48로 예시되는)으로부터 판독되는, 소스 디바이스(10)에 전송되는, 링크 층(46으로 예시되는)에 전송된다.
링크 연결은 링크의 다양한 속성들(이네이블된 레인들의 수, 링크 속도, 상승 및 하강 시간, 전압 레벨 및/또는 상승 및 하강 경사)이 보조 채널(16)을 거쳐 디스플레이포트 전송기(PC(10)의 그래픽 디바이스) 및 수신기(디스플레이(12)) 간 핸드쉐이크를 통해 조절되는 프로세스이다. 링크 연결이 정상 작동 동안 완성된 후, 디스플레이(12)는 예를 들어, 동기화 손실이 감지될 때, PC(10)에 중대한 변화들을 통지하기 위한 인터럽트로서 핫-플러그 신호(18)를 사용할 수 있다. 링크 유지는 AUX 데이터의 다른 책임이다. 링크 유지는 디스플레이 데이터의 전송과 동시에 발생하고 HDCP 데이터, 인터럽트 체크들 및 구성 업데이트들과 같은 것들을 포함한다.
메인 링크(14) 상에 송신되는 비디오 데이터, AUX(16) 상에 송신되는 AUX 데이터 및 HPD(18) 상에 송신되는 핫 플러그 감지 신호는 본 명세서에서 총괄적으로 디스플레이포트 데이터로서 지칭된다.
도 2는 디바이스(PC(10))로부터 개선된 디스플레이포트 아키텍처를 갖는 디스플레이(패널(12))로 비디오 정보를 제공하기 위한 아키텍처를 도시한다. 아키텍처는 또한 양-방향 데이터 전송을 제공한다. 개선된 디스플레이포트는 AC-결합 전압-차동 인터페이스를 제공한다. 인터페이스는 세 개의 상이한 채널들: 메인(하향) 링크(14), 상향 링크(116) 및 핫 플러그 감지(HPD)(18)로 이루어진다. 메인 링크(14)는 상이한 속도들(Gbit/sec)로 작동될 수 있는 1, 2 또는 4 스케일러블 데이터 쌍들(또는 레인들)로 특징지어진다. 상향 링크(116)는 하나의(도 2) 또는 2개의(도 3) 스케일러블 쌍들을 통해 작동한다. 상향 링크(116)는 이전 AUX 채널(16)이 작동되는 와이어들을 작동하고, (도 2 및 도 3), 도 3의 실시예에서, 상향 링크(116)는 구성을 위해 이전에 사용된 와이어들을 통해 작동한다. AUX 채널(16)은 정적 구성 감지들을 위해 사용되는 AUX 채널(16)을 따라 송신되는 구성 신호들 및 링크 연결을 위해 사용되는 상대적으로 저속 채널인 반면, 상향 링크(116)는 메인 링크(14)의 하나의 레인(도 2) 또는 두 개의 레인들(도 3)과 동등한 속도를 갖는다. 따라서, 이 아키텍처의 이점을 취하도록 작동가능한 케이블은 고속 케이블류(14, 116)의 5(또는 6) 레인들 및 HPD(18)를 위한 단일 와이어를 갖는다. 동작 시, 5/6 고속 레인들은 그것을 통해 비디오 신호들 및 데이터 신호들을 전송하도록 구성된다. 레인들(116)은 상향 링크로서 기술되나, 실제로 고속 레인들(14, 116) 중 임의의 레인은 상향 또는 하향 레인들 중 어느 하나이도록 구성될 수 있다.
다양한 실시예들에서, 네 개의 레인들은 상향 데이터 전송(116)을 위해 사용되는 하나 또는 두 개의 레인들과 함께 메인 링크(14)를 위해 사용된다(전통적인 디스플레이포트 셋업들에서 사용되는 바와 같이). 그러나, 4개보다 적은 레인들이 하향 전송(비디오 및/또는 데이터)을 위해 사용될 때, 미사용 레인들은 상향 통신을 위해 용도가 변경될 수 있다. 따라서, 메인 링크(14)에서의 각각의 다섯 개(또는 여섯 개) 결합 레인들 및 상향 링크(116)는 상향 또는 하향 중 어느 하나 레인들 독점인 것으로 전용되지 않으나, 단방향이다. 따라서, 본 명세서에서 논의되는 바와 같이, "메인 링크"(14)는 하향 통신을 제공하는 레인 또는 레인들을 지칭하고 상향 링크(116)는 상향 통신을 제공하는 레인 또는 레인들을 지칭한다. 레인들의 수에 관한 정확한 구성에 관계없이, 메인 링크(14)는 비디오 신호들을 전송하고 또한 하향 데이터를 송신할 책임이 있다. 링크 연결이 메인 링크(14) 및 상향 링크(116) 양자를 위해 수행된다는 것이 이해되어야 한다.
관리 통신 및 다른 저속 데이터 트래픽은 이전에 AUX 채널(16)에 의해 제공되는 기능에 의존했다. 본 실시예들에서, 더 이상 그것에 이전에 할당된 기능에 전용되지 않는 전통적인 AUX 채널(16) 라인을 이용하여, AUX 기능은 그 외 다르게 제공된다. 전용 양-방향 AUX 채널 및 라인 없이, AUX 기능은 메인 링크(14) 및 상향 링크(116)에 분배된다. 따라서, 전통적인 디스플레이포트 케이블류가 전용 물리적 AUX 채널 및 와이어(16)를 나타내는 한편, 본 발명의 개선된 디스플레이포트의 구성은 얽혀서 하향(14) 및 상향(116) 링크들을 만드는 가상 AUX 채널을 나타낸다.
레인들 및 데이터 속도들의 특징들은 PHY 층(15) 내 설정들에 의해 구현된다. 메인 링크 속도 및 상향 링크 속도는 전송기 및 수신기(즉 디스플레이 또는 허브 및 그래픽 소스 디바이스)의 성능들을 포함하여, 시스템에서의 케이블의 품질 및 잡음의, 다수의 인자들에 의해 결정된다.
개선된 디스플레이포트 동작은 케이블이 디스플레이포트 명세로 개발되는 한, 표준 디스플레이포트 케이블로 작업할 수 있다는 것이 인식되어야 한다. 저속 AUX 신호 쌍은 명세에 따라, 메인 링크 쌍들과 동일한 방식으로 설계되고 그러므로 수정 없이 고속 업스트림 레인을 운반할 수 있다. 개선된 케이블은 상향 트래픽의 제 2 레인을 지원하도록 요구된다(도 3). 개선된 디스플레이포트 케이블에서의 와이어의 변화는 두 개의 이전 정적 신호 와이어들(CONFIG 1, CONFIG 2)을 고속 와이어 쌍(고속 연선과 같은)이 되게 하는 것이다. 따라서, 전통적인 디스플레이포트에 관해, 개선된 케이블은 와이어들이 전통적인 디스플레이포트로서 작동하도록 요구되는 모든 곳에서 와이어들을 갖는다. 그러므로, 개선된 디스플레이포트를 위해 설계되는 와이어들은 또한 전통적인 디스플레이포트를 구현하도록 작업할 것이다.
유사하게, 구성요소들의 PHY 레이어들(15)은 케이블들 내 각각의 와이어에 인가되는 전압들 및 신호들을 스위칭하도록 설계된다. 이 스위칭은 어느 와이어들(레인들)이 상향을 위해 사용되는지 및 하향을 위해 사용되는지를 조절하는 것을 허용한다. 스위칭은 또한 개선된 디스플레이포트에 대해 적절한 신호들뿐만 아니라 전통적인 디스플레이포트에 대해 적절한 신호들의 적용을 제공한다.
그러므로, 개선된 디스플레이포트를 위해 요구되는 모든 구성요소들은 전통적인 디스플레이포트와 함께 역으로 호환가능하다. 개선된 디스플레이포트를 사용하는 능력을 갖는 시스템 구성요소에 대해, 시스템의 임의의 피스(전송기, 케이블, 수신기)가 개선된 디스플레이포트를 활용하는데 사용불가능하다면, 액티브 구성요소들(전송기, 수신기)은 이것을 감지하고 전통적인 디스플레이포트로서 작동할 수 있다. 전통적인 디스플레이포트의 감소된 기능이 채용되는 경우, 통지가 디스플레이 상의 OS 트레이 노티파이어(tray notifier)를 통해 또는 그 외 다르게 주어질 수 있다.
상기 설명된 바와 같이, AUX 채널(16)로서 이전에 전용되었던 케이블류 내 와이어는 더 이상 그것을 위해 전용되지 않는다. 따라서, 이전에 AUX 채널(16) 상에 송신된 전송들은(수신된 링크 연결 및 구성 데이터, 블록(420)) 수신된 디스플레이 데이터(블록(410)) 및/또는 수신된 비-디스플레이 데이터(블록(430))와 함께 AUX 패킷들을 결합(스케줄링)(블록(440))함으로써 하향(14) 및 상향(116) 채널들 상에서 송신된다. 그러므로, 가상화 AUX 채널이 제공된다. 결합된 데이터 신호는 그 후 전송된다(블록(450)).
개선된 디스플레이포트에서, AUX 정보는 세션 서술 프로토콜(SDP; Session Description Protocol) 패킷들로서 송신된다. 하향 패킷들은 하향 레인들(14)을 따라 이동하고 상향 패킷들은 상향 레인들(116)을 따라 이동한다. SDP 패킷들이 그 안에 에러 정정 코드를 갖고 각 64 데이터 바이트들까지 지원한다는 것이 인식되어야 한다. 따라서, SDP 패킷들은 AUX 또는 FAUX 프로토콜 중 어느 하나를 지원한다.
다른 실시예에서, AUX 데이터는 그 자체의 독립된 패킷에서 제공되는 것이 아니라, 멀티-스트림 수송 패킷(MTP; Multi-stream Transport Packet)의 헤더에 포함된다. MTP 전송은 링크 프레임들을 포함한다. 각각의 링크 프레임은 그 안에 65,536 MTP 심볼들을 위한 공간을 갖는다. 현재 디스플레이포트 명세에서, 65,536 심볼들 중 단지 39 심볼들이 활용된다. 따라서, 링크 프레임에 의해 제공되는 헤더 공간의 방대한 다수는 미사용된다. 현재 레인 속도들에서의 이 공간은 활용되는 레인들의 수 및 비트-속도에 따라 19.5 내지 260 Mbit/sec의 통신을 제공한다.
따라서, 전송 말단에서, AUX 데이터는 파싱되고 헤더 공간으로 삽입된다(블록(440)). 수신 말단에서, 헤더들이 판독되고, AUX 데이터가 추출되며(블록(520)), AUX 데이터가 재-조합된다. 그러므로, 개선된 디스플레이포트 프로토콜에서, AUX 데이터는 전통적인 디스플레이포트 프로토콜에서 이미 송신되었던 패킷들 내에 배치된다. AUX 데이터는 그렇게 함으로써 추가 대역폭을 필요로 하지 않고 하향 전송된다.
개선된 디스플레이포트는 하향 메인 채널(14) 상에서 전통적인 디스플레이포트 신호들을 송신한다. 공지된 멀티-스트림 전송 패킷들이 디스플레이 정보를 송신하기 위해 사용된다. 이들 패킷들은 비-디스플레이 데이터가 또한 채널(14) 상에서 송신되고 있는지 여부에 관계없이 사용된다. 디스플레이 데이터 및 비-디스플레이 데이터가 채널(14) 상에서 송신되는 시간 동안, 디스플레이 패킷들에 우선순위가 주어진다.
데이터 전송(비-디스플레이 데이터)은 PCIe Gen 2/3 또는 터널링(tunneling)된 단순한 프로토콜에서의 데이터로 수행된다. 개선된 디스플레이포트는 비-대칭적 데이터 흐름(레인들의 수들/속도 증가 및 저하가 상이한)을 전통적인 PCIe 구현들에 투명하게 추가한다. PCIe 트래픽은 하향 PCIe 디바이스들, USB 디바이스들, 이더넷 디바이스들 등을 지원하는데 사용된다.
터널링된 단순한 방법은 하향 디바이스로/로부터 버스를 거쳐 시스템 메모리로/로부터 직접 경로를 제공한다. 터널링된 단순한 방법은 PCIe 및 USB의 전송 프로토콜들의 일부로서 불가피한 오버헤드 없이 통신을 가능하게 한다. 데이터는 그 안에 프레임버퍼를 갖는 CPU/GPU/APU를 통해 송신된다. 이 구성은 데이터가 메인 시스템 메모리에 배치되도록 요구되거나 하향 디바이스에 송신되기 전 그래픽 유닛에 의해 수행되도록 수신되는 데이터에 의해 요청되는 임의의 코-프로세싱(co-processing)을 허용한다.
예로서, 카메라가 하향 부착될 때, 사용자에게 제시될 임의의 업로드된 이미지들은 사용자에게 제시 전 수행되는 이미지 프로세싱을 가질 수 있다. 카메라는 부착되고 연결을 통해 데이터를 스트림 처리한다. 데이터는 프레임버퍼로 스트림 처리된다. 프로세싱은 그 후 스트리밍 이미지 데이터에 적용될 수 있다(선명화, 색상 정정 등). 이미지 데이터의 전송은 그 후 프로세싱된 이미지를 메인 메모리에 배치함으로써 완료된다. 따라서, 이미지 프로세싱은 시스템으로의 데이터의 스트리밍의 통합된 피처로서 가능하다. 이 정렬은 이미지 프로세싱을 수행하기 위해 메인 메모리의 데이터를 재-판독하기 위한 요건을 보류한다. 이것은 보다 적은 버스 이용, 보다 적은 패킷 오버헤드 전송을 필요로 하고 보다 빠른 완료 시간을 야기한다.
통합 프로세싱은 구현하기 위한 프로그래머에 액세스가능한 미리-설정된 API 인터페이스에 의해 제어된다. 대안적으로, 프로그래머는 통합된 스트림 프로세싱의 이점을 취하기 위해 그 자체의 openCL(개방형 컴퓨팅 언어) 코드를 생성할 수 있다.
개선된 디스플레이포트가 PCIe Gen 2/3 및 터널링된 단순한 방법을 사용하는 것으로 논의되는 한편, 기존 및 아직 생성되지 않은 추가 프로토콜들 양자 모두가 예상된다.
가상화된 AUX 채널을 제공하는 것에 더하여, HPD(18)의 기능이 또한 가상화된다, HPD(118). 이것은 OR된 양자의 결과들과 함께, 전통적인 와이어드 HPD와 동시에 행해진다. HPD(118)는 자원들을 요청하고/하거나 상향 디바이스들에 하향 디바이스들에 나타나는 이벤트들 또는 상태들을 알리기 위해 인터럽트들을 상향 송신함으로써 작동한다. 전통적인 디스플레이포트 구현들에서, 하향 디바이스들은 디스플레이들 및 디스플레이 허브들(디스플레이포트 디바이스들)이다. 개선된 디스플레이포트에서, 임의의 추가적인 하향 디바이스들에 필요한 인터럽트들이 또한 수송되어야 한다. 따라서, 상향 채널(116)을 거쳐 이동하는 HPD 인터럽트 패킷이 공급된다. 그러므로, 가상화 HPD 연결이 제공된다. HPD 인터럽트 패킷은 인터럽트가 고속 연결을 통해 송신되는 것을 간단히 가능하게 함으로써 전통적인 디스플레이포트 HPD(18)에 의해 전달되는 것보다 빠르게 운영 시스템에 전달되는 것을 더 가능하게 한다.
HPD 인터럽트 패킷은 인터럽트 벡터 데이터를 포함한다. 따라서, 인터럽스 패킷을 수신 시, 운영 시스템은 인터럽트 이벤트를 트리거하고 또한 이미 적절한 인터럽트 처리기의 메모리 어드레스를 갖는다. 이 방식으로, 운영 시스템은 그러한 정보에 대해 인터럽트를 발생시킨 디바이스에 질의하도록 요구되지 않는다. 또한, 운영 시스템은 벡터 데이터를 결정하기 위한 룩업 테이블을 참고할 필요는 없다. 하향 디바이스 및/또는 테이블에 질의할 필요를 제거하는 것은 더 빠른 응답 시간을 생성한다. 그러므로, 고속 연결을 통한 이동에 더하여, 인터럽트로부터 초래되는 요구된 동작들에 대한 보다 많은 정보는 인터럽트에 대해 제공받는다. 더 빠른 응답 시간이 일반적으로 유익하지만, 증가된 속도는 디바이스와의 실-시간 상호작용이 발생하는 터치 스크린들과 같은 시간 민감한 하향 디바이스들에 특히 유용하다.
HPD 인터럽트 패킷(가상화 HPD(118))은 또한 개선된 디스플레이포트 모드에서 작동하는 시스템을 전통적인 디스플레이포트 모드로 강제하는데 사용된다. 가상화 HPD 인터럽트가 인터럽트의 비-표준 유형을 송신하면, 개선된 디스플레이포트 드라이버들은 전통적인 디스플레이포트 프로토콜이 채용되도록 지시할 수 있다. 유사하게, 상향 디바이스가 수신된 인터럽트의 원인을 판독하기를 시도하고 그러한 시도가 AUX 채널(가상화된)을 통해 수행되며 어떤 원인도 발견되지 않는다면 또는 원인이 판독될 수 없다면, 운영 시스템은 다시 전통적인 디스플레이 프로토콜이 채용되도록 지시하기 위한 옵션을 갖는다.
추가적인 개선된 디스플레이포트 패킷들은 가상 AUX 채널들을 거쳐 추가적인 기능을 제공하기 위해 정의될 수 있다. 일 실시예는 또한 하향으로 메시지들을 송신하기 위해 채용되는 특수화된 패킷일 수 있다. 예로서, 일 구현예는 "웨이크(wake)" 신호로 작동하기 위해 하향으로 송신되는 특수화된 패킷을 사용하는 것을 포함한다. 하향 디바이스는 PCIe 디바이스를 포함하여, 신호 및 특정한 인터펍트 벡터를 주시하도록 설정된다. 신호 및 인터럽트 벡터 감지 시, 디바이스는 웨이크업 모드로 진입한다. 하향 가상화 HPD 메시지들의 사용은 통신이 각각의 하향 디바이스에 대한 디스크리트 신호들(discreet signals)을 필요로 하지 않음으로써 절약되도록, 다수의 하향 디바이스들에 메시지의 브로드캐스팅을 지원하도록 더 예상된다.
하향 디바이스는 그에 따라 비-디스플레이포트 데이터(비-디스플레이포트 특수 패킷들)(블록(630)), 링크 구성/연결 데이터(블록(620)) 및 HPD 데이터(블록(610))를 수신 또는 생성한다. 이 데이터는 결합되고(블록(640)) 상향 전송된다(블록(650)).
따라서, 상향 디바이스에 대해, 일부 또는 모든 "다른" (비-디스플레이포트) 데이터(비-디스플레이포트 특수 패킷들을 포함하는), 링크 구성/유지(AUX) 데이터, HPD 인터럽트 데이터 및 다른 인터럽트 데이터를 포함하는 결합 신호가 수신된다(블록(500)). 상향 디바이스는 그 후 각각의 이들 피스들을 분리하고(블록(510, 520, 530 및 540)) 적절한 처리/프로세싱을 위해 피스들을 분배한다.
유사하게, 하향 디바이스는 하향 레인(14) 상에서 결합 신호(블록(700))를 수신하고 그 후 다른(비-디스플레이포트) 데이터(블록(710)), 링크 구성/연결 데이터(블록(720)) 및 컨텐츠(디스플레이포트 비디오/오디오) 데이터(블록(730))를 분리한다. 상기 개시 내용은 디스플레이포트 기술을 참조하여 제안하였으나, 개념들이 신호 연결이 존재하는 임의의 시스템(PCI와 같은)에 적용될 수 있다는 것이 인식되어야 한다.
상기 상세한 설명 및 그 안에 설명된 예들은 제한이 아닌 단지 예시 및 설명의 목적들을 위해 제시되었다. 예를 들어, 설명된 동작들은 임의의 적합한 방식으로 행하여질 수 있다. 방법은 설명된 동작 및 결과들을 더 제공하는 임의의 적합한 순서로 행하여질 수 있다. 그러므로 본 실시예들이 상기에서 개시되고 본원에 청구되는 기본 근본 원리들의 사상 및 범위에 포함되는 임의의 및 모든 수정들, 변형들 또는 등가물들을 포함한다는 것이 고려된다. 또한, 상기 설명은 프로세서 실행 코드의 형태로 하드웨어를 설명하지만, 상태 기계 또는 그것을 생성할 수 있는 전용 로직의 형태의 하드웨어가 또한 고려된다.
본원에 설명된 소프트웨어 동작들은 상태 기계들에 제한되지는 않으나 그것들을 포함하는 별개의 로직 고정 기능 회로들, 필드 프로그램가능 게이트 어레이들, 애플리케이션-특정 회로들 또는 다른 적합한 하드웨어와 같은 하드웨어로 구현될 수 있다. 하드웨어는 이에 제한되지는 않으나, RTL 및 VHDL 또는 임의의 다른 적합한 포맷과 같은 하드웨어 설명 언어들로 RAM, ROM 또는 다른 적합한 메모리와 같은 비-일시적 메모리에 저장되는 실행가능한 코드로 표현될 수 있다. 실행될 때 실행가능한 코드는 통합 제조 시스템이 본원에 설명되는 동작들로 IC를 제조하게 할 수 있다.
또한, 이들에 제한되지는 않으나, CDROM, RAM, ROM의 다른 형태들, 하드 드라이브들, 분산 메모리 등과 같은 컴퓨터-판독가능 매체 상에 저장된 실행가능한 지시들에 기초한 집적 회로들로 웨이퍼들을 생성하는 집적 회로 설계 시스템들/통합 제조 시스템들(예컨대, 해당 기술분야에 공지된 바와 같이, 하나 이상의 프로세서들, 하나 이상의 버스들 또는 다른 적합한 상호연결을 통해 통신하는 연관 메모리 및 다른 공지된 주변장치들을 포함하는 워크 스테이션들)이 공지된다. 지시들은 이들에 제한되지는 않으나, 하드웨어 설명 언어(HDL; hardware descriptor language), 베릴로그(Verilog) 또는 다른 적합한 언어와 같은 임의의 적합한 언어에 의해 표현될 수 있다. 이와 같이, 본원에 설명된 로직, 소프트웨어 및 회로들은 또한 그 안에 저장된 지시들을 갖는 컴퓨터-판독가능 매체를 사용하는 그러한 시스템들에 의해 집적 회로들로 생성될 수 있다. 예를 들어, 앞서 설명된 소프트웨어, 로직 및 구조를 갖는 집적 회로는 그러한 집적 회로 제조 시스템들을 사용하여 생성될 수 있다. 그러한 시스템에서, 컴퓨터 판독가능 매체는 하나 이상의 집적 회로 설계 시스템들이 집적 회로를 생성하게 하는 하나 이상의 집적 회로 설계 시스템들에 의해 실행가능한 지시들을 저장한다.

Claims (50)

  1. 데이터 레인들을 갖는 데이터 링크를 작동하는 방법으로서:
    비디오 소스 디바이스 및 비디오 싱크 디바이스 간 동작을 위한 데이터 인터페이스의 하나 이상의 데이터 레인들 상에서 제 1 데이터를 제공하는 단계로서, 상기 제 1 데이터는 비디오 스트림 데이터, 오디오 스트림 데이터, 소스-싱크 인터페이스 구성 데이터 및 싱크 관련 인터럽트 데이터 중 하나 이상을 포함하는, 상기 제 1 데이터를 제공하는 단계; 및
    상기 데이터 인터페이스의 상기 데이터 레인들 중 하나 이상의 비방향성 데이터 레인들 상에서 제 2 데이터를 수신하는 단계로서, 상기 제 2 데이터는 비디오 스트림 데이터, 오디오 스트림 데이터, 소스-싱크 인터페이스 구성 데이터, 및 싱크 관련 인터럽트 데이터 외의 데이터인, 상기 제 2 데이터를 수신하는 단계를 포함하는 방법.
  2. 청구항 1에 있어서,
    상기 제 2 데이터는 제 1 케이블을 통해 수신되고 상기 제 1 데이터는 상기 제 1 케이블에 공급되는, 방법.
  3. 청구항 1에 있어서,
    상기 제 2 데이터는 제 1 비방향성 인입 데이터 레인을 통해 수신되는, 방법.
  4. 청구항 1에 있어서,
    데이터 연결부의 하나 이상의 데이터 레인들 상에서 제 2 데이터를 공급하는 단계를 더 포함하는, 방법.
  5. 청구항 4에 있어서,
    제 1 데이터 및 제 2 데이터는 공통 데이터 레인 상에서 공급되는, 방법.
  6. 청구항 1에 있어서,
    제 1 데이터 및 제 2 데이터는 공통 데이터 레인 상에서 수신되는, 방법.
  7. 청구항 1에 있어서,
    각각의 상기 데이터 레인들은 공통 케이블과 전기 통신하는, 방법.
  8. 청구항 1에 있어서,
    데이터 연결부의 데이터 레인으로부터 인터럽트 요청 신호를 수신하는 단계를 더 포함하는, 방법.
  9. 청구항 1에 있어서,
    상기 제 2 데이터는 메인 메모리에 송신되기 전에 그래픽 메모리에 전송되는, 방법.
  10. 청구항 9에 있어서,
    비디오 프로세싱이 상기 그래픽 메모리에서의 상기 데이터 상에서 수행되는, 방법.
  11. 청구항 1에 있어서,
    상기 제 2 데이터는 그 안에 인터럽트 데이터를 갖는 패킷들을 포함하는, 방법.
  12. 청구항 11에 있어서,
    상기 인터럽트 데이터는 인터럽트 벡터 데이터를 포함하는, 방법.
  13. 청구항 1에 있어서,
    데이터 연결부의 두 개의 데이터 레인들 상에서 제 2 데이터를 수신하는 단계를 더 포함하는, 방법.
  14. 청구항 1에 있어서,
    제 1 데이터를 공급하는 상기 하나 이상의 데이터 라인들 상에서 제 2 데이터를 공급하는 단계를 더 포함하는, 방법.
  15. 청구항 1에 있어서,
    상기 데이터 링크는 디스플레이포트 명세를 따르는, 방법.
  16. 데이터 인터페이스로서:
    제 1 신호를 공급하도록 작동가능한 제 1 노드로서, 상기 제 1 신호는 비디오 스트림 데이터, 오디오 스트림 데이터, 소스-싱크 인터페이스 구성 데이터 및 싱크 관련 인터럽트 데이터 중 적어도 하나를 포함하고, 상기 제 1 노드는 제 1 케이블의 제 1 와이어와 인터페이스하도록 작동가능한, 상기 제 1 노드; 및
    제 2 신호를 수신하도록 작동가능한 제 2 노드로서, 상기 제 2 신호는 비디오 스트림 데이터, 오디오 스트림 데이터, 소스-싱크 인터페이스 구성 데이터 및 싱크 관련 인터럽트 데이터 외의 데이터를 포함하고, 상기 제 2 노드는 제 1 비방향성 인입 데이터 레인으로부터 상기 제 2 신호를 수신하기 위해 상기 제 1 케이블의 제 2 와이어와 인터페이스하도록 작동가능한, 상기 제 2 노드를 포함하는 데이터 인터페이스.
  17. 청구항 16에 있어서,
    상기 데이터 인터페이스는 상기 제 1 노드에 제 2 데이터를 공급하도록 더 작동가능한, 데이터 인터페이스.
  18. 청구항 17에 있어서,
    제 1 데이터 및 제 2 데이터는 상기 제 1 노드에 공급되는, 데이터 인터페이스.
  19. 청구항 18에 있어서,
    상기 제 1 데이터 및 제 2 데이터는 함께 다중화되는, 데이터 인터페이스.
  20. 청구항 16에 있어서,
    상기 제 2 노드는 제 1 데이터 및 제 2 데이터를 수신하도록 작동가능한, 데이터 인터페이스.
  21. 청구항 16에 있어서,
    싱크 인터럽트 통신을 수신하도록 작동가능한 제 3 노드를 더 포함하는, 데이터 인터페이스.
  22. 청구항 16에 있어서,
    상기 제 2 데이터가 메인 메모리에 송신되기 전에 전송되는 그래픽 메모리를 더 포함하는, 데이터 인터페이스.
  23. 청구항 22에 있어서,
    상기 그래픽 메모리는 상기 데이터 상에서 비디오 프로세싱을 수행하도록 작동가능한, 데이터 인터페이스.
  24. 청구항 16에 있어서,
    상기 제 2 데이터 내 패킷들로부터 인터럽트 데이터를 추출하도록 작동가능한 패킷 처리기를 더 포함하는, 데이터 인터페이스.
  25. 청구항 24에 있어서,
    상기 인터럽트 데이터는 인터럽트 벡터 데이터를 포함하는, 데이터 인터페이스.
  26. 청구항 16에 있어서,
    상기 제 1 케이블의 제 3 와이어로부터 제 2 데이터를 수신하도록 작동가능한 제 3 노드를 더 포함하는, 데이터 인터페이스.
  27. 청구항 16에 있어서,
    상기 제 1 신호는 디스플레이포트 명세를 따르는, 데이터 인터페이스.
  28. 비-일시적 지시들을 포함하는 컴퓨터 판독가능 매체로서, 적어도 하나의 프로세서에 의해 해석될 때, 상기 적어도 하나의 프로세서가:
    데이터 연결부의 하나 이상의 데이터 레인들 상에서 제 1 데이터를 공급하는 동작으로서, 상기 제 1 데이터는 비디오 스트림 데이터, 오디오 스트림 데이터, 소스-싱크 인터페이스 구성 데이터 및 싱크 관련 인터럽트 데이터 중 적어도 하나를 포함하는, 상기 제 1 데이터를 공급하는 동작; 및
    상기 데이터 인터페이스의 상기 데이터 레인들의 하나 이상의 비방향성 데이터 레인들 상에서 제 2 데이터를 수신하는 동작으로서, 상기 제 2 데이터는 비디오 스트림 데이터, 오디오 스트림 데이터, 소스-싱크 인터페이스 구성 데이터 및 싱크 관련 인터럽트 데이터 외의 데이터를 포함하는, 상기 제 2 데이터를 수신하는 동작을 수행하게 하는 컴퓨터 판독가능 매체.
  29. 청구항 28에 있어서,
    상기 제 1 데이터는 디스플레이포트 명세를 따르도록 공급되는, 비-일시적 컴퓨터 판독가능 매체.
  30. 링크 연결을 요청하는 데이터 링크를 작동하는 방법으로서:
    링크 유지 데이터를 컨텐츠 데이터와 결합하는 단계; 및
    결합된 상기 데이터를 제 1 데이터 레인 상에 결합된 상기 데이터를 전송하도록 작동가능한 포트에 제공하는 단계를 포함하는 방법.
  31. 청구항 30에 있어서,
    상기 컨텐츠 데이터는 디스플레이포트 프로토콜을 따르는 비디오 데이터이고 상기 링크 유지 데이터는 디스플레이포트 AUX 데이터인, 방법.
  32. 청구항 30에 있어서,
    상기 컨텐츠 데이터는 상기 제 1 데이터 레인에 공급되기 전에 상기 링크 유지 데이터와 다중화되는, 방법.
  33. 청구항 30에 있어서,
    결합하는 단계는 상기 링크 유지 데이터를 상기 컨텐츠 데이터의 패킷들에 삽입하는 단계를 포함하는, 방법.
  34. 청구항 30에 있어서,
    결합된 상기 데이터를 제공하는 단계는 상기 데이터 레인에 패킷들을 제공하는 단계를 포함하는 상기 제 1 데이터 레인 상에서 컨텐츠 데이터를 제공하는 단계를 포함하고, 상기 패킷들은 페이로드 크기를 정의하는, 방법.
  35. 청구항 34에 있어서,
    결합된 상기 데이터를 제공하는 단계는 상기 페이로드 크기를 증가시키기 위해 링크 유지 데이터를 제공하는 단계 및 링크 유지 데이터 실패들을 제공하는 단계를 포함하는, 방법.
  36. 청구항 34에 있어서,
    결합된 상기 데이터를 제공하는 단계는 추가적인 패킷들을 생성하기 위해 링크 유지 데이터를 제공하는 단계 및 링크 유지 데이터 실패들을 제공하는 단계를 포함하는, 방법.
  37. 청구항 30에 있어서,
    데이터 연결부의 제 2 데이터 레인 상에서 비디오 스트림 데이터, 소스-싱크 인터페이스 구성 데이터 및 싱크 관련 인터럽트 데이터 외의 데이터를 수신하는 단계; 및
    상기 데이터 연결부의 상기 제 2 데이터 레인 상에서 소스-싱크 인터페이스 구성 데이터를 수신하는 단계를 포함하는, 방법.
  38. 청구항 30에 있어서,
    데이터 연결부의 제 2 데이터 레인 상에서 싱크 인터럽트 데이터를 수신하는 단계를 포함하는, 방법.
  39. 소스-싱크 데이터 링크를 작동하는 방법으로서:
    제 1 비방향성 데이터 레인 상에서 소스-싱크 링크 구성 데이터를 수신하는 단계를 포함하는 방법.
  40. 청구항 39에 있어서,
    제 2 비방향성 데이터 레인 상에서 소스-싱크 링크 구성 데이터를 전송하는 단계를 더 포함하는, 방법.
  41. 데이터 레인들을 갖는 데이터 링크로서:
    비디오 컨텐츠 데이터 및 데이터 링크 구성 데이터를 공급하도록 작동가능한 제 1 레인을 포함하는 데이터 링크.
  42. 청구항 41에 있어서,
    상기 비디오 컨텐츠 데이터는 상기 제 1 데이터 레인에 공급되기 전에 상기 데이터 링크 구성 데이터와 다중화되는, 데이터 링크.
  43. 청구항 41에 있어서,
    상기 데이터 링크 구성 데이터는 상기 비디오 컨텐츠 데이터의 패킷들에 삽입되는, 데이터 링크.
  44. 청구항 41에 있어서,
    상기 제 1 레인 상에서의 비디오 컨텐츠 데이터는 페이로드 크기를 정의하는 패킷들을 포함하고; 상기 데이터 링크 구성 데이터는 그러한 조합이 상기 페이로드 사이즈를 증가하는데 실패하도록 상기 비디오 컨텐츠 데이터와 결합되는, 데이터 링크.
  45. 청구항 41에 있어서,
    비디오 스트림 데이터, 소스-싱크 인터페이스 구성 데이터, 및 싱크 관련 인터럽트 데이터 외의 데이터를 수신하고 또한 소스-싱크 링크 구성 데이터를 수신하도록 작동가능한 제 2 레인을 더 포함하는, 데이터 링크.
  46. 청구항 41에 있어서,
    싱크 생성 인터럽트 데이터를 수신하도록 작동가능한 제 2 레인을 더 포함하는, 데이터 링크.
  47. 청구항 41에 있어서,
    상기 제 1 레인은 비디오 출력을 갖는 디바이스의 부분인, 데이터 링크.
  48. 청구항 41에 있어서,
    상기 비디오 컨텐츠 데이터 및 데이터 링크 구성 데이터는 디스플레이포트 명세를 따르는, 데이터 링크.
  49. 그 위에 비-일시적 지시들을 포함하는 컴퓨터 판독가능한 매체로서, 적어도 하나의 프로세서에 의해 해석될 때, 상기 적어도 하나의 프로세서가:
    데이터 연결부의 제 1 데이터 레인 상에서 비디오 컨텐츠 데이터 및 소스-싱크 링크 구성 데이터를 공급하는 동작을 수행하게 하는 컴퓨터 판독가능한 매체.
  50. 청구항 49에 있어서,
    상기 비디오 컨텐츠 데이터 및 소스-싱크 링크 구성 데이터는 디스플레이포트 명세를 따르는, 컴퓨터 판독가능한 매체.
KR1020157013055A 2012-10-22 2013-10-21 비디오 데이터와 함께 고속 데이터 전송을 제공하기 위한 방법 및 디바이스 KR102146867B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/656,796 US9015357B2 (en) 2012-10-22 2012-10-22 Method and device for providing high speed data transmission with video data
US13/656,796 2012-10-22
PCT/CA2013/050795 WO2014063245A1 (en) 2012-10-22 2013-10-21 Method and device for providing high speed data transmission with video data

Publications (2)

Publication Number Publication Date
KR20150079707A true KR20150079707A (ko) 2015-07-08
KR102146867B1 KR102146867B1 (ko) 2020-08-21

Family

ID=50486387

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157013055A KR102146867B1 (ko) 2012-10-22 2013-10-21 비디오 데이터와 함께 고속 데이터 전송을 제공하기 위한 방법 및 디바이스

Country Status (6)

Country Link
US (1) US9015357B2 (ko)
EP (1) EP2910025A4 (ko)
JP (1) JP2015536597A (ko)
KR (1) KR102146867B1 (ko)
CN (1) CN104737543B (ko)
WO (1) WO2014063245A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017034060A1 (ko) * 2015-08-27 2017-03-02 전자부품연구원 실시간 초고해상도 영상 획득 및 프리뷰 제공이 가능한 영상 처리 시스템 및 방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014111457B4 (de) * 2013-08-22 2018-03-15 Intel Corporation Topologie und bandbreiten-management für i/0 und eingehende av
US9984652B2 (en) 2013-08-22 2018-05-29 Intel Corporation Topology and bandwidth management for IO and inbound AV
US9484960B1 (en) * 2015-01-21 2016-11-01 Inphi Corporation Reconfigurable FEC
WO2016209482A1 (en) * 2015-06-24 2016-12-29 Intel Corporation Techniques to independently control display segments of a display panel
FR3038407B1 (fr) * 2015-07-02 2017-07-21 Peugeot Citroen Automobiles Sa Organe maitre a moyens d’analyse de defaut de la couche physique d’un reseau video bidirectionnel
US10078997B2 (en) * 2016-11-14 2018-09-18 Icron Technologies Corporation Devices and methods for bridging video information over an extension medium
US10051205B1 (en) 2017-08-31 2018-08-14 Icron Technologies Corporation Devices, systems, and methods for instant video switching in an extension environment
CN108848407A (zh) * 2018-05-29 2018-11-20 深圳市众鼎科技有限公司 一种拼接屏的连接方法
US11005907B2 (en) * 2018-12-19 2021-05-11 Intel Corporation Single stream format for multiple display modes
US10804904B1 (en) 2019-10-10 2020-10-13 Samsung Electronics Co., Ltd. Apparatus and method for detecting synchronization loss in multi-lane transmitter
US20220180838A1 (en) * 2020-12-03 2022-06-09 Novatek Microelectronics Corp. Signal Processing Circuit and Link Initialization Method Thereof
WO2022198357A1 (zh) * 2021-03-22 2022-09-29 华为技术有限公司 数据处理方法及传输设备、数据处理系统
KR20220135504A (ko) * 2021-03-30 2022-10-07 삼성전자주식회사 데이터 처리 시스템 및 데이터 처리 장치의 동작 방법
US11995025B2 (en) 2021-12-22 2024-05-28 Everpro Technologies Company Ltd Active cable supporting high-speed signal link training
CN113965713B (zh) * 2021-12-22 2022-04-12 长芯盛（武汉）科技有限公司 一种支持高速信号链路训练的hdmi有源线缆
CN116737095A (zh) * 2022-03-04 2023-09-12 瑞昱半导体股份有限公司 分析方法及非暂态电脑可读媒体

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120005394A1 (en) * 2007-01-12 2012-01-05 Joseph Edgar Goodart System and Method for Providing PCIE over Displayport

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8204076B2 (en) * 2003-05-01 2012-06-19 Genesis Microchip Inc. Compact packet based multimedia interface
US7222290B2 (en) * 2003-11-18 2007-05-22 Agere Systems Inc. Method and apparatus for receiver detection on a PCI-Express bus
JP2006133895A (ja) * 2004-11-02 2006-05-25 Internatl Business Mach Corp <Ibm> 情報処理装置、制御方法、及びプログラム
US7539809B2 (en) * 2005-08-19 2009-05-26 Dell Products L.P. System and method for dynamic adjustment of an information handling systems graphics bus
US7844762B2 (en) * 2006-02-24 2010-11-30 Silicon Image, Inc. Parallel interface bus to communicate video data encoded for serial data links
US7937501B2 (en) * 2007-02-26 2011-05-03 Dell Products L.P. Displayport CE system control functionality
JP5200646B2 (ja) * 2007-05-01 2013-06-05 株式会社リコー 割込制御装置および画像処理装置
US7869431B2 (en) 2007-05-10 2011-01-11 Dell Products L.P. System and method for communication of uncompressed visual information through a network
US8391354B2 (en) 2007-05-14 2013-03-05 Broadcom Corporation Method and system for transforming uncompressed video traffic to network-aware ethernet traffic with A/V bridging capabilities and A/V bridging extensions
US8315272B2 (en) 2008-09-02 2012-11-20 Mobius Semiconductor, Inc. Systems and methods for digital interface translation
JP5272704B2 (ja) * 2008-12-17 2013-08-28 富士ゼロックス株式会社 情報伝送システム、情報送信装置及び情報受信装置
US8532098B2 (en) * 2009-11-30 2013-09-10 Nvidia Corporation System and method for virtual channel communication
US8549197B2 (en) 2010-03-30 2013-10-01 Icron Technologies Corporation Method and system for communicating displayport information
US8674225B2 (en) * 2010-07-13 2014-03-18 John Martin Horan Economical boosted high speed data cable
US8502073B2 (en) * 2010-07-13 2013-08-06 John Martin Horan Low impedance boosted high speed data cable
JP5577932B2 (ja) * 2010-08-09 2014-08-27 ソニー株式会社 送信回路および通信システム
JP5743186B2 (ja) * 2011-01-25 2015-07-01 Ｎｅｃプラットフォームズ株式会社 シリアルインタフェース回路及びシリアル通信システム
CN102223512B (zh) * 2011-06-22 2013-04-03 博康智能网络科技股份有限公司 一种支持多格式音视频信号与串口数据转换的系统及方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120005394A1 (en) * 2007-01-12 2012-01-05 Joseph Edgar Goodart System and Method for Providing PCIE over Displayport

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017034060A1 (ko) * 2015-08-27 2017-03-02 전자부품연구원 실시간 초고해상도 영상 획득 및 프리뷰 제공이 가능한 영상 처리 시스템 및 방법

Also Published As

Publication number Publication date
US9015357B2 (en) 2015-04-21
WO2014063245A1 (en) 2014-05-01
CN104737543B (zh) 2019-03-05
JP2015536597A (ja) 2015-12-21
US20140115192A1 (en) 2014-04-24
CN104737543A (zh) 2015-06-24
KR102146867B1 (ko) 2020-08-21
EP2910025A1 (en) 2015-08-26
EP2910025A4 (en) 2016-05-04

Similar Documents

Publication Publication Date Title
KR102146867B1 (ko) 비디오 데이터와 함께 고속 데이터 전송을 제공하기 위한 방법 및 디바이스
US10884965B2 (en) PCI express tunneling over a multi-protocol I/O interconnect
US10185621B2 (en) Method and apparatus for providing a display stream embedded with non-display data
US9479279B2 (en) Multiple protocol tunneling using time division operations
JP5797267B2 (ja) データストリームの部分暗号化のためのメカニズム
US8397272B2 (en) Multi-stream digital display interface
US20190332558A1 (en) Low-power states in a multi-protocol tunneling environment
TW201217974A (en) Monitor chaining and docking mechanism
US9252970B2 (en) Multi-protocol I/O interconnect architecture
US9549015B2 (en) Communication of multimedia data streams over multiple communication lanes
US11995022B2 (en) Transmitting displayport 2.0 information using USB4
US10999533B2 (en) Devices, systems, and methods for instant video switching in an extension environment
US20230362330A1 (en) Transmission Method, Apparatus, and System
US11115623B2 (en) Systems and methods for asymmetric image splitter with line mark memory
JP2016127433A (ja) 通信装置及び通信方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right