KR100356576B1 - 프로그래머블 온 칩 터미네이션 동작을 갖는 프로그래머블데이터 출력회로 및 그 제어방법 - Google Patents

프로그래머블 온 칩 터미네이션 동작을 갖는 프로그래머블데이터 출력회로 및 그 제어방법 Download PDF

Info

Publication number
KR100356576B1
KR100356576B1 KR1020000054161A KR20000054161A KR100356576B1 KR 100356576 B1 KR100356576 B1 KR 100356576B1 KR 1020000054161 A KR1020000054161 A KR 1020000054161A KR 20000054161 A KR20000054161 A KR 20000054161A KR 100356576 B1 KR100356576 B1 KR 100356576B1
Authority
KR
South Korea
Prior art keywords
impedance
data
output
input
semiconductor device
Prior art date
Application number
KR1020000054161A
Other languages
English (en)
Other versions
KR20020021450A (ko
Inventor
김남석
조욱래
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020000054161A priority Critical patent/KR100356576B1/ko
Priority to US09/933,102 priority patent/US6642740B2/en
Publication of KR20020021450A publication Critical patent/KR20020021450A/ko
Application granted granted Critical
Publication of KR100356576B1 publication Critical patent/KR100356576B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G11C7/1012—Data reordering during input/output, e.g. crossbars, layers of multiplexers, shifting or rotating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)

Abstract

데이터의 송신이나 수신시 전송라인의 특성 임피던스(Z0)가 수시로 변화되는 경우에 임피던스 매칭을 제대로 수행하기 어려운 문제를 해결하기 위하여 원하는 값만큼의 송수신 임피던스를 프로그래머블하게 세팅할 수 있는 반도체 장치가 개시되어 있다. 그러한 반도체 장치는, 입출력 패드에 병렬로 배치되며 대응되는 제어신호에 응답하는 복수의 임피던스 소자들을 갖는 입력 터미네이션 회로 겸용의 복수의 출력드라이버와; 양방향 데이터 통신시에 상기 패드에 연결된 전송라인의 특성임피던스 변화에 따라 프로그래머블하게 세팅되는 디지털 코딩신호를 상기 제어신호로서 출력함에 의해, 상기 각 출력드라이버내의 임피던스 소자들이 선택적으로 제어되도록 하여 임피던스 매칭을 적응적으로 행하는 제어부를 구비한다.

Description

프로그래머블 온 칩 터미네이션 동작을 갖는 프로그래머블 데이터 출력회로 및 그 제어방법{programmable data output circuit with programmable on chip termination operation and method therefore}
본 발명은 반도체 장치에 관한 것으로, 특히 양방향(bi-directional)통신에 유용한 프로그래머블 온 칩 터미네이션 동작을 갖는 프로그래머블 데이터 출력회로 및 그 제어방법에 관한 것이다.
예컨대 100Mbps이상의 고속 데이터 전송에 있어서, 전송신호의 주파수가 높아질수록 출력단과 입력단에 존재하는 캐패시턴스 값들이 전송의 장애요인으로 더 크게 작용한다. 예컨대, 출력단의 캐패시턴스가 큰 경우에 출력드라이버에서는 스루 레이트(slew rate)가 낮게 되어 신호의 고속전송에 어려움이 있게 된다. 더욱이, 캐패시턴스 값이 지나치게 클 경우에는 디지털 전송신호가 풀 스윙을 하지 못하여 수신측의 수신신호에는 왜곡이 일어나게 된다. 이에 대한 해결방안으로는 가능한 한 캐패시턴스 값을 줄이는 방법이 가장 효과적이다. 하지만, 집적회로 칩내의 트랜스미터나 리시버도 모두 외부와 직접적으로 연결되는 회로소자이므로 큰 구동능력을 가져야 하고 ESD(Electro Static Discharge)보호를 고려하면 무제한적으로 캐패시턴스 값을 줄이는 것은 어렵게 된다.
한편, 집적회로들의 명령들과 데이터가 그들 간에 서로 통신될 수 있도록 집적회로들은 상호연결 되어있다. 집적회로들간의 신호패스들은 전송라인들로 불려지며, 상기 전송라인들에 연결되어 집적회로들 내에서 통신을 행하는 회로들은 흔히 I/O회로로서 언급된다. 고속의 전송을 위한 전송라인은 신호품질을 이유로, 전송라인의 특성임피던스와 동일 저항값을 가지는 저항 부하(load)에 의해종단(terminate)되어질 필요가 있다. 즉, 수신기측에서의 링잉(ringing), 오버슈트 및 언더슈트를 유발하는 신호 반사(reflections)을 최소화 하기 위하여 전송라인을 구동시 출력 드라이버의 출력임피던스를 전송라인의 특성임피던스에 가능한한 밀접하게 매칭시키는 것이 바람직하다.
온 칩(on chip) 터미네이션을 위하여 상기 저항부하를 저항으로 구현할 경우, 상기 저항은 파워를 소산(dissipation)시켜 회로내에서 바람직하지 않은 열을 발생시키는 단점이 있다. 또한, 데이터를 수신하지 않는 상태에서도 계속 전력소모를 하는 단점이 있다. 더욱이, 상기 저항은 칩의 내부에 위치하기 때문에 전송라인의 특성 임피던스가 다른 환경에 놓일 경우 적응적으로 터미네이션을 해주지 못하게 된다.
적응적인 온 칩 터미네이션을 행하여 칩 파워소산을 줄이기 위해, 전송라인을 통하여 데이터신호를 송신시와 수신시에 각기 다른 특성 임피던스를 제공하는 콘트롤러블 임피던스 배열(arrangement)을 집적회로의 적응적 입출력포트내에 구비하는 종래기술이, 가바라에게 특허허여된 미국특허번호 5,731,711호의 제목 "INTEGRATED CIRCUIT CHIP WITH ADAPTIVE INPUT-OUTPUT PORT"하에 개시되어 있다.
상기 특허에 개시된 것으로서, 도 1을 참조하면, 집적회로(101,151)내에 각기 위치된 적응 입출력 포트(100,150)가 도시된다. 상기 적응 입출력 포트(100,150)는 입력버퍼(105)와 콘트롤러블 임피던스 배열(110)을 포함하며, 상기 콘트롤러블 임피던스 배열(110)은 패드(11)를 통하여 전송라인(115)에 연결된 인터페이스(103)에 연결된다. 여기서, 상기 콘트롤러블 임피던스 배열(110)은 스위치블(switchable) 임피던스 소자들(120,125,130)을 가진다. 각각의 스위치블 임피던스 소자들(120,125,130)은 전원공급전압과 인터페이스(103)사이에 각각의 임피던스 값을 제공하거나, 전원공급전압과 인터페이스(103)사이에 오픈 회로를 제공하기 위하여 스위치될 수 있다. 상기 임피던스 소자(120)를 액티베이팅하고 임피던스 소자들(125,130)을 디액티베이팅하는 것에 의해, 입출력 포트(100)또는 입출력 포트(150)는 상대 포트에서 제공되는 통신신호를 수신하기 위한 입력구성으로 구성될 수 있다. 게다가, 상기 임피던스 소자(125)를 액티베이팅하고 임피던스 소자들(120,130)을 디액티베이팅하는 것에 의해, 입출력 포트(100)또는 입출력 포트(150)는 제1신호레벨로 통신신호를 송신하기 위한 출력드라이버의 구성으로 될 수 있다. 유사하게, 상기 임피던스 소자(130)를 액티베이팅하고 임피던스 소자들(120,125)을 디액티베이팅하는 것에 의해, 입출력 포트(100)또는 입출력 포트(150)는 제2신호레벨로 통신신호를 송신하기 위한 출력드라이버의 구성으로 될 수 있다.
그렇지만, 상기 특허에 개시된 기술은 적응적인 온 터미네이션을 행하기 위해 송신과 수신시에 서로 다른 임피던스를 제공하지만, 하나의 케이스에 대하여 제공되는 임피던스가 하나로 고정되어 버리므로, 변화되는 전송라인 특성임피던스에 재빠르게 대처하기 어려운 문제가 있다. 즉, 데이터 신호의 수신시에 온 칩 터미네이션을 위해 항상 상기 임피던스 소자(120)는 액티베이팅되고 항상 임피던스 소자들(125,130)은 디액티베이팅되는 것에 의해, 터미네이션 임피던스는 하나의 값으로 고정되는 것이다. 그리고, 출력 드라이버도 소오스 터미네이션의 수행시 하나의 경우에 하나의 값으로 고정된다.
따라서, 데이터의 송신이나 수신시 전송라인(115)의 특성 임피던스(Z0)가 수시로 변화되는 경우에 임피던스 매칭을 제대로 수행하기 어려워진다. 그러므로, 원하는 값만큼 프로그래머블하게 세팅될 수 있는 집적회로의 콘트롤러블 임피던스 회로가 강력히 요구되는 실정이다.
따라서, 본 발명의 목적은 상기한 문제들을 해소할 수 있는 반도체 집적회로를 제공함에 있다.
본 발명의 다른 목적은 고속 동작을 수행하는 반도체 장치에 적합한 프로그래머블 온 칩 터미네이션 동작을 갖는 프로그래머블 데이터 출력회로 및 그 제어방법을 제공함에 있다.
본 발명의 또 다른 목적은 양방향 통신에서 온 칩 터미네이션을 온/오프 상태로 제어하는 것을 가능케 하고, 데이터의 수신시에 전송라인 특성임피던스에 대응하여 원하는 값만큼 종단 임피던스를 프로그래머블하게 세팅할 수 있는 데이터 입출력장치 및 그 제어방법을 제공함에 있다.
본 발명의 또 다른 목적은 양방향 통신에서 데이터의 송신시 프로그래머블 소오스 터미네이션을 수행할 수 있는 출력드라이버를 가지는 데이터 입출력장치 및 그 제어방법을 제공함에 있다.
본 발명의 또 다른 목적은 양방향 전송방식에서 전송단의 전체 캐패시턴스를증가시킴이 없이 출력 드라이버가 입력 터미네이션 회로 역할을 수행토록 함은 물론, 전송라인의 특성임피던스의 변화에 적응적으로 임피던스 매칭이 되게 할 수 있는 프로그래머블 임피던스 콘트롤 장치 및 그에 따른 제어방법을 제공함에 있다.
상기한 목적들 및 타의 목적을 달성하기 위한 본 발명의 일 아스팩트에 따라, 반도체 장치는, 입출력 패드에 병렬로 배치되며 대응되는 제어신호에 응답하는 복수의 임피던스 소자들을 갖는 입력 터미네이션 회로 겸용의 복수의 출력드라이버와; 양방향 데이터 통신시에 상기 패드에 연결된 전송라인의 특성임피던스 변화에 따라 프로그래머블하게 세팅되는 디지털 코딩신호를 상기 제어신호로서 출력함에 의해, 상기 각 출력드라이버내의 임피던스 소자들이 선택적으로 제어되도록 하여 임피던스 매칭을 적응적으로 행하는 제어부를 구비한다.
본 발명의 다른 아스팩트에 따라, 데이터를 양방향으로 통신하기 위한 전송선로에 패드를 통하여 연결되며 상기 패드에 병렬로 연결된 복수의 임피던스 소자를 구비한 데이터 출력회로를 가지는 반도체 장치에서의 상기 데이터 출력회로를 동작시키는 방법은, 상기 반도체 장치가 데이터를 출력하는 모드에 있을 때에는 상기 데이터 출력회로가 상기 전송선로의 특성임피던스와 송신 임피던스를 매칭한 상태로 출력 드라이빙 동작을 적응적으로 행하도록 가변 프로그램 코드신호들을 상기 임피던스 소자들로 제공하는 단계와; 상기 반도체 장치가 데이터를 수신하는 모드에 있을 때에는 외부에서 상기 입출력 패드를 통해 입력되는 데이터가 종단 임피던스가 적응적으로 이루어진 상태에서 상기 데이터 출력회로에 연결된 입력버퍼로 인가되도록 하기 위해 가변 프로그램 코드신호를 입력 터미네이션 회로로서 기능하는상기 데이터 출력회로내의 상기 임피던스 소자들로 제공하는 단계를 가짐을 특징으로 한다.
상기한 본 발명에 따르면, 양방향 통신시스템에서 입력 터미네이션 회로 겸용의 복수의 출력드라이버를 전송라인의 특성임피던스 변화에 따라 적응적으로 세팅하여 데이터의 송신이나 수신시 임피던스 매칭을 정확하게 할 수 있게 된다. 또한, 데이터 출력회로를 이용하여 캐패시턴스의 큰 증가없이 입력시의 온 칩 터미네이션 동작을 프로그래머블하게 행할 수 있다.
도 1은 종래기술에 따라 양방향 통신용 적응 입출력 포트를 가지는 집적회로를 도시한 도면
도 2는 본 발명의 실시예에 따라 입력 터미네이션 회로를 겸하는 데이터 출력회로(300)내에서의 출력드라이버들을 구성하는 임피던스 소자들의 배치를 보인 도면
도 3은 상기 도 2의 데이터 출력회로(300)를 프로그래머블하게 제어하는 프로그래머블 임피던스 콘트롤 장치를 보인 블록도
도 4는 도 3중 멀티플렉서의 일예를 보인 상세회로도
도 5는 도 3중 제어신호 발생부 (250i)의 일예를 보인 상세회로도
도 6내지 도 8은 본 발명의 다양한 실시 예들에 따른 임피던스 소자의 콘트롤을 보여주는 블록도
상기한 본 발명의 목적들 및 타의 목적들, 특징, 그리고 동작상의 이점들은, 첨부된 도면들을 참조하여 이하에서 기술되는 본 발명의 상세하고 바람직한 실시예의 설명에 의해 보다 명확해질 것이다. 도면들 내에서 서로 동일 내지 유사한 부분들은 설명 및 이해의 편의상 동일 내지 유사한 참조부호들로 가급적 기재됨을 주목하여야 한다.
도 2를 참조하면, 본 발명의 실시예에 따라 입력 터미네이션 회로를 겸하는 데이터 출력회로(300)가 도시된다. 상기 데이터 출력회로(300)는 복수의 임피던스 소자들(310a-310e,320a-320e,330a-330e,340a-340e)를 각기 갖는 복수의 입력 터미네이션 회로 겸용 출력드라이버(300a-300e)로 구성된다. 상기 복수의 임피던스 소자들(310a-310e,320a-320e,330a-330e,340a-340e)은 입출력 패드(11)에 병렬로 배치되며 대응되는 제어신호(C1,C2,C3-C6)에 응답하여 온 또는 오프된다.
상기 데이터 출력회로(300)내의 출력드라이버는 데이터 송신시에는 소오스 터미네이션을 행하여 출력 드라이빙이 되게 하고, 데이터 수신시에는 입력 터미네이션 회로로서 기능하므로, 하나의 패드(11)에 출력드라이버와 별도의 입력 터미네이션 회로를 병렬로 구성하는 통상의 경우에 비해 캐패시턴스 값을 증가시키지 않는다. 즉, 출력드라이버가 터미네이션 회로기능을 가지게 함으로써 입출력 패드에서 바라본 캐패시턴스 값이 출력드라이버만 있을 때의 캐패시턴스 값에 비해 큰 차이가 없도록 할 수 있는 것이다. 통상의 경우와 같이 출력드라이버와 입력 터미네이션 회로가 병렬로 위치되는 경우라면, 출력드라이버는 소오스 터미네이션을 위해 전송라인 특성 임피던스(ZO)와 같은 값의 유효 저항(RO=ZO)값을 가져야 하고, 온 칩 터미네이션 회로 또한 상기 특성 임피던스(ZO) 값과 같은 유효 저항 값을 가져야 하므로, 하나의 패드에서 대략 50%정도의 캐패시턴스 값이 증가되어 버린다. 이와는 달리, 본 발명의 실시예에 따른 도 2와 같은 구성을 적용시 출력드라이버가 입력 터미네이션 동작을 수행하므로, 위와 같은 캐패시턴스 값의 증가는 방지되는 것이다. 또한, 양방향 데이터 통신시에 상기 패드에 연결된 전송라인의 특성임피던스 변화에 따라 프로그래머블하게 세팅되는 디지털 코딩신호를 상기 출력드라이버를 구성하는 임피던스 소자에 제어신호(C1,C2,C3-C6)로서 인가하면, 상기 각 출력드라이버내의 임피던스 소자들이 선택적으로 제어되어, 다양한 임피던스 값을 나타내므로 임피던스 매칭이 적응적으로 수행됨을 알 수 있다.
도 3을 참조하면, 도 2의 데이터 출력회로(300)를 프로그래머블하게 제어하는 프로그래머블 임피던스 콘트롤 장치를 보인 블록도가 보여진다. 도면에서, 프로그래머블 임피던스 콘트롤러(100), 멀티플렉서(200), 및 복수의 제어신호 발생부(250a-250e)는 제어부를 구성한다. 상기 장치를 갖는 칩은 예를 들어 프린티드 서키트 보오드나 멀티칩 모듈등과 같은 서브스트레이트상에 배치되는 것이 가능하다. 상기 제어부는 양방향 데이터 통신시에 상기 입출력 패드(11)에 연결된 전송라인의 특성 임피던스의 변화를 감지하고 그 감지된 변화에 따라 디지털 코딩신호를 프로그래머블하게 세팅한다. 상기 세팅된 디지털 코딩신호는 복수의 출력드라이버들(300a-300e)내의 임피던스 소자들의 제어신호로서 인가된다. 이에 따라, 임피던스 소자들이 선택적으로 온 또는 오프되어 임피던스 매칭은 적응적으로 수행된다.
상기 프로그래머블 임피던스 콘트롤러(100)는, 본 분야에서 ZQ콘트롤러로서도 불려진다. 시스템의 사용자가 집적회로 칩의 외부에 저항을 연결하면 상기 콘트롤러(100)는 외부의 연결된 저항 값에 맞게 집적회로내의 임피던스를 프로그래머블하게 세팅하여 임피던스가 매칭되도록 한다. 예를 들어, 전송라인의 임피던스가 50오옴이라고 가정할 경우에, 시스템의 사용자는 출력회로의 임피던스 매칭을 위해 50오옴의 저항을 칩의 특정 핀 예컨대 엑스트라 패드에 연결한다. 그러면, 상기 프로그래머블 임피던스 콘트롤러(100)는 상기 저항 값을 검출하여 상기 50오옴에 상응하는 상위 드라이버 코드(ZQU1-ZQU5)와 하위 드라이버 코드(ZQD1-ZQD5)를 디지털 코드로서 생성한다. 한편, 사안이 다른 경우에도 상기 프로그래머블 임피던스 콘트롤러(100)의 제어기능이나 데이터 출력회로(300)의 구성을 적절히 디자인하는 것에 의해 칩의 외부에 설치한 상기 저항 값의 2배 또는 4배 등에 해당하는 임피던스를상기 데이터 출력회로(300)가 갖도록 할 수 있다. 예컨대, 상기 칩에는 50오옴의 저항이 설치되었더라도, 출력회로의 임피던스를 100오옴 (Ω)으로 원하는 경우에, 회로의 최종단이 되는 출력 드라이버(300a-300e)의 소자 사이즈 예컨대 트랜지스터의 게이트 폭을 조정하는 것에 의해 달성된다. 결국, 상기 프로그래머블 임피던스 콘트롤러(100)는 외부 임피던스를 감지하여 내부 임피던스를 맞추기 위해 디지털 코드를 생성시키는 것이다. 이 경우에, 칩의 공정, 전압, 및 온도변화에 따라 능동적으로 디지털 코드를 일정주기마다 갱신시켜 외부 임피던스에 내부 임피던스를 적응적으로 맞추는 역할을 한다. 상기 콘트롤러(100)는 예컨대 본원 출원인에 의해 1999년 9월 7일자로 대한민국에 선출원된 출원번호 1999-37795호의 제목 "반도체 장치의 프로그래머블 임피던스 콘트롤 출력회로 및 프로그래머블 임피던스 콘트롤 방법"하에 개시된 구성 소자들로 구현될 수 있다. 상기 출원에 개시된 프로그래머블 임피던스 콘트롤에 관한 설명은 본 명세서에 참조로서 합체된다.
제어부내의 상기 멀티플렉서(200)는 상기 프로그래머블 임피던스 콘트롤러(100)에서 생성된 상위 드라이버 코드(ZQU1-ZQU5), 하위 드라이버 코드(ZQD1-ZQD5)와 데이터 출력(DATA_UP, DATA_DN)을 멀티플렉싱하여 멀티플렉싱 출력들(DOU1-5, DOU1B-5B, DOD1-5, DOD1B-5B)을 생성한다. 상기 멀티플렉서(200)의 세부 구성 및 멀티플렉싱 동작은 도 4를 참조하여 설명될 것이다.
도 4는 도 3중 멀티플렉서의 일예를 보인 상세회로도로서, 상기 상위 드라이버 코드(ZQU1-ZQU5)중 대응되는 코드를 각기 일측입력으로 수신하고 상기 데이터 출력(DATA_UP)을 각기 타측입력으로 공통수신하여 낸드 응답을 생성하는 제1그룹낸드 게이트들(201-205)과, 상기 하위 드라이버 코드(ZQD1-ZQD5)중 대응되는 코드를 각기 일측입력으로 수신하고 상기 데이터 출력(DATA_DN)을 각기 타측입력으로 공통수신하여 낸드 응답을 생성하는 제2그룹 낸드 게이트들(211-215)과, 상기 제1그룹 낸드 게이트들(201-205)의 출력에 각기 대응되어 연결된 제1그룹 인버터들(221-225)과, 상기 제2그룹 낸드 게이트들(211-215)의 출력에 각기 대응되어 연결된 제2그룹 인버터들(231-235)로 이루어진다.
상기 멀티플렉서(200)는 송신과 수신시에 각기 다른 논리를 갖는 상기 멀티플렉싱 출력들(DOU1-5, DOU1B-5B, DOD1-5, DOD1B-5B)을 생성한다. 또한, 송신시에 데이터 "HIGH"와 "LOW"의 송신에 따라 각기 다른 논리를 갖는 멀티플렉싱 출력들(DOU1-5, DOU1B-5B, DOD1-5, DOD1B-5B)을 제공한다.
데이터의 송신과 수신시에 상기 멀티플렉서(200)에 인가되는 데이터 출력(DATA_UP, DATA_DN)은 다음의 표-1과 같이 설정된다.
DATA_UP DATA_DN
송신시 "1" HIGH LOW
"0" LOW HIGH
수신시 HIGH HIGH,
데이터 송신시에는 상기 멀티플렉서(200)는 다음과 같은 동작을 수행한다. 도 4에서는 5비트 입력을 받아 5비트 출력을 하는 경우로 가정하였으며, 사안에 따라 가감이 가능함은 물론이다. 예를 들어, 데이터 출력 "HIGH", 예로써 "1"을 송신하는 경우, 상기 상위 드라이버 코드(ZQU1-ZQU5)가 5비트 기준으로 "10000"라면, 멀티플렉싱 출력(DOU1)의 출력신호만 "하이"이고, 멀티플렉싱 출력들(DOU2-DOU5)의출력신호들은 모두 "로우"가 된다. 그리고, 이 경우에 상기 멀티플렉싱 출력들(DOD1-DOD5)은 모두 "로우"로서 출력된다. 도 4에서 보여지는 반전(inverting) 멀티플렉싱 출력들 (DOU1B-DOU5B)은 상기 멀티플렉싱 출력들(DOU1-DOU5)에 대한 반전신호를 각기 나타낸다. 또한, 반전 멀티플렉싱 출력들(DOD1B-DOD5B)은 상기 멀티플렉싱 출력들(DOD1-DOD5)에 대한 반전신호를 각기 나타낸다.
데이터 수신시에 상기 멀티플렉서(200)의 동작이 이하에서 설명된다. 수신동작 모드에서는 집적회로 칩내부에서 데이터가 출력되지 않으므로, 상기 데이터 출력(DATA_UP, DATA_DN)은 모두 "하이"로 된다. 이는 칩의 송/수신모드 신호에 따라 만들어 줄 수 있다. 따라서, 수신동작시 상기 데이터 출력(DATA_UP, DATA_DN)은 "하이"로 고정되므로, 상위 드라이버 코드(ZQU1-ZQU5), 하위 드라이버 코드(ZQD1-ZQD5)가 논리의 변화없이 상위 멀티플렉싱 출력들(DOU1-DOU5) 및 하위 멀티플렉싱 출력들(DOD1-DOD5)로서 그대로 각기 출력된다. 한편, 상기 멀티플렉싱 출력들(DOU1-DOU5)과 멀티플렉싱 출력들(DOD1-DOD5)의 각기 대응되는 코드의 논리는 항상 일치하지는 않는다. 왜냐하면, 프로그래머블 임피던스 콘트롤러(100)에서 제공되는 상위 드라이버 코드(ZQU1-ZQU5), 하위 드라이버 코드(ZQD1-ZQD5)가 대응되는 코드끼리 항상 서로 일치하는 것은 아니기 때문이다.
도 3내에서 보여지는 상기 복수의 제어신호 발생부(250a-250e)중 하나의 제어신호 발생부(250i)는 도 5에 도시되어 있다. 도 5는 도 3중 제어신호 발생부(250i)의 일예를 보인 상세 회로도로서, 송/수신모드에 따라 인가되는 모드상태신호(T/R)와 상기 멀티플렉서(200)의 멀티플렉싱 출력들(DOU1-5, DOU1B-5B, DOD1-5, DOD1B-5B)중 한 그룹의 출력을 받아 상기 임피던스 소자들을 제어하기 위한 제어신호들(C1-C8)을 생성하기 위해, 복수의 인버터들(251,252,253,258,259)과, 노아 게이트들(254,257) 및 낸드 게이트들(255,256)로 조합된 구성이 보여진다.
도 3에서, 복수의 출력드라이버(300a-300e)는 도 2내의 복수의 임피던스 소자들(310a-310e,320a-320e,330a-330e,340a-340e)를 각기 갖는 복수의 입력 터미네이션 회로 겸용 출력드라이버(300a-300e)를 엔형 및 피형 모오스 트랜지스터를 사용하여 일 예로서 구체화한 것이다. 하나의 블록을 예를 들면, 풀업 드라이버1(310a), 풀업 드라이버2(330a), 풀다운 드라이버1(320a), 및 풀다운 드라이버2(340a)가 피형 및 엔형 모오스 트랜지스터 페어로 각기 구성된다. 상기 트랜지스터 페어를 각 임피던스 소자로서 사용한 이유는 동작의 선형성을 보장하기 위해서이다.
다시 도 3으로 돌아가서, 전체적인 동작을 설명한다. 상기 프로그래머블 임피던스 콘트롤러(100)는 집적회로 칩의 외부에 설치된 저항에 대한 저항 값을 검출하여 그에 상응하는 상위 드라이버 코드(ZQU1-ZQU5)와 하위 드라이버 코드(ZQD1-ZQD5)를 디지털 코드로서 생성한다. 상기 멀티플렉서(200)는 상기 디지털 코드와 상기 데이터 출력(DATA_UP, DATA_DN)을 멀티플렉싱하여 멀티플렉싱 출력들(DOU1-5, DOU1B-5B, DOD1-5, DOD1B-5B)을 생성한다. 상기 복수의 제어신호 발생부(250a-250e)는 각기 송/수신모드에 따라 인가되는 모드 상태신호(T/R)와 상기 멀티플렉싱 출력들(DOU1-5, DOU1B-5B, DOD1-5, DOD1B-5B)중 한 그룹의 출력을 받아 상기 임피던스 소자들을 제어하기 위한 제어신호들(C1-C8)을 각기 생성한다. 여기서, 모드 상태신호(T/R)는 송신모드에서 하이로, 수신모드에서 로우로 주어진다. 상기 제어신호들(C1-C8)은 각기 대응되는 출력드라이버들(300a-300e)내의 복수의 임피던스 소자들(310a-310e,320a-320e,330a-330e,340a-340e)에 인가된다. 이에 따라, 임피던스 소자들이 선택적으로 온 또는 오프되어 임피던스 매칭은 적응적으로 수행된다. 본 실시예에서는 상기 출력드라이버들(300a-300e)을 각기 x16, x8, x4, x2, x1 드라이버로서 구현하는데 이는 프로그래머블 임피던스 매칭의 범위를 넓게 커버하기 위해서이다. 여기서, x16,x8,x4,x2, x1 드라이버는 각 블록내에서 풀업 또는 풀다운 드라이버를 구성하는 트랜지스터들의 폭의 합의 정수배를 의미한다. 예를 들어 x16드라이버(300a)의 풀업과 풀다운을 구성하는 트랜지스터의 폭은 x1 드라이버(300e)의 풀업과 풀다운을 구성하는 트랜지스터의 폭의 16배이다.
본 실시예에서는 송신시에 출력 드라이버로 기능하고 수신시에는 입력 터미네이션 회로로 역할을 행할 수 있도록 하기 위해 업/다운 임피던스를 두파트로 나누어 사용한다. 이는 도 2를 참조하여 설명한다. x16드라이버(300a)내의 업 임피던스 값은 ZA1(310a)과 ZA2(330a)의 임피던스의 병렬 합이 되고, 다운 임피던스 값은 ZB1(320a)과 ZB2(340a)의 임피던스의 병렬 합이 된다. 이 경우에 상기 ZA1과 ZA2의 임피던스는 언제나 같지는 않다. 이는 다운 임피던스 측도 마찬가지로서, 즉, ZB1과 ZB2의 임피던스는 같지 않은 것이다.
본 발명의 더욱 철저한 이해를 제공하기 위한 의도이외에는 다른 의도없이, 송신모드시에 5비트로서 임피던스를 프로그래머블하게 제어하는 동작을 설명한다.이 경우에 모드 상태신호(T/R)는 "하이"로 제공된다. 예를 들어, 데이터 "1"을 전송하는 경우에 디지털 코드가 "10001"이면, 도 6에서 보여지는 바와 같이 x16 드라이버(300a), x1 드라이버(300e)의 상위 드라이버만이 온 상태로 되어 임피던스 매칭에 관여한다. 즉, A11 및 A12블록과 A51 및 A52블록이 온되고 전체 임피던스는 이 두 임피던스의 병렬합으로서 나타난다. 도 6내지 도 8은 본 발명의 다양한 실시예들에 따른 임피던스 소자의 콘트롤을 보이는 블록도로서, 해칭된 블록은 온상태로 되어있음을 나타낸다.
다른 경우에, 즉, 데이터 "0"을 전송시에 디지털 코드가 "10010"이면 도 7에서 보여지는 바와 같이, x16,x2의 하위 드라이버만이 온상태로 된다. 즉, 출력드라이버(300a-2)내의 B11 및 B12블록과 출력드라이버(300d-2)내의 B41 및 B42블록이 온되고, 전체 임피던스는 이 두 임피던스의 병렬 합으로서 나타난다.
이와 같이, 데이터를 전송하는 모드에서는 전송라인의 특성임피던스에 프로그래머블하게 매칭된 상태에서 출력드라이버들(300a-300e) 전체가 하나의 드라이버로서 데이터 출력 드라이빙 동작을 하게 된다.
이제 데이터 수신모드를 설명한다. 수신시에는 상기 모드상태 신호(T/R)은 로우로서 제공된다. 수신시에는 x16 - x1 드라이버 각각에서 A*1과 B*1은 모두 오프가 되고, A*2와 B*2들 만이 실제동작에 참여한다. 여기서 부호 *는 와일드 카드로서 이 것이 사용된 장소에는 어떠한 숫자도 대입할 수 있음을 의미한다. 이 경우에 A12가 온이 되었다고 하여 반드시 B12가 온이 되는 것은 아니다. 즉, 송신시에도 프로그래머블 임피던스 콘트롤러의 디지털 코드에 맞추어 상위 하위 드라이버가다르게 온 되듯이, 수신시에도 상위/하위 드라이버는 절대적으로 독립적으로 동작할 수 있다. 예를 들어, 수신시에 상위 디지털 코드가 "10001"이면 x16의 A12와 x1의 A52가 온이되고, 하위의 디지털 코드가 "10010"이면 x16의 B12와 x2의 B42만이 온이 된다. 따라서, 이와 같은 경우에는 도 8과 같이 된다. 결국, 수신시 한 블록내에서 상위 하위 임피던스 소자가 항상 페어로 온되는 것은 아니지만, 위와 아래의 임피던스는 서로 일치된다. 이와 같이, 디지털 코드가 상하위로 차이를 갖는 것은 상위 하위의 PVT변화에 프로그래머블 임피던스 콘트롤러가 독립적으로 제어를 행하기 때문이다. 결국, 선택된 블록의 풀업 드라이버와 풀다운 드라이버가 독립적으로 온됨에 의해 전송선로의 특성 임피던스와 내부 임피던스는 같아지므로 온칩 터미네이션이 출력드라이버에 의해 프로그래머블하게 최적으로 수행된다.
본 발명은 예시된 도면을 위주로 한 실시 예들에 의거하여 설명되었으나 이에 한정되지 않으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 본 발명의 기술적사상을 벗어나지 않는 범위내에서 다양한 변화와 변경이 가능함은 물론, 균등한 타의 실시예가 가능하다는 것은 명백하다. 예를 들어, 출력 드라이버의 세부구성을 타의 저항소자들로 변경하거나, 임피던스 콘트롤 방식을 다양하게 변화시킬 수 있음은 명백하다.
상술한 바와 같이 원하는 값만큼 프로그래머블하게 세팅될 수 있는 프로그래머블 임피던스 회로를 가지는 본 발명에 따르면, 데이터의 송신이나 수신시 전송라인의 특성 임피던스가 변화되는 경우에 임피던스 매칭을 적응적으로 수행할 수 있는 효과가 있다. 또한, 데이터 출력회로를 이용하여 캐패시턴스의 큰 증가없이 입력시의 온 칩 터미네이션 동작을 프로그래머블하게 행하는 장점이 있다. 따라서, 이를 반도체 메모리 디바이스에 적용시 고속에서의 파워소산이 감소되고 데이터 입출력 동작이 신뢰성있고 안정화될 수 있으므로 반도체 메모리 퍼포먼스가 개선되어지는 이점이 얻어진다.

Claims (11)

  1. 입출력 패드에 병렬로 배치되며 대응되는 제어신호에 응답하는 복수의 임피던스 소자들을 갖는 입력 터미네이션 회로 겸용의 복수의 출력드라이버와;
    양방향 데이터 통신시에 상기 패드에 연결된 전송라인의 특성임피던스 변화에 따라 프로그래머블하게 세팅되는 디지털 코딩신호를 상기 제어신호로서 출력함에 의해, 상기 각 출력드라이버내의 임피던스 소자들이 선택적으로 제어되도록 하여 임피던스 매칭을 적응적으로 행하는 제어부를 구비함을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 임피던스 소자들은 각기 모오스 트랜지스터 페어로 구성됨을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서, 상기 제어부는,
    칩의 외부의 저항 값을 검출하여 그에 상응하는 상위 드라이버 코드와 하위 드라이버 코드를 디지털 코드로서 생성하는 프로그래머블 임피던스 콘트롤러;
    상기 디지털 코드와 데이터 출력을 멀티플렉싱하여 멀티플렉싱 출력들을 생성하는 멀티플렉서; 및
    송/수신모드에 따라 인가되는 모드 상태신호와 상기 멀티플렉싱 출력들중 대응되는 한 그룹의 출력을 받아 상기 임피던스 소자들을 제어하기 위한 제어신호들을 각기 생성하는 복수의 제어신호 발생부를 포함함을 특징으로 하는 반도체 장치.
  4. 제3항에 있어서, 상기 멀티플렉서는,
    상기 상위 드라이버 코드중 대응되는 코드를 각기 일측입력으로 수신하고 상기 데이터 출력을 각기 타측입력으로 공통수신하여 낸드 응답을 생성하는 제1그룹 낸드 게이트들과;
    상기 하위 드라이버 코드중 대응되는 코드를 각기 일측입력으로 수신하고 상기 데이터 출력을 각기 타측입력으로 공통수신하여 낸드 응답을 생성하는 제2그룹 낸드 게이트들과;
    상기 제1그룹 낸드 게이트들의 출력에 각기 대응되어 연결된 제1그룹 인버터들과;
    상기 제2그룹 낸드 게이트들의 출력에 각기 대응되어 연결된 제2그룹 인버터들로 구성됨을 특징으로 하는 반도체 장치.
  5. 제3항에 있어서, 상기 제어신호 발생부는,
    송/수신모드에 따라 인가되는 모드 상태신호와 상기 멀티플렉서의 멀티플렉싱 출력들중 한 그룹의 출력을 받아 상기 임피던스 소자들을 제어하기 위한 제어신호들을 생성하기 위해, 복수의 인버터들과, 노아 게이트들 및 낸드 게이트들로 조합된 구성을 가짐을 특징으로 하는 반도체 장치.
  6. 제1항에 있어서, 상기 디지털 코딩신호는 5비트로 인가됨을 특징으로 하는 반도체 장치.
  7. 제1항에 있어서, 상기 복수의 출력드라이버는 각기 서로 다른 임피던스 값을 가짐을 특징으로 하는 반도체 장치.
  8. 제1항에 있어서, 상기 각 출력드라이버내의 임피던스 소자들은 각기 독립적으로 제어됨을 특징으로 하는 반도체 장치.
  9. 반도체 장치에 있어서:
    온칩 터미네이션을 위해 데이터를 수신하는 모드에서는 제1설정 임피던스로 프로그래머블 온칩 터미네이션 동작을 행하며, 데이터를 전송하는 모드에서는 상기제1설정 임피던스와는 다른 제2설정 임피던스로 프로그래머블 출력 드라이빙 동작을 적응적으로 행하기 위해, 하나의 패드당 연결된 복수의 출력 드라이버를 온 칩 터미네이션 겸용 출력회로로서 구비함을 특징으로 하는 반도체 장치.
  10. 전송라인을 통하여 데이터를 입력 및 출력할 수 있는 반도체 메모리 장치에 있어서:
    상기 반도체 메모리 장치의 입출력 패드와 입력버퍼간에 연결되며, 상기 반도체 메모리 장치의 입출력 동작모드에 따라 구별되게 인가되는 프로그램 코드신호들에 응답하여 상기 전송라인의 특성임피던스에 적응적으로 임피던스를 매칭하기 위하여 프로그래머블 입력 터미네이션 기능이나 프로그래머블 출력 드라이빙 기능중의 하나를 선택적으로 행하는 데이터 출력회로를 구비함을 특징으로 하는 반도체 메모리 장치.
  11. 데이터를 양방향으로 통신하기 위한 전송선로에 패드를 통하여 연결되며 상기 패드에 병렬로 연결된 복수의 임피던스 소자를 구비한 데이터 출력회로를 가지는 반도체 장치에서의 상기 데이터 출력회로를 동작시키는 방법에 있어서:
    상기 반도체 장치가 데이터를 출력하는 모드에 있을 때에는 상기 데이터 출력회로가 상기 전송선로의 특성임피던스와 송신 임피던스를 매칭한 상태로 출력 드라이빙 동작을 적응적으로 행하도록 가변 프로그램 코드신호들을 상기 임피던스 소자들로 제공하는 단계와;
    상기 반도체 장치가 데이터를 수신하는 모드에 있을 때에는 외부에서 상기 입출력 패드를 통해 입력되는 데이터가 종단 임피던스가 적응적으로 이루어진 상태에서 상기 데이터 출력회로에 연결된 입력버퍼로 인가되도록 하기 위해 가변 프로그램 코드신호를 입력 터미네이션 회로로서 기능하는 상기 데이터 출력회로내의 상기 임피던스 소자들로 제공하는 단계를 가짐을 특징으로 하는 방법.
KR1020000054161A 2000-09-15 2000-09-15 프로그래머블 온 칩 터미네이션 동작을 갖는 프로그래머블데이터 출력회로 및 그 제어방법 KR100356576B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020000054161A KR100356576B1 (ko) 2000-09-15 2000-09-15 프로그래머블 온 칩 터미네이션 동작을 갖는 프로그래머블데이터 출력회로 및 그 제어방법
US09/933,102 US6642740B2 (en) 2000-09-15 2001-08-20 Programmable termination circuit and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000054161A KR100356576B1 (ko) 2000-09-15 2000-09-15 프로그래머블 온 칩 터미네이션 동작을 갖는 프로그래머블데이터 출력회로 및 그 제어방법

Publications (2)

Publication Number Publication Date
KR20020021450A KR20020021450A (ko) 2002-03-21
KR100356576B1 true KR100356576B1 (ko) 2002-10-18

Family

ID=19688737

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000054161A KR100356576B1 (ko) 2000-09-15 2000-09-15 프로그래머블 온 칩 터미네이션 동작을 갖는 프로그래머블데이터 출력회로 및 그 제어방법

Country Status (2)

Country Link
US (1) US6642740B2 (ko)
KR (1) KR100356576B1 (ko)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642741B2 (en) * 2001-06-01 2003-11-04 Tektronix, Inc. Electronically adjustable integrated circuit input/output termination method and apparatus
US7058131B2 (en) * 2001-11-08 2006-06-06 International Business Machines Corporation Signal transmission system with programmable voltage reference
US7109744B1 (en) 2001-12-11 2006-09-19 Altera Corporation Programmable termination with DC voltage level control
KR100495660B1 (ko) * 2002-07-05 2005-06-16 삼성전자주식회사 온-다이 종결 회로를 구비한 반도체 집적 회로 장치
KR100481854B1 (ko) * 2002-07-29 2005-04-11 삼성전자주식회사 온칩 터미네이션기능을 가진 집적회로장치
US6937055B2 (en) * 2002-12-23 2005-08-30 Mosaic Systems, Inc. Programmable I/O buffer
US7894260B2 (en) * 2003-01-03 2011-02-22 Samsung Electronics Co., Ltd. Synchronous semiconductor memory device having on-die termination circuit and on-die termination method
FR2849728B1 (fr) * 2003-01-06 2005-04-29 Excem Procede et dispositif pour la transmission avec une faible diaphonie
JP4428504B2 (ja) * 2003-04-23 2010-03-10 株式会社ルネサステクノロジ 半導体集積回路装置
US7239170B2 (en) * 2003-07-08 2007-07-03 Lsi Corporation Apparatus and methods for improved input/output cells
US6888369B1 (en) 2003-07-17 2005-05-03 Altera Corporation Programmable on-chip differential termination impedance
US6922076B2 (en) 2003-08-27 2005-07-26 International Business Machines Corporation Scalable termination
JP4086757B2 (ja) * 2003-10-23 2008-05-14 Ｎｅｃエレクトロニクス株式会社 半導体集積回路の入出力インターフェース回路
US20050127967A1 (en) * 2003-12-10 2005-06-16 Allen Andrew R. Method and apparatus for controlling slew
EP1700377A1 (en) * 2003-12-23 2006-09-13 Koninklijke Philips Electronics N.V. Load-aware circuit arrangement
KR100729916B1 (ko) * 2004-04-08 2007-06-18 주식회사 하이닉스반도체 온 다이 터미네이션 회로
JP4559151B2 (ja) * 2004-07-29 2010-10-06 富士通株式会社 終端回路、半導体装置、及び電子機器
JP4825429B2 (ja) * 2005-02-17 2011-11-30 富士通セミコンダクター株式会社 半導体装置
US7239172B2 (en) * 2005-03-11 2007-07-03 Infineon Technologies Ag Impedance matching
KR100702838B1 (ko) * 2005-05-09 2007-04-03 삼성전자주식회사 반도체 장치에서의 임피던스 콘트롤러블 출력 구동회로 및그에 따른 임피던스 콘트롤 방법
US20070085577A1 (en) * 2005-10-18 2007-04-19 Texas Instruments Incorporated High frequency transmission gate buffer
DE102005055886B4 (de) * 2005-11-23 2015-03-26 Austriamicrosystems Ag Halbleiterkörper, Schaltungsanordnung mit dem Halbleiterkörper und Verfahren
US7372293B2 (en) * 2005-12-07 2008-05-13 Intel Corporation Polarity driven dynamic on-die termination
US7342411B2 (en) 2005-12-07 2008-03-11 Intel Corporation Dynamic on-die termination launch latency reduction
US7414426B2 (en) * 2005-12-07 2008-08-19 Intel Corporation Time multiplexed dynamic on-die termination
KR100738961B1 (ko) * 2006-02-22 2007-07-12 주식회사 하이닉스반도체 반도체 메모리의 출력 드라이빙 장치
US7482833B2 (en) * 2007-04-21 2009-01-27 Micron Technology, Inc. Method and circuit for controlling pin capacitance in an electronic device
KR100948066B1 (ko) * 2008-04-11 2010-03-16 주식회사 하이닉스반도체 온 다이 터미네이션 장치 및 이의 캘리브래이션 방법
US8041865B2 (en) * 2008-08-04 2011-10-18 Qimonda Ag Bus termination system and method
KR100980417B1 (ko) 2008-12-09 2010-09-07 주식회사 하이닉스반도체 데이터 드라이버
JP5539403B2 (ja) * 2009-02-12 2014-07-02 コンバーサント・インテレクチュアル・プロパティ・マネジメント・インコーポレイテッド オンダイ終端のための終端回路
USRE49506E1 (en) 2012-12-03 2023-04-25 Samsung Electronics Co., Ltd. High/low speed mode selection for output driver circuits of a memory interface
US9130557B2 (en) 2012-12-03 2015-09-08 Samsung Electronics Co., Ltd. Operating method of input/output interface
US9202535B2 (en) * 2013-03-12 2015-12-01 Qualcomm Incorporated Low-power interface and method of operation
EP2866353B1 (en) 2013-10-22 2016-08-10 Alcatel Lucent Orderly leaving within a vectoring group
US9490805B2 (en) * 2014-09-02 2016-11-08 Integrated Device Technology, Inc. Low power driver with programmable output impedance
US9419588B1 (en) 2015-02-21 2016-08-16 Integrated Device Technology, Inc. Output driver having output impedance adaptable to supply voltage and method of use
US9407268B1 (en) 2015-04-29 2016-08-02 Integrated Device Technology, Inc. Low voltage differential signaling (LVDS) driver with differential output signal amplitude regulation
US10140912B2 (en) * 2015-12-18 2018-11-27 Samsung Display Co., Ltd. Shared multipoint reverse link for bidirectional communication in displays
KR102589323B1 (ko) * 2021-03-04 2023-10-12 강상석 디램 디바이스 및 그 odt 저항값 설정 방법과 이를 위한 컴퓨터 프로그램

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08335871A (ja) * 1995-06-07 1996-12-17 Matsushita Electron Corp 半導体装置
JPH1155106A (ja) * 1997-08-07 1999-02-26 Hitachi Ltd 半導体集積回路装置
US6026456A (en) * 1995-12-15 2000-02-15 Intel Corporation System utilizing distributed on-chip termination
US6051989A (en) * 1997-05-30 2000-04-18 Lucent Technologies Inc. Active termination of a conductor for bi-directional signal transmission

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5602494A (en) * 1995-03-09 1997-02-11 Honeywell Inc. Bi-directional programmable I/O cell
US5705937A (en) * 1996-02-23 1998-01-06 Cypress Semiconductor Corporation Apparatus for programmable dynamic termination
JP3579856B2 (ja) * 1997-07-08 2004-10-20 株式会社日立製作所 半導体集積回路システム
US6087847A (en) * 1997-07-29 2000-07-11 Intel Corporation Impedance control circuit
US6424175B1 (en) * 2000-09-11 2002-07-23 Intel Corporation Biased control loop circuit for setting impedance of output driver

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08335871A (ja) * 1995-06-07 1996-12-17 Matsushita Electron Corp 半導体装置
US6026456A (en) * 1995-12-15 2000-02-15 Intel Corporation System utilizing distributed on-chip termination
US6051989A (en) * 1997-05-30 2000-04-18 Lucent Technologies Inc. Active termination of a conductor for bi-directional signal transmission
JPH1155106A (ja) * 1997-08-07 1999-02-26 Hitachi Ltd 半導体集積回路装置

Also Published As

Publication number Publication date
KR20020021450A (ko) 2002-03-21
US20020053923A1 (en) 2002-05-09
US6642740B2 (en) 2003-11-04

Similar Documents

Publication Publication Date Title
KR100356576B1 (ko) 프로그래머블 온 칩 터미네이션 동작을 갖는 프로그래머블데이터 출력회로 및 그 제어방법
US6836142B2 (en) Asymmetric bidirectional bus implemented using an I/O device with a digitally controlled impedance
CN101779373B (zh) 提供组合的驱动和端接的设备、装置及方法
US6812734B1 (en) Programmable termination with DC voltage level control
US5731711A (en) Integrated circuit chip with adaptive input-output port
JP5031258B2 (ja) 半導体装置におけるインピーダンス制御回路及びインピーダンス制御方法
US7893710B2 (en) Termination circuit and impedance matching device including the same
US7109744B1 (en) Programmable termination with DC voltage level control
US7683657B2 (en) Calibration circuit of on-die termination device
US7755384B2 (en) High speed IO buffer
US6963218B1 (en) Bi-directional interface and communication link
US6037798A (en) Line receiver circuit having termination impedances with transmission gates connected in parallel
US6963219B1 (en) Programmable differential internal termination for a low voltage differential signal input or output buffer
US6194924B1 (en) Multi-function controlled impedance output driver
US7863927B2 (en) Semiconductor device
KR101166643B1 (ko) 데이터 출력 회로
US7088127B2 (en) Adaptive impedance output driver circuit
JP3924508B2 (ja) データ伝送回路及び半導体集積回路
CN110390966B (zh) 终结电路、半导体器件及其操作方法
KR19980032595A (ko) 폐쇄 루프 버스 구조를 갖는 통신 시스템
EP0897629B1 (en) Integrated and switchable line termination
US6384642B1 (en) Switched positive feedback for controlled receiver impedance
US10224911B1 (en) Dual signal protocol input/output (I/O) buffer circuit
KR100469155B1 (ko) 고속동작 인터페이스를 위한 능동종단기 및 자체종단구동기를 포함하는 송수신 장치 및 시스템
KR20090023833A (ko) 온 다이 터미네이션 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160930

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20180927

Year of fee payment: 17