CN101247215B - 非线性时钟与数据恢复电路动态捕捉与跟踪范围的扩展技术 - Google Patents
非线性时钟与数据恢复电路动态捕捉与跟踪范围的扩展技术 Download PDFInfo
- Publication number
- CN101247215B CN101247215B CN2008100201132A CN200810020113A CN101247215B CN 101247215 B CN101247215 B CN 101247215B CN 2008100201132 A CN2008100201132 A CN 2008100201132A CN 200810020113 A CN200810020113 A CN 200810020113A CN 101247215 B CN101247215 B CN 101247215B
- Authority
- CN
- China
- Prior art keywords
- data
- circuit
- phase
- dynamic
- vco
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明采用非线性时钟与数据恢复电路动态捕捉与跟踪范围的扩展技术，基于采获的数据与VCO时钟的相位差，产生相应的超前或滞后脉冲，再通过电流泵调节VCO的相位，最终达到减小相位差的目的。相位差的采获完全取决于信号逻辑电平的切换检测，在正常锁定情况下，即使因任何原因落入盲区，动态相位决策电路仍能产生响应的脉冲使VCO相位改变以脱离盲区并迅速锁定，不会造成VCO的漂移，有效地避免了失锁的发生。在很大程度上扩展了环路的捕捉与跟踪范围，提高了跟踪精度。相应地，它还降低了对频率锁定电路的要求，提高了所恢复数据的可靠性，尤其在高数率传输过程中，有效地降低了误码率。
Description
技术领域
本发明涉及电子技术，具体地说是一种非线性时钟与数据恢复电路动态捕捉与跟踪范围的扩展技术(Bang-Bang Type CDR with Dynamic Tracking RangeExpansion)。
背景技术
串行数据传输成为高速数据传输的趋势。随着数率的不断提升，对系统带寬以及接收准确率的要求也越来越高。而从串行数据流中将数据正确恢复则是串行数据传输的核心技术。通用的两种数据恢复方式是倍频采样及利用锁相环技术进行数据跟踪以恢复时钟。倍频采样是利用其采得的信息，通过数字锁相技术以确定出最有可能的数据。美国专利5,905,769所描述的即属此类。这种方法原理简单，容易实现，但不能满足高数率传输的要求。另一种方式的典型例子是日本专利JP2001/203670A中所描述的相位差调节法。它采用了电压控制延迟线以调整数据流的相位，最终减小与采样时钟之间的相位差。但这种方法对电压控制延迟线设计的要求较高，较难实现。
美国专利20060256909所描述的是另一类似途经。它利用锁相环技术通过调整多相电压控制振荡器(简称VCO)的相位使其锁定数据流。然而，专利20060256909所描述方式的弊病在于它的数据锁相环的捕捉和跟踪范围较小，对频率变化较敏感，从而对数据的不稳定性(如抖动)容忍度有限。其次对倍频采样的数据选择是静态选择，在数率较高时并不能保证最佳选择点，甚至导致错误相位锁定，使误码增加。
发明内容
本发明提出了一种基于多倍频相位动态检测器的数据与时钟恢复系统。首先，数据流经由多相VCO产生的十二相时钟倍频采样，每采样周期共采得十二比特，即四位有效数据。基于所采样本，首先进行逻辑翻转检测，根据检测结果，动态相位选择器产生相位超前或滞后脉冲，这些脉冲将用于轮流控制电流泵，以产生VCO的控制电压(Vctrl)，然后经过低通滤波器用以调节VCO的相位，最终达到对数据流的锁定。
本发明的另一目的在于设计一种非线性时钟与数据恢复电路动态捕捉与跟踪范围的扩展技术。针对美国专利(5905769，20060256909；注：本专利发明人之一丁勇也是专利20060256909的主要发明人)、日本专利JP2001/203670A的弊病(上文背景技术中的陈述)加以改善，基于锁相环技术，有效地利用了对数据流倍频采样所获取的时钟与数据之间的相位关系，在很大程度上扩展了环路的捕捉与跟踪范围，提高了跟踪精度。
按照本发明提供的技术方案，所述基于倍频相位动态检测器的数据与时钟恢复系统包括：采样电路，多相电压控制振荡器VCO，频率捕捉电路，动态相位检测电路，动态数据选择电路，电流泵和低通滤波器；其特征是：所述多相电压控制振荡器VCO产生十二相时钟Φ[11:0]输入至采样电路，数据流经所述十二相时钟倍频由采样电路采样，每个采样周期共采得十二比特数据，采样电路输出样本DS[11:0]至动态相位检测电路进行动态翻转检测，根据检测结果，动态相位检测电路产生相位超前或滞后脉冲输入电流泵，所述相位超前或滞后脉冲轮流控制电流泵以产生多相电压控制振荡器VCO的控制电压并经低通滤波器滤波后输入VCO，用于调节VCO的相位，达到对数据流的锁定。
所述动态相位检测电路利用逻辑电平翻转标志信号T[11:0]的序号来表示逻辑转换所发生的位置。
所述动态相位检测电路利用倍频采样所获得的信息使相位检测器的检测范围扩大。
所述动态相位检测电路利用前一采样周期的相位状态，对数据转换沿进行检测，以产生相应的超前或滞后脉冲。
所述动态数据选择电路对所采的数据进行最优动态选择以保证所选数据的可靠性。
所述动态数据选择电路利用前一采样周期的时钟与数据的相位关系，选出最靠近数据中央的采样点作为最终恢复的数据，以降低误码率。
本发明基于锁相环技术，有效地利用了对数据流倍频采样所获取的时钟与数据之间的相位关系，在很大程度上扩展了环路的捕捉与跟踪范围，提高了跟踪精度。
附图说明
图1为数据与时钟恢复系统的功能框图；
图2为动态相位检测电路图；
图3为多相振荡器电路图；
图4为频率捕捉电路图；
图5为动态恢复数据选择电路；
图6为动态相位检测电路时序(1)；
图7为动态相位检测电路时序(2)；
图8为动态数据选择时序1(VCO滞后，Last_dir置高)；
图9为动态数据选择时序2(VCO超前，Last_dir置低)。
具体实施方式
本发明的一个优选实施例是一个基于三倍频相位动态检测器的数据与时钟恢复系统，基本方框图如图1所示(注：本发明可适用于更高倍率的采样，鉴于三倍频的简洁性，如无特别说明，下文将以此作为释例)。首先，数据流经由多相VCO(电路如图3所示)产生的十二相时钟倍频采样，每采样周期共采得十二比特，即四位有效数据。基于所采样本，首先进行逻辑翻转检测，根据检测结果，动态相位检测电路(电路如图2所示)产生相位超前或滞后脉冲，这些脉冲将用于轮流控制电流泵，以产生VCO的控制电压(Vctr1)，然后经过低通滤波器用以调节VCO的相位，最终达到对数据流的锁定。图1中的Vctr1是多相振荡器电压控制信号。图2中Last_dir-前一采样周期的相位状态，Lctrl-环路切换控制信号。图3中Vctrl-多相振荡器电压控制信号，Φref-参照时钟，Φ[n]-时钟输出。
在高清数字电视接口应用中，由于视频时钟由发送端提供，其频率变化范围相当大(由25Mhz-340Mhz)，频率捕捉器通常用作辅助电路来帮助锁定，即采用双环路，其中一个环路(频率环路)用以将VCO的频率调至参照频率，而另一个环路(数据环路)用以锁定数据流。图1中的频率捕捉器(电路如图4所示)，用以产生频率锁定标志信号，以控制两环路之间的切换。当VCO的频率接近参照频率时，由频率环路切换至数据环路。图4中Vctrl-多相振荡器电压控制信号，Lctrl-环路切换控制信号，CLK_ref-参照时钟，Φref-参照相位。
由频率环路切换至数据环路后，数据环路开始对数据流进行锁定。图1中，Φ[11:0]为多相位时钟；Vctrl为控制电压；DS[11:0]为所采样本；Last_dir为前一采样周期的相位状态；Lctrl为环路控制信号。图2所示的是本发明的核心电路之一，动态相位检测电路。数据流首先被不同相位的时钟(Φ[11:0]，见图6)所采样。样本DS[11:0]被传至相位决策电路以产生逻辑电平翻转(即从0转至1，或由1转至0)标志信号(T[11:0])，这些信号的序号则表示了逻辑转换所发生的位置。例如，当T[0]＝1，表示转换发生在相位Φ[0]与Φ[1]之间，而当T[1]＝0时，则表示在Φ[1]与Φ[2]之间无信号转换发生。在本发明中，Φ[1]、Φ[4]、Φ[7]和Φ[10]被用作参照相位，其余的则用于数据选择。
如果数据转换发生在Φ[0]与Φ[1]之间，以Φ[1]作为参照，VCO时钟被视为滞后于数据。如果转换发生在Φ[1]与Φ[2]之间，VCO时钟则认为超前。这样，T[0]和T[1]可被用于产生相位超前和滞后脉冲(见图7)作为电流泵的驱动源，以调整VCO时钟相位，最终使Φ[1]与数据转换沿对齐。类似地，T[3]和T[4]则可用以产生超前滞后脉冲对应于Φ[3]与Φ[5]之间的任何数据转换沿。
图2所示的动态相位检测电路与超前滞后脉冲产生电路，在结构上似乎类似于美国专利20060256909中所采用的相位检测电路，但不同点在于此专利充分利用了倍频采样所获得的信息使相位检测器的检测范围由原来的1/3比特扩展至2/3比特。当数据转换位于Φ[2]与Φ[3]之间，或Φ[5]与Φ[6]之间，或Φ[8]与Φ[9]之间，或Φ[11]与Φ[0]之间，所提美国专利中描述的相位检测器无法检测数据与VCO时钟的相位关系，也无任何VCO控制电压。换一句话说，VCO的调节进入死区。对于试图锁定数据流的环路，捕捉范围则受到限制，入锁时间也相应较长。而本发明则利用前一采样周期的相位状态(Last_dir)，当原位于死区内的数据转换沿被检测到，即T[2]或T[5]或T[8]或T[11]被置高时，产生相应的超前或滞后脉冲以调节VCO的相位，扩展了环路的捕捉与跟踪范围，使入锁加快，同时避免了因进入盲区而导致的VCO相位漂移，使跟踪精度提高，以满足更高数率传输的要求。
本发明的另一关键电路是动态数据选择电路如图5所示。图中的Last_dir指前一采样周期的相位。此电路对所采的数据进行最优动态选择以保证所选数据的可靠性。此电路同样利用了前一采样周期的时钟与数据的相位关系，选出最靠近数据中央的采样点作为最终恢复的数据。这有效地避免了尤其在高数率传输中由于采样点不妥所造成的误采，进一步降低了误码率。
数据动态选择的机理与实现方法如图8与图9及表1所示。当前一采样周期VCO时钟相位滞后于数据时，Last_dir被置高，在这种情况下，Φ[2]最靠近数据的中央，DS[2]则被选为所恢复的数据输出，反过来，如前一采样周期VCO时钟超前，则DS[3]最适中，也就是说，DS[3]将被选为输出数据。
表1：动态数据选择真值表
| 相位关系(Last_dir) | 数据选择 |
| 高(VCO滞后) | D[0]＝DS[2] D[1]＝DS[5] D[2]＝DS[8] D[3]＝DS[11] |
| 低(VCO超前) | D[0]＝DS[3] D[1]＝DS[6] D[2]＝DS[9] D[3]＝DS[0] |
环路的锁定是基于采获的数据与VCO时钟的相位差，产生相应的超前或滞后脉冲，再通过电流泵以调节VCO的相位，最终达到减小相位差的目的。而相位差的采获则完全取决于信号逻辑电平的切换检测。换句话说，如果没有信号电平的切换被检测，VCO的调节则无法实现。用于前面所提美国专利US20060256909中的相位检测器，在相位检测上存有盲区。切换点位于Φ[2]与Φ[3]，Φ[5]与Φ[6]，或Φ[8]与Φ[9]，或Φ[11]与Φ[0]之间时，则无法产生超前或滞后脉冲，这使得锁相环的捕捉区域限于较小范围内。此外，在正常锁定情况下，一旦因任何原因落入此盲区，则将造成VCO的漂移，甚至导致失锁。本发明则利用了前一采样周期的相位超前或滞后信息，即使信号切换落于前面所提盲区内，动态相位决策电路仍能产生响应的脉冲使VCO相位改变以脱离盲区并迅速锁定。在很大程度上扩展了环路的捕捉与跟踪范围，提高了跟踪精度。相应地，它还降低了对频率锁定电路的要求，使设计变得更简洁。
此外，通过对倍频采样所得的样本进行进一步动态选择，提高了所恢复数据的可靠性，尤其在高数率传输过程中，有效地降低误码率。
Claims (4)
1.一种基于倍频相位动态检测的数据与时钟恢复系统，包括：采样电路，多相电压控制振荡器VCO，频率捕捉电路，动态相位检测电路，动态数据选择电路，电流泵和低通滤波器；其特征是：所述多相电压控制振荡器VCO产生十二相时钟Φ[11:0]输入至采样电路，数据流经所述十二相时钟倍频由采样电路采样，每个采样周期共采得十二比特数据，采样电路输出样本DS[11:0]至动态相位检测电路进行动态翻转检测，根据检测结果，动态相位检测电路产生相位超前或滞后脉冲输入电流泵，所述相位超前或滞后脉冲轮流控制电流泵以产生多相电压控制振荡器VCO的控制电压并经低通滤波器滤波后输入VCO，用于调节VCO的相位，达到对数据流的锁定；
所述动态数据选择电路利用前一采样周期的时钟与数据的相位关系，选出最靠近数据中央的采样点作为最终恢复的数据，以降低误码率。
2.根据权利要求1所述的系统，其特征是：所述动态相位检测电路利用逻辑电平翻转标志信号T[11:0]的序号来表示逻辑电平翻转所发生的位置。
3.根据权利要求2所述的系统，其特征是：所述动态相位检测电路利用前一采样周期的相位状态，对数据转换沿进行检测，当原位于死区内的数据转换沿被检测到，产生相应的超前或滞后脉冲。
4.根据权利要求3所述的系统，其特征是：所述动态数据选择电路对所采的数据进行最优动态选择以保证所选数据的可靠性。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100201132A CN101247215B (zh) | 2008-03-24 | 2008-03-24 | 非线性时钟与数据恢复电路动态捕捉与跟踪范围的扩展技术 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100201132A CN101247215B (zh) | 2008-03-24 | 2008-03-24 | 非线性时钟与数据恢复电路动态捕捉与跟踪范围的扩展技术 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101247215A CN101247215A (zh) | 2008-08-20 |
| CN101247215B true CN101247215B (zh) | 2010-11-03 |
Family
ID=39947448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008100201132A Active CN101247215B (zh) | 2008-03-24 | 2008-03-24 | 非线性时钟与数据恢复电路动态捕捉与跟踪范围的扩展技术 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101247215B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8451949B2 (en) * | 2008-10-07 | 2013-05-28 | Realtek Semiconductor Corp. | Clock-data recovery and method for binary signaling using low resolution ADC |
| CN101807917A (zh) * | 2010-03-19 | 2010-08-18 | 常州新超电子科技有限公司 | 用于多路数据流接收器的信号偏移消除模块 |
| US20130216003A1 (en) * | 2012-02-16 | 2013-08-22 | Qualcomm Incorporated | RESETTABLE VOLTAGE CONTROLLED OSCILLATORS (VCOs) FOR CLOCK AND DATA RECOVERY (CDR) CIRCUITS, AND RELATED SYSTEMS AND METHODS |
| CN103684440B (zh) * | 2012-09-04 | 2017-10-27 | 瑞昱半导体股份有限公司 | 时脉与数据回复电路以及时脉与数据回复方法 |
| TW201445887A (zh) * | 2013-05-23 | 2014-12-01 | Raydium Semiconductor Corp | 時脈嵌入式序列資料傳輸系統及時脈還原方法 |
| CN109120393B (zh) * | 2018-09-27 | 2023-10-27 | 深圳市傲科光电子有限公司 | 一种低功耗时钟数据恢复电路及接收机 |
| CN113285711B (zh) * | 2021-04-30 | 2023-03-24 | 山东英信计算机技术有限公司 | 一种回复电路和芯片 |
| CN113886300B (zh) * | 2021-09-23 | 2024-05-03 | 珠海一微半导体股份有限公司 | 一种总线接口的时钟数据自适应恢复系统及芯片 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5905769A (en) * | 1996-05-07 | 1999-05-18 | Silicon Image, Inc. | System and method for high-speed skew-insensitive multi-channel data transmission |
| CN1960184A (zh) * | 2006-05-16 | 2007-05-09 | 威盛电子股份有限公司 | 可降低死区范围的相位频率检测器 |
-
2008
- 2008-03-24 CN CN2008100201132A patent/CN101247215B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5905769A (en) * | 1996-05-07 | 1999-05-18 | Silicon Image, Inc. | System and method for high-speed skew-insensitive multi-channel data transmission |
| CN1960184A (zh) * | 2006-05-16 | 2007-05-09 | 威盛电子股份有限公司 | 可降低死区范围的相位频率检测器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101247215A (zh) | 2008-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101247215B (zh) | 非线性时钟与数据恢复电路动态捕捉与跟踪范围的扩展技术 | |
| US6310521B1 (en) | Reference-free clock generation and data recovery PLL | |
| US7756232B2 (en) | Clock and data recovery circuit | |
| US6914953B2 (en) | Multiphase clock recovery using D-type phase detector | |
| US8315349B2 (en) | Bang-bang phase detector with sub-rate clock | |
| US5633899A (en) | Phase locked loop for high speed data capture of a serial data stream | |
| JP4515111B2 (ja) | データ復元装置及びその復元方法 | |
| US4380815A (en) | Simplified NRZ data phase detector with expanded measuring interval | |
| CN100403652C (zh) | 一种相位检测器及其相位检测方法 | |
| CN100571118C (zh) | 用于时钟同步的方法和装置 | |
| EP0317159A2 (en) | Clock recovery arrangement | |
| US8036333B2 (en) | Clock and data recovery circuit and method of recovering clocks and data | |
| US8929500B2 (en) | Clock data recovery with out-of-lock detection | |
| CN208353312U (zh) | 时钟同步电路和异步数据同步电路 | |
| CN102655450A (zh) | 使用具有固定边沿密度的排列图案的频率获取 | |
| EP2988450B1 (en) | Circuit arrangement and method for clock and data recovery | |
| CN103329440A (zh) | 相位频率检测方法 | |
| US20070081619A1 (en) | Clock generator and clock recovery circuit utilizing the same | |
| US11012077B2 (en) | Integrated circuit detecting frequency and phase of clock signal and clock and data recovery circuit including the integrated circuit | |
| CN116436457B (zh) | 一种具有大频偏锁定能力的时钟数据恢复电路 | |
| CN101582693A (zh) | 时钟数据恢复器的频率检测电路与方法 | |
| WO2016134524A1 (en) | Phase tracking for clock and data recovery | |
| US7961832B2 (en) | All-digital symbol clock recovery loop for synchronous coherent receiver systems | |
| US7078938B2 (en) | Method of detecting phase difference, phase detector for performing the same and clock-and-data recovering device including the phase detector | |
| US7023944B2 (en) | Method and circuit for glitch-free changing of clocks having different phases |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20191225 Address after: Room 1529-65, building 1, Jiangcheng R & D Park, 1088 Jiangcheng Road, Sutong science and Technology Industrial Park, Nantong Development Zone, Jiangsu Province Patentee after: Jiangsu core Microelectronics Co., Ltd Address before: 309, room 3, building 21, building D, science and technology building, Wuxi Information Industry Park, No. 214028 Changjiang Road, Wuxi, Jiangsu Patentee before: Wuxi Yuanxin Microelectronics Co., Ltd. |