JP4515111B2 - データ復元装置及びその復元方法 - Google Patents

Description

本発明は高速直列データ通信のためのデータ復元装置に係り、特に、高速直列リンクでデータ復元エラー比率を減少させるデータ復元装置及びその復元方法に関する。

最近、通信技術の発達につれて、代表的なデータの伝送速度が秒当たり数十から数百ギガビットに至っている。一般的に、このような超高速通信では、並列インターフェース装置より直列インターフェース装置が多く使われる。その理由は、送受信されるデータの各ビット間のクロストーク、ノイズカップリングによって並列インターフェース装置の最大伝送距離及び伝送速度が制限されるためである。

直列インターフェース装置は、並列形式のデータを直列形式に変換して伝送し、直列形式のデータを受信して再び並列形式に変換する。
このような直列インターフェース装置は、クロック信号とデータとを同時にそれぞれ伝送する並列インターフェース装置とは異なり、クロック情報を含むデータ信号だけを伝送する。その理由は、超高速通信でデータの単位間隔が通常１ｎｓ以下に非常に狭く、伝送距離が長いため、クロック信号とデータとを同時に伝送すれば、受信端でクロック信号とデータとにスキューが発生する恐れがあるためである。したがって、送信端ではクロック情報を含むデータに変換して伝送し、受信端では受信されたデータからクロック信号とデータとを抽出しなければならない。ここで、クロック情報を含むデータ信号からクロック信号と（変換された）データとを抽出する機能を行うものがデータ復元装置である。

一般的に、データ復元装置は、オーバーサンプリング回路、トラッキング回路、位相補間回路に具現されうる。
前記オーバーサンプリング回路で行われるデータの復元過程は、次の通りである。
まず、受信端から複数のサンプリングクロック信号を発生し、受信される直列データを前記複数のサンプリングクロック信号を利用して一定間隔にラッチする。前記ラッチされたデータからトランジション区間を検出し、前記ラッチされたデータのうち前記トランジション区間の外側のデータを有効データとして出力する。ここで、前記サンプリングクロック信号の数は、一つのデータから幾つかのデータをラッチすることによって多様に変更されうる。

また、前記トラッキング回路で行われるデータの復元過程は、次の通りである。
まず、受信端でデータの中央に位置が固定されるクロック信号と、データのエッジを追従するクロック信号とを含む二つのサンプリングクロック信号を発生する。
前記二つのサンプリングクロック信号を利用して受信されるデータを一定間隔にラッチし、前記固定されたサンプリングクロック信号によってラッチされたデータを有効データとして検出する。

前記位相補間回路で行われるデータの復元過程は、次の通りである。
まず、受信端から複数のサンプリングクロック信号と、前記サンプリングクロック信号間でデータのエッジを追従する追従クロック信号とを発生する。
前記複数のサンプリングクロック信号と前記追従クロック信号とを利用して受信されるデータを一定間隔にラッチし、（前記追従クロック信号によって検出されたトランジション区間の外部でサンプリングされた）データを有効データとして検出する。

このうち、オーバーサンプリング回路は、低速回路技術を適用して具現することが容易であるため、超高速通信のための回路設計時に頻繁に使われている。このようなオーバーサンプリング回路の一例が特許文献１に記載されている。
しかし、従来のオーバーサンプリング回路は、オーバーサンプリングに使われる多重位相クロック信号のために、受信機の特性によって発生して入る直列データストリームのジッタ特性を許容しない。その結果、従来のオーバーサンプリング回路では、データ復元時にエラーが発生する可能性がある。

従来のオーバーサンプリング構造について図１ないし図３Ｂを参考として説明すれば、次の通りである。
図１は、従来技術による直列データ通信のためのデータ復元装置を示す図面である。図１で、データ復元装置１０は、ＰＬＬ（Ｐｈａｓｅ−Ｌｏｃｋｅｄ Ｌｏｏｐ）１１、オーバーサンプラ１２、クロック及びデータ復元（ＣＤＲ：Ｃｌｏｃｋ ａｎｄ Ｄａｔａ Ｒｅｃｏｖｅｒｙ）回路１３を含む。前記ＰＬＬ １１は、受信される直列データＳＩ＿ＤＡＴＡを所定間隔にサンプリングし、かつラッチするための複数のＯＳＲ（ＯＳＲは、整数オーバーサンプリング比率、すなわち、例えば、ここではＯＳＲ＝３）の位相クロック信号ＣＬＫＡ，ＣＬＫＢ，ＣＬＫＣを発生する。前記オーバーサンプラ１２は、前記複数のＯＳＲのクロック信号ＣＬＫＡ，ＣＬＫＢ，ＣＬＫＣを利用して、前記直列データＳＩ＿ＤＡＴＡを所定間隔にラッチして、対応するサンプリングデータＳＤ１〜ＳＤ３を出力する。前記ＣＤＲ １３は、前記サンプリングデータＳＤ１〜ＳＤ３からトランジション区間（すなわち、前記データストリームでのゼロクロシング）を検出し、前記サンプリングデータＳＤ１〜ＳＤ３のうち前記トランジション区間（ゼロクロシング）の外側にある何れか一つを有効データとして出力する。

前記データ復元装置１０の動作過程を、図２を参考として、さらに詳細に説明すれば、次の通りである。
図２は、図１に示されたデータ復元装置のデータ復元動作を説明するための主要信号のタイミング図である。図２では、秒当たり数ギガビット帯域の差同直列データからクロック信号及びデータを復元するために、３倍（ＯＳＲ＝３）のオーバーサンプリング回路が適用された場合を示す。図２のように、直列データＳＩ＿ＤＡＴＡが受信される時、それぞれ１ビットの直列データＤ１〜Ｄ３に対してクロック信号ＣＬＫＡ〜ＣＬＫＣを利用して、３ビットのデータをラッチする。

例えば、前記直列データＤ０が“１”であり、前記直列データＤ１，Ｄ２が“０”であり、前記直列データＤ３が“１”であると仮定すれば、図２のように、一つの直列データ当りそれぞれ３ビットのサンプリングデータが得られる。すなわち、前記データＤ０に対するサンプリングデータは“１，１，１”であり、前記データＤ１に対するサンプリングデータは“０，０，０”であり、前記データＤ２に対するサンプリングデータは“０，０，０”である。前記サンプリングデータから“１”から“０”または“０”から“１”に変わるトランジション区間（直列データゼロクロシング）Ｐ１〜Ｐ３が検出される。

この後、前記トランジション区間Ｐ１〜Ｐ３の外側のサンプルのうち１ビットのサンプリングデータが最も有効なデータである可能性が大きいため、このデータを有効データとして出力して、前記直列データ入力ストリームからデータを復元する。
しかし、このようなオーバーサンプリング回路は、サンプリングクロック信号内で直列データのトランジション分布によってデータ復元時にエラーが発生する可能性がある。

オーバーサンプリング回路によるデータ復元時にデータが正常的に復元される場合とエラーが発生する場合とを、図３Ａないし図３Ｃを参考として比較説明すれば、次の通りである。
図３Ａないし図３Ｃは、正常的にデータが復元される場合と、エラーが発生する場合とを比較説明するための直列データのアイダイヤグラムを示す図面である。

図３Ａないし図３Ｃで、太い実線の菱形に表示された部分は、直列データのアイオープン領域を示す。有効データとして検出されるサンプリングデータが前記アイオープン領域内に存在する時に、エラー発生比率が低い。
オーバーサンプリング回路によるデータ復元では、トランジション区間ＴＰ（ゼロクロシング）の外側のサンプリングデータが有効データとして検出されるので、エラー発生比率を減らすためには、前記トランジション区間ＴＰの外側にサンプリングクロック信号のエッジ（及びその結果、ラッチされたサンプル）が前記アイオープン領域内に存在しなければならない。

図３Ａを参考すれば、前記トランジション区間ＴＰ（サンプリングクロック信号ＣＬＫＣ，ＣＬＫＡ間で検出されたゼロクロシング）の外側のサンプリングクロック信号ＣＬＫＢのエッジがアイオープン領域内に存在するので、エラーなしに有効なデータを検出しうる。図３Ｂと図３Ｃとを参考すれば、前記トランジション区間ＴＰ（サンプリングクロック信号ＣＬＫＡとＣＬＫＢまたはＣＬＫＢとＣＬＫＣ間で検出されたゼロクロシング）の外側のサンプリングクロック信号ＣＬＫＣ，ＣＬＫＡのエッジがアイオープン領域内に存在していないため、エラーが発生する可能性がある。
前記のように、従来技術によるデータ復元装置は、複数のＯＳＲのオーバーサンプリングクロック信号によってサンプリングされた直列データのトランジション分布によってデータ復元時にエラーが発生する問題点がある。
米国特許第５,５８７,７０９号公報

本発明が解決しようとする技術的課題は、直列データのアイオープン領域内に複数のエッジが存在するように、複数（ＭＯＳＲ、ここで、ＭＯＳＲは、整数Ｍ倍のオーバーサンプリング比率ＯＳＲ、すなわち、Ｍ＝２、ＭＯＳＲ＝２×ＯＳＲ）のサンプリングクロック信号を発生し、第１サブセットの複数のＭＯＳＲサンプリングクロック信号または（前記第１サブセットの複数のＭＯＳＲサンプリングクロック信号間の）第２サブセットの複数のＭＯＳＲサンプリングクロック信号を選択することによって、データ復元エラーを減少させるデータ復元装置及びその復元方法を提供することである。

本発明の一面によれば、相異なる位相を有するクロック信号で構成される第１及び第２クロック信号グループを含む少なくとも二つのクロック信号グループを発生するクロック信号発生回路、及び前記直列データのアイオープン領域内に存在する前記クロック信号の上昇エッジの数によって前記少なくとも二つのクロック信号グループのうち何れか一つを選択し、選択されたクロック信号グループを使用して前記直列データをオーバーサンプリングすることによって、前記直列データから前記有効データを復元するデータ復元回路を含む高速直列リンクを通じて受信された直列データから有効データを復元するデータ復元装置が提供される。データ復元装置は、クロック信号発生回路とデータ復元回路とを含む。クロック信号発生回路は、全て異なる位相を有するクロック信号を含む少なくとも二つのクロック信号グループ（第１及び第２クロック信号グループ）を発生する。データ復元回路は、直列データのアイオープン領域に含まれるクロック信号の上昇エッジの数によって少なくとも二つのクロック信号グループのうち何れか一つを選択的に使用することによって直列データから有効データを復元する。

本発明のさらに他の一面によれば、前記データ復元方法は、全てのサンプリングクロック信号が唯一の位相を有する第１及び第２サンプリングクロック信号グループを含む少なくとも二つのクロック信号グループを発生するクロック信号発生回路と、前記少なくとも二つのサンプリングクロック信号グループのうち前記直列データのアイオープン領域内に存在する前記サンプリングクロック信号のエッジの数によって選択された何れか一つの前記サンプリングクロック信号によって前記直列データをサンプリングすることによって前記直列データから有効データを復元するデータ復元回路と、を備えるオーバーサンプリングデータ復元装置によって実行される直列データから有効データを復元するデータ復元方法が提供される。

データ復元回路は、少なくとも二つのクロック信号グループのうち直列データのアイオープン領域内に存在するクロック信号の上昇エッジの数に基づいて選択された何れか一つを選択的に使用することによって、直列データから有効（すなわち、並列）データを復元する。少なくとも二つのクロック信号グループは、複数のサンプリングクロック信号を含む。

データ復元方法は、直列データの各ビットから複数のサンプリングデータをオーバーサンプリングする段階、複数のサンプリングデータから複数の（連続的なクロック信号のエッジ間の）クロック区間それぞれからゼロクロシングトランジションが発生した回数をカウントし、それぞれのクロック信号と関連したカウント値を累積させる段階、累積されたカウント値を比較し、累積されたカウント値のうち最も大きい値を有するクロック区間（トランジション区間）を表すカウント信号を出力する段階、及び複数のサンプリングデータのうちトランジション区間から最も遠く離れた（外側の）サンプリングクロック信号によってラッチされたサンプリングデータを有効データとして出力する段階を含む。

本発明のさらに他の一面によれば、ＯＳＲのオーバーサンプリング割合で前記直列データの各ビットをオーバーサンプリングする段階、及び全ての２×ＯＳＲサンプリングクロック信号が相異なる位相を有する第１及び第２ＯＳＲサンプリングクロック信号のセットのうち、直列データのアイオープン領域内でエッジを有する複数のサンプリングクロック信号によって前記直列データをサンプリングするように、選択された何れか１セットのＯＳＲサンプリングクロック信号によって直列データの各ビットに対してＯＳＲビットのサンプリングデータをラッチする段階、を含むアイオープン領域と複数のゼロクロシングトランジションとを有する直列データの入力ストリームから有効データを復元するデータ復元方法が提供される。

本発明によるデータ復元装置及びその復元方法は、直列データのアイオープン領域内でサンプリングクロック信号のエッジが複数存在するようにサンプリングクロック信号を発生し、データ復元時にエラー発生を減少させうる。

本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施例を例示する添付図面及び図面に記載された内容を参照しなければならない。
以下、添付した図面を参照して本発明の望ましい実施例を説明することによって、本発明を詳細に説明する。各図面に提示された同じ参照符号は同じ部材を表す。

図４は、本発明の一実施例による高速直列リンクの直列データ通信のためのデータ復元装置を示すブロック図である。
図４のように、本発明の一実施例によるデータ復元装置１００は、クロック信号発生回路２００と、クロック信号選択回路３００と、オーバーサンプラ４００及びＣＤＲ ５００を含む。前記クロック信号発生回路２００は、複数のＯＳＲ（すなわち、ＯＳＲ＝３）の位相シフトされたサンプリングクロック信号（すなわち、第１、第２、及び第３サンプリングクロック信号ＣＫＯＤ１，ＣＫＯＤ２，ＣＫＯＤ３を含む第１クロック信号グループＣＬＫＯＤＤ）と、複数のＯＳＲ（すなわち、ＯＳＲ＝３）の位相シフトされたサンプリングクロック信号（すなわち、第４、第５、及び第６サンプリングクロック信号ＣＫＥＶ１，ＣＫＥＶ２，ＣＫＥＶ３を含む第２クロック信号グループＣＬＫＥＶＥＮ）とを発生する。前記第２クロック信号グループＣＬＫＥＶＥＮの位相シフトされたサンプリングクロック信号のエッジは、前記第１クロック信号グループＣＬＫＯＤＤの位相シフトされたサンプリングクロック信号のエッジ間にそれぞれ位置する。

図４で、前記クロック信号発生回路２００が３つのサンプリングクロック信号をそれぞれ含む前記第１及び前記第２クロック信号グループＣＬＫＯＤＤ，ＣＬＫＥＶＥＮを発生すると示されたが、前記第１及び前記第２クロック信号グループＣＬＫＯＤＤ，ＣＬＫＥＶＥＮに含まれるサンプリングクロック信号の数は、所望のＯＳＲ（ＯＳＲ＝判断される直列データの各ビットに対してラッチされるサンプルデータの数）によって多様に変更されうる。

前記クロック信号選択回路３００は、クロック選択信号ＳＥＬ１に応答して、前記第１クロック信号グループＣＬＫＯＤＤと、前記第２クロック信号グループＣＬＫＥＶＥＮとのうち何れか一つを選択して出力する。
前記オーバーサンプラ４００は、前記クロック信号選択回路３００から出力される前記第１及び前記第２クロック信号グループＣＬＫＯＤＤまたはＣＬＫＥＶＥＮのうち選択された何れか一つを利用して、受信される高速直列データＳＩ＿ＤＡＴＡを所定間隔（前記ＯＳＲ）にラッチし、第１ないし第３サンプリングデータＳＤＡＴＡ１〜ＳＤＡＴＡ３を出力する。

前記ＣＤＲ ５００は、前記第１ないし前記第３サンプリングデータＳＤＡＴＡ１〜ＳＤＡＴＡ３からトランジション区間を検出し、そのトランジション区間から最も遠く離れたサンプリングデータを有効データとして出力し、複数の有効データを並列データＰＡ＿ＤＡＴＡとして出力する。

図５は、図４に示されたクロック信号発生回路を詳細に示すブロック図である。図５を参考すれば、クロック信号発生回路２００は、ＰＬＬ ２１０とサブクロック信号発生回路２２０とを備える。前記ＰＬＬ ２１０は、ＰＦＤ（Ｐｈａｓｅ Ｆｒｅｑｕｅｎｃｙ Ｄｅｔｅｃｔｏｒ）２１１、チャージポンプ及びループフィルター２１２、ＶＣＯ（Ｖｏｌｔａｇｅ−Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）２１３、分周器２１４及び位相ロック検出器２１５を含む。
前記ＰＦＤ ２１１は、基準クロック信号ＣＬＫＲＥＦと分周クロック信号ＣＬＫＤＩＶとの位相及び周波数を比較して、アップ信号ＵＰまたはダウン信号ＤＮを発生する。

前記チャージポンプ及びループフィルター２１２は、前記アップ信号ＵＰまたは前記ダウン信号ＤＮによって充電または放電動作し、所定の制御電圧ＶＣＴＬを出力する。前記ＶＣＯ ２１３は、前記制御電圧ＶＣＴＬに応答して、同じ所定の周波数を有する第１ないし第３（位相シフトされた）のサンプリングクロック信号ＣＫＯＤ１，ＣＫＯＤ２，ＣＫＯＤ３を含む第１クロック信号グループＣＬＫＯＤＤを出力する。前記分周器２１４は、前記第３サンプリングクロック信号ＣＫＯＤ３を所定の分周率で分周して、前記分周クロック信号ＣＬＫＤＩＶを出力する。ここで、前記分周器２１４が前記第３サンプリングクロック信号ＣＫＯＤ３を分周すると示されたが、前記第１または前記第２サンプリングクロック信号ＣＫＯＤ１またはＣＫＯＤ２を分周することもある。

前記位相ロック検出器２１５は、前記アップ信号ＵＰまたは前記ダウン信号ＤＮの出力有無を監視して位相ロック／アンロック状態を検出し、その検出信号ＤＥＴを制御部（図示せず）に出力する。
前記サブクロック信号発生回路２２０は、ＯＳＲ（すなわち、ＯＳＲ＝３）位相シフトされたサンプリングクロック信号を含む前記第１クロック信号グループＣＬＫＯＤＤを受信し、ＯＳＲ（ＯＳＲ＝３）位相シフトされたサンプリングクロック信号（すなわち、第４ないし第６サンプリングクロック信号ＣＫＥＶ１，ＣＫＥＶ２，ＣＫＥＶ３）を含む第２クロック信号グループＣＬＫＥＶＥＮを発生する。

図６は、図５に示されたＶＣＯとサブクロック信号発生回路とを詳細に示すブロック図である。
図６で、前記ＶＣＯ ２１３は、Ｖ／Ｉコンバータ２１、複数の遅延バッファ２２〜２４及び複数の出力ドライバー２５〜２７を含む。前記Ｖ／Ｉコンバータ２１は、制御電圧ＶＣＴＬをＶ／Ｉ変換して制御電流ＩＣＴＬを出力する。前記複数の遅延バッファ２２〜２４は、前記制御電流ＩＣＴＬによって制御されて、同じ所定の周波数を有する複数の内部クロック信号ＣＫＯＤ１−ＣＫＯＤ１Ｂ〜ＣＫＯＤ３−ＣＫＯＤ３Ｂをそれぞれ出力する。前記複数のＯＳＲ（すなわち、ＯＳＲ＝３）の遅延バッファ２２〜２４は、前端の出力信号が後端に入力されるように連続的に連結される。

前記複数のＯＳＲの出力ドライバー２５〜２７は、前記内部クロック信号ＣＫＯＤ１−ＣＫＯＤ１Ｂ〜ＣＫＯＤ３−ＣＫＯＤ３Ｂを受信して、第１クロック信号グループＣＬＫＯＤＤのＯＳＲサンプリングクロック信号（すなわち、第１ないし第３サンプリングクロック信号ＣＫＯＤ１〜ＣＫＯＤ３）を出力する。

前記サブクロック信号発生回路２２０は、複数のインターポレータ２２１〜２２３で具現されうる。前記インターポレータ２２１は、前記内部クロック信号ＣＫＯＤ１−ＣＫＯＤ１Ｂ〜ＣＫＯＤ２−ＣＫＯＤ２Ｂを受信し、前記インターポレータ２２２は、前記内部クロック信号ＣＫＯＤ２−ＣＫＯＤ２Ｂ〜ＣＫＯＤ３−ＣＫＯＤ３Ｂを受信し、前記インターポレータ２２３は、前記内部クロック信号ＣＫＯＤ３−ＣＫＯＤ３Ｂ〜ＣＫＯＤ１−ＣＫＯＤ１Ｂを受信する。前記複数のＯＳＲのインターポレータ２２１〜２２３は、第２クロック信号グループＣＬＫＥＶＥＮのＯＳＲサンプリングクロック信号（すなわち、第４ないし第６サンプリングクロック信号ＣＫＥＶ１〜ＣＫＥＶ３）を出力する。

図７は、図６に示されたインターポレータを詳細に示す回路図である。
図７のように、インターポレータ２２１は、複数のＰＭＯＳトランジスタ３１〜３４と複数のＮＭＯＳトランジスタ３５〜４０とを含む。前記インターポレータ２２１は、前記第２クロック信号グループＣＬＫＥＶＥＮの前記第４サンプリングクロック信号ＣＫＥＶ１，ＣＫＥＶ１Ｂを、第１ノードＮＯＤＥ１と第２ノードＮＯＤＥ２とにそれぞれ出力する。

前記ＰＭＯＳトランジスタ３１，３４のゲートには所定の制御電圧ＶＣが入力される。前記ＰＭＯＳトランジスタ３３のゲートは、第１ノードＮＯＤＥ１に連結され、前記ＰＭＯＳトランジスタ３２のゲートは、第２ノードＮＯＤＥ２に連結される。前記ＰＭＯＳトランジスタ３１，３２のソースは、内部電圧ＶＤＤに連結され、ドレインは、前記第２ノードＮＯＤＥ２に連結される。また、前記ＰＭＯＳトランジスタ３３，３４のソースは、前記内部電圧ＶＤＤに連結され、ドレインは、前記第１ノードＮＯＤＥ１に連結される。

前記ＮＭＯＳトランジスタ３５，３７のゲートにはそれぞれ、前記内部クロック信号ＣＫＯＤ１Ｂ，ＣＫＯＤ２Ｂが入力され、ドレインは、前記第１ノードＮＯＤＥ１に連結される。
前記ＮＭＯＳトランジスタ３６，３８のゲートにはそれぞれ、前記内部クロック信号ＣＫＯＤ１，ＣＫＯＤ２が入力され、ドレインは、前記第２ノードＮＯＤＥ２に連結される。

前記ＮＭＯＳトランジスタ３５，３６のソースは、前記ＮＭＯＳトランジスタ３９のドレインに連結され、前記ＮＭＯＳトランジスタ３７，３８のソースは、前記ＮＭＯＳトランジスタ４０のドレインに連結される。
前記ＮＭＯＳトランジスタ３９，４０のゲートには、所定のバイアス電圧ＶＢが入力され、ソースにはグラウンド電圧が入力される。

前記のように構成されたインターポレータ２２１の動作に対しては、当業者なら理解できるので、ここで具体的な動作説明は省略する。また、前記インターポレータ２２２，２２３の構成も前記インターポレータ２２１と同じであるので、これに対する具体的な構成及び動作説明は省略する。

ここで、前記ＮＭＯＳトランジスタ３９，４０の電流駆動能力によって、前記第１及び前記第２サンプリングクロック信号ＣＫＯＤ１，ＣＫＯＤ２のエッジ間で前記第４サンプリングクロック信号ＣＫＥＶ１のエッジ位置が決定されうる。
例えば、前記ＮＭＯＳトランジスタ３９の電流駆動能力がさらに大きい場合、前記第４サンプリングクロック信号ＣＫＥＶ１のエッジは、前記第１サンプリングクロック信号ＣＫＯＤ１のエッジ側に偏る。一方、前記ＮＭＯＳトランジスタ４０の電流駆動能力がさらに大きい場合、前記第４サンプリングクロック信号ＣＫＥＶ１のエッジは、前記第２サンプリングクロック信号ＣＫＯＤ２のエッジ側に偏る。

本発明では、前記第４サンプリングクロック信号ＣＫＥＶ１のエッジが、前記第１及び前記第２サンプリングクロック信号ＣＫＯＤ１，ＣＫＯＤ２のエッジ間の１／２地点に位置することが望ましい。本発明の他の実施例で、例えば、追加の複数のＯＳＲのサンプリングクロック信号が第３クロック信号グループとして使われる場合、前記第４サンプリングクロック信号ＣＫＥＶ１のエッジは、前記第１及び第２サンプリングクロック信号ＣＫＯＤ１，ＣＬＫＯＤ２のエッジ間の１／３地点に位置しうる。

図８は、図４に示されたクロック信号選択回路を詳細に示す回路図である。
図８のように、前記クロック信号選択回路３００は、複数のマルチプレクサ（以下、ＭＵＸ）３０１〜３０３で具現されうる。前記複数のＯＳＲのＭＵＸ ３０１〜３０３は、選択制御信号ＳＥＬ１に応答して（複数のＯＳＲを含む）前記第１グループと（複数のＯＳＲを含む）前記第２グループとのサンプリングクロック信号のうち何れか一つのグループのサンプリングクロック信号を集団的に出力する。前記複数のＭＵＸ ３０１〜３０３は、第１ないし第３サンプリングクロック信号ＣＫＯＤ１〜ＣＫＯＤ３と第４ないし第６サンプリングクロック信号ＣＫＥＶ１〜ＣＫＥＶ３とを受信する。

前記ＭＵＸ ３０１は、前記選択制御信号ＳＥＬ１に応答して、前記第１サンプリングクロック信号ＣＫＯＤ１または前記第４サンプリングクロック信号ＣＫＥＶ１を出力する。前記ＭＵＸ ３０２は、前記選択制御信号ＳＥＬ１に応答して、前記第２サンプリングクロック信号ＣＫＯＤ２または前記第５サンプリングクロック信号ＣＫＥＶ２を出力する。前記ＭＵＸ ３０３は、前記選択制御信号ＳＥＬ１に応答して、前記第３サンプリングクロック信号ＣＫＯＤ３または前記第６サンプリングクロック信号ＣＫＥＶ３を出力する。

図９は、図４に示されたオーバーサンプラを詳細に示す図面である。図９を参考すれば、前記オーバーサンプラ４００は、複数のＯＳＲ（すなわち、ＯＳＲ＝３）のラッチ回路４０１〜４０３で具現されたが、直列データの各ビット当りラッチされるサンプリングデータビットの数によって、ラッチ回路の数は多様に変更されうる。本発明の他の実施例で、ラッチ回路の数はＭＯＳＲ（ＭＯＳＲ＝Ｍ×ＯＳＲ）と同じになり、Ｍはサンプリングクロック信号グループの数（すなわち、本実施例でＭ＝２）と同じであり、前記複数のＯＳＲのＭＵＸ ３０１，３０２，３０３は、複数のＭＯＳＲのラッチ回路からの複数のＭＯＳＲの出力をマルチプレクシングする。

前記複数のＯＳＲのラッチ回路４０１〜４０３は、第１ないし第３サンプリングクロック信号ＣＫＯＤ１〜ＣＫＯＤ３または第４ないし第６サンプリングクロック信号ＣＫＥＶ１〜ＣＫＥＶ３に応答して、受信される直列データＳＩ＿ＤＡＴＡをラッチし、第１ないし第３サンプリングデータＳＤＡＴＡ１〜ＳＤＡＴＡ３を出力する。

図１０は、図４に示されたＣＤＲを詳細に示す図面である。
図１０のように、前記ＣＤＲ ５００は、トランジション検出部５１０と、加算部５２０と、データ選択部５３０と、データ出力部５４０、及びクロック信号選択部５５０を含む。

前記トランジション検出部５１０は、複数のＯＳＲのＸＯＲゲート（すなわち、第１ないし第３ＸＯＲゲート５１１〜５１３）を含む。前記第１ＸＯＲゲート５１１は、以前に受信された第３サンプリングデータＳＤＡＴＡ３（Ｎ−１）と現在受信される第１サンプリングデータＳＤＡＴＡ１（Ｎ）（Ｎは１以上の整数）とを排他的ＯＲ（以下、ＸＯＲ）演算して、第１内部信号ＯＰＤ１を出力する。前記第２ＸＯＲゲート５１２は、前記第１サンプリングデータＳＤＡＴＡ１（Ｎ）と第２サンプリングデータＳＤＡＴＡ２（Ｎ）とを論理演算して、第２内部信号ＯＰＤ２を出力する。前記第３ＸＯＲゲート５１３は、前記第２サンプリングデータＳＤＡＴＡ２（Ｎ）と第３サンプリングデータＳＤＡＴＡ３（Ｎ）とを論理演算して、第３内部信号ＯＰＤ３を出力する。

ここで、連続的なサンプリングクロック信号間で（直列データのゼロクロシングを表す）トランジションが発生するか否かを判断するために、複数のＯＳＲの内部信号（すなわち、前記第１ないし前記第３内部信号ＯＰＤ１〜ＯＰＤ３）が使われる。
前記サンプリングクロック信号間でトランジションが発生する場合を例として挙げてさらに詳細に説明すれば、次の通りである。

まず、図１０で、前記第１ないし前記第３サンプリングデータＳＤＡＴＡ１（Ｎ）〜ＳＤＡＴＡ３（Ｎ）をラッチするために、初期に（選択制御信号ＳＥＬ１によって）選択されたサンプリングクロック信号が、第１クロック信号グループＣＬＫＯＤＤの第１ないし第３サンプリングクロック信号ＣＫＯＤ１〜ＣＫＯＤ３であると仮定する。また、説明の便宜上、前記第１サンプリングクロック信号ＣＫＯＤ１の上昇エッジと前記第２サンプリングクロック信号ＣＫＯＤ２の上昇エッジ間の間隔を、第１クロック区間という。前記第２サンプリングクロック信号ＣＫＯＤ２の上昇エッジと前記第３サンプリングクロック信号ＣＫＯＤ３の上昇エッジ間の間隔を、第２クロック区間といい、前記第３サンプリングクロック信号ＣＫＯＤ３の上昇エッジと前記第１サンプリングクロック信号ＣＫＯＤ１の上昇エッジ間の間隔を、第３クロック区間という。

例えば、前記第１内部信号ＯＰＤ１が“１”である場合、前記第１クロック区間でサンプリングデータ値がトランジションされたことが分かる。同様に、前記第２内部信号ＯＰＤ２と前記第３内部信号ＯＰＤ３とから、それぞれ前記第２及び前記第３クロック区間でそれぞれサンプリングデータ値がトランジションされたか否かが判断される。
前記加算部５２０は、前記第１ないし前記第３内部信号ＯＰＤ１〜ＯＰＤ３を受信し、複数のＯＳＲのクロック区間（すなわち、前記第１ないし前記第３クロック区間）それぞれでのトランジション発生回数をカウントし、所定時間そのカウント値を累積させる。

前記加算部５２０は、前記複数のＯＳＲの累積された前記カウント値を比較して、トランジションが最も多く発生したクロック区間を検出し、その結果としてカウント信号ＣＮＴ１〜ＣＮＴ３を出力する。前記データ選択部５３０は、前記カウント信号ＣＮＴ１〜ＣＮＴ３に応答して、所定のデータ選択信号ＳＥＬ２を出力する。これをさらに詳細に説明すれば、前記加算部５２０は、例えば、ＯＳＲが３である場合、前記第１クロック区間でトランジションが最も多く発生する時、前記カウント信号ＣＮＴ１〜ＣＮＴ３を“１００”に出力する。前記データ選択信号ＳＥＬ２は、トランジションが最も多く発生した区間で最も遠く離れたサンプリングデータを選択するための信号である。ここで、前記カウント信号ＣＮＴ１〜ＣＮＴ３が“１００”であるので、前記データ選択信号ＳＥＬ２は、前記データ出力部５４０が、前記第３サンプリングクロック信号ＣＫＯＤ３によってラッチされる前記第３サンプリングデータＳＤＡＴＡ３（Ｎ）を、有効データとして出力するように制御する。

前記クロック信号選択部５５０は、前記カウント信号ＣＮＴ１〜ＣＮＴ３を監視して前記第１ないし前記第３クロック区間が全てトランジション区間になる時、前記第１クロック信号グループＣＬＫＯＤＤが前記第２クロック信号グループＣＬＫＥＶＥＮに変更されるように（すなわち、前記第１クロック信号グループＣＬＫＯＤＤが選択解除され、前記第２クロック信号グループＣＬＫＥＶＥＮが選択されるように）、クロック信号選択信号ＳＥＬ１を出力する。

前記クロック信号選択部５５０は、前記カウント信号ＣＮＴ１〜ＣＮＴ３を所定時間（すなわち、所定数の直列データビットサイクル）ＯＲ演算して、前記第１ないし第３クロック区間で全てトランジションが発生するか否かを判断しうる。これをさらに詳細に説明すれば、前記カウント信号ＣＮＴ１〜ＣＮＴ３が連続的に、“１００”、“０１０”、“１００”のように入力されると仮定する時、この値を全てＯＲ演算すれば、“１１０”となる。前記演算結果、“１００”から前記第１クロック区間と前記第２クロック区間とで前記トランジションが発生することが分かる。この後、“００１”の前記カウント信号ＣＮＴ１〜ＣＮＴ３が入力されれば、“１１０”及び“００１”のＯＲ演算結果は“１１１”となる。前記クロック信号選択部５５０は、前記演算結果が“１１１”となる時、全ての複数のＯＳＲクロック区間（すなわち、前記第１ないし第３クロック区間）でトランジションが発生すると判断する。すなわち、前記クロック区間が全てトランジション区間になると判断する。

ここで、前記クロック区間で全てトランジションが発生する時は、図１１Ａに示されたように、直列データのアイオープン領域内にサンプリングクロック信号の上昇エッジが１つ存在することを意味するので、復元データにエラーが発生する可能性がある。したがって、この時は、図１１Ｂに示されたように、前記アイオープン領域内に前記サンプリングクロック信号の上昇エッジを幾つ存在させるために、第１複数のＯＳＲサンプリングクロック信号（すなわち、前記第１クロック信号グループＣＬＫＯＤＤの前記第１、第２、及び第３サンプリングクロック信号ＣＫＯＤ１，ＣＫＯＤ２，ＣＫＯＤ３）が選択解除され、前記第２複数のＯＳＲのサンプリングクロック信号（すなわち、前記第２クロック信号グループＣＬＫＥＶＥＮの第４、第５、及び第６クロック信号ＣＫＥＶ１，ＣＫＥＶ２，ＣＫＥＶ３）に変更されなければならない。図１１Ａ及び図１１Ｂでは、前記第１クロック信号グループＣＬＫＯＤＤから前記第２クロック信号グループＣＬＫＥＶＥＮに変更される場合が示されている。しかし、前記アイオープン領域内で検出される前記サンプリングクロック信号の上昇エッジ数によって反対の場合（前記第２複数のＯＳＲのサンプリングクロック信号が選択解除され、前記第１複数のＯＳＲのサンプリングクロック信号に変更される場合）が可能である。

次いで、前記のように構成された本発明によるデータ復元装置の動作を、図４及び図１３を参考として説明すれば、次の通りである。
図１２は、図４に示されたデータ復元装置の主要入出力信号のタイミング図である。

本発明によるデータ復元装置の動作過程を説明する前に、説明の便宜上、初期条件として第１ないし第３サンプリングクロック信号ＣＫＯＤ１〜ＣＫＯＤ３を含む第１クロック信号グループＣＬＫＯＤＤが設定されたと仮定する。また、前記第１サンプリングクロック信号ＣＫＯＤ１の上昇エッジと前記第２サンプリングクロック信号ＣＫＯＤ２の上昇エッジ間の間隔を第１クロック区間という。前記第２サンプリングクロック信号ＣＫＯＤ２の上昇エッジと前記第３サンプリングクロック信号ＣＫＯＤ３の上昇エッジ間の間隔を第２クロック区間といい、前記第３サンプリングクロック信号ＣＫＯＤ３の上昇エッジと前記第１サンプリングクロック信号ＣＫＯＤ１の上昇エッジ間の間隔を第３クロック区間という。

図１３は、図４のデータ復元装置によって行われるデータ復元過程を示すフローチャートである。図１３を参考すれば、位相ロック検出信号ＤＥＴがイネーブルされて、安定したサンプリングクロック信号の周波数が有効であることを表せば（１００１）、直列データＳＩ＿ＤＡＴＡから複数のＯＳＲのサンプリングデータ（すなわち、ＳＤＡＴＡ１〜ＳＤＡＴＡ３、ここで、ＯＳＲ＝３）を抽出する（１００２）。ここで、前記１００２段階は、オーバーサンプラ４００によって実行される。前記オーバーサンプラ４００は、図１２に示されたように、初期条件で設定された前記第１ないし前記第３サンプリングクロック信号ＣＫＯＤ１〜ＣＫＯＤ３に応答して、前記直列データＳＩ＿ＤＡＴＡを（ＯＳＲによる）所定間隔にラッチして、第１ないし第３サンプリングデータＳＤＡＴＡ１〜ＳＤＡＴＡ３を出力する。

この後、ＣＤＲ ５００（図４及び図１０を参照）のトランジション検出部５１０によって、前記複数のＯＳＲのサンプリングデータＳＤＡＴＡ１〜ＳＤＡＴＡ３から複数のＯＳＲクロック区間（すなわち、前記第１ないし前記第３クロック区間）別にトランジションの発生如何が検出される。ここで、前記トランジション検出器５１０は、入力される前記サンプリングデータＳＤＡＴＡ１（Ｎ）〜ＳＤＡＴＡ３（Ｎ），ＳＤＡＴＡ３（Ｎ−１）をブール論理演算して、前記複数のＯＳＲの内部信号（すなわち、第１ないし第３内部信号ＯＰＤ１〜ＯＰＤ３）を出力する。前記複数のＯＳＲ内部信号ＯＰＤ１〜ＯＰＤ３によって、前記第１ないし前記第３クロック区間でトランジションが発生するか否かが判断される。例えば、前記第１内部信号ＯＰＤ１が“１”である場合に前記第１クロック区間でトランジションＴＰが発生したことを表し、“０”である場合にトランジションＴＰが発生していないことを表す。

前記第２内部信号ＯＰＤ２及び前記第３内部信号ＯＰＤ３も、前記第１内部信号ＯＰＤ１と同様に、それぞれ前記第２及び前記第３クロック区間でトランジションの発生如何を表す。
また、前記ＣＤＲ ５００の加算部５２０は、複数のＯＳＲのクロック区間（すなわち、第１ないし第３クロック区間）別のトランジションの発生回数をカウントし、そのカウント値を累積させる（１００３）。さらに詳細に説明すれば、前記加算部５２０は、前記第１ないし前記第３内部信号ＯＰＤ１〜ＯＰＤ３が“１”である度にカウントし、所定時間そのカウント値を累積させる。

この後、前記加算部５２０は、各クロック区間別に累積されたカウント値を比較して、トランジションが最も多く発生したクロック区間、すなわち、トランジション区間を表すカウント信号ＣＮＴ１〜ＣＮＴ３を出力する（１００４）。
次いで、クロック信号選択部５５０は、前記カウント信号ＣＮＴ１〜ＣＮＴ３を監視して、前記第１ないし前記第３クロック区間が全て前記トランジション区間になるか否かを判断する（１００５）。

前記１００５段階で、前記第１ないし前記第３クロック区間が全て前記トランジション区間になる場合、サンプリングクロック信号を第２クロック信号グループＣＬＫＥＶＥＮの第４ないし第６サンプリングクロック信号ＣＫＥＶ１〜ＣＫＥＶ３に変更する（１００６）。ここで、前記全てのクロック区間が前記トランジション区間になるということは、直列データのアイオープン領域内にサンプリングクロック信号の上昇エッジが一つ存在するということを表す。この後、前記１００２段階にリターンして前記過程を反復する。

また、前記１００５段階で、全てのクロック区間がトランジション区間にならない場合、前記トランジション区間から最も遠く離れたサンプリングデータを有効データとして出力する（１００７）。この後、前記１００２段階にリターンして前記過程を反復する。
ここで、前記１００６段階のように、サンプリングクロック信号が変更される場合、変更された時点から前記変更されたサンプリングクロック信号によってラッチされたサンプリングデータが入力されるまでは、所定時間がかかる。

前記所定時間の間、前記１００７段階での有効データ出力は例外的に行われる。例えば、前記サンプリングクロック信号が前記第２クロック信号グループＣＬＫＥＶＥＮに変更される時、アイオープン領域内に存在する二つのサンプリングクロック信号の上昇エッジのうち、右側クロック信号によってラッチされたデータを有効データとして出力する。また、前記サンプリングクロック信号が前記第１クロック信号グループＣＬＫＯＤＤに変更される時、アイオープン領域内に存在する二つのサンプリングクロック信号の上昇エッジのうち、左側クロック信号によってラッチされたデータを有効データとして出力する。

本発明は、図面に示された実施例を参考として説明されたが、これは例示的なものに過ぎず、当業者なら、これから多様な変形及び均等な他の実施例が可能であることが分かる。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決定されなければならない。

本発明によるデータ復元装置及びその復元方法は、データ復元エラーを減少させるので、本発明によるデータ復元装置及びその復元方法が適用された高速の直列データ通信システムでさらに正確にデータが伝送される。

従来の直列データ通信のためのデータ復元装置を示す図面である。 図１に示されたデータ復元装置のデータ復元動作を説明するための主要信号のタイミング図である。 ＡないしＣは、正常的にデータが復元される場合と、エラーが発生する場合とを比較説明するための直列データのアイダイヤグラムを示す図面である。 本発明の一実施例による高速直列リンクの直列データ通信のためのデータ復元装置を示すブロック図である。 図４に示されたクロック信号発生回路を詳細に示すブロック図である。 図５に示されたＶＣＯとサブクロック信号発生回路とを詳細に示すブロック図である。 図６に示されたインターポレータを詳細に示す回路図である。 図４に示されたクロック信号選択回路を詳細に示す回路図である。 図４に示されたオーバーサンプラを詳細に示す図面である。 図４に示されたＣＤＲを詳細に示す図面である。 Ａ及びＢは、図４に示されたデータ復元装置で使われるサンプリングクロック信号のエッジと直列データとを表すタイミング図である。 図４に示されたデータ復元装置に入力され、前記データ復元装置内で使われる主要信号のタイミング図である。 図４のデータ復元装置によって行われるデータ復元過程を示すフローチャートである。

符号の説明

１００ データ復元装置
２００ クロック信号発生回路
３００ クロック信号選択回路
４００ オーバーサンプラ
５００ ＣＤＲ
ＳＩ＿ＤＡＴＡ 高速直列データ
ＣＬＫＯＤＤ，ＣＬＫＥＶＥＮ 第１及び第２クロック信号グループ
ＳＥＬ１ クロック選択信号
ＳＤＡＴＡ１,ＳＤＡＴＡ２,ＳＤＡＴＡ３ 第１ないし第３サンプリングデータ
ＰＡ＿ＤＡＴＡ 並列データ

Claims (20)

1. 高速直列リンクを通じて受信される直列データから有効データを復元するデータ復元装置において、
   相異なる位相を有するクロック信号でそれぞれ構成される第１及び第２クロック信号グループを含む少なくとも二つのクロック信号グループを発生するクロック信号発生回路と、
   前記直列データのアイオープン領域内に存在する前記クロック信号の上昇エッジの数が複数となる前記少なくとも二つのクロック信号グループのうち何れか一つを選択し、選択されたクロック信号グループを使用して前記直列データをオーバーサンプリングすることによって、前記直列データから前記有効データを復元するデータ復元回路と、を含むことを特徴とするデータ復元装置。
2. 前記データ復元回路は、
   クロック選択信号に応答して、前記少なくとも二つのクロック信号グループのうち何れか一つを選択するクロック信号選択回路と、
   前記少なくとも二つのクロック信号グループのうち選択された何れか一つに応答して前記直列データをラッチし、前記直列データの各ビット当りＯＳＲビットのサンプリングデータを出力するオーバーサンプラと、
   前記直列データの各ビット当りＯＳＲビットのサンプリングデータのうち何れか一つを有効データとして選択し、前記サンプリングデータビットの論理値に応答して前記クロック選択信号を出力するクロック及びデータ復元回路と、を含むことを特徴とする請求項１に記載のデータ復元装置。
3. 前記クロック信号発生回路は、
   それぞれ相異なる位相を有する少なくともＯＳＲサンプリングクロック信号を発生するＰＬＬを含むことを特徴とする請求項１に記載のデータ復元装置。
4. 前記クロック信号発生回路は、
   前記第１クロック信号グループのＯＳＲクロック信号を発生するＰＬＬと、
   前記第２クロック信号グループのＯＳＲクロック信号を発生するサブクロック信号発生回路と、を含むことを特徴とする請求項１または３に記載のデータ復元装置。
5. 前記第１クロック信号グループは、相異なるＯＳＲ位相を有するＯＳＲサンプリングクロック信号を含み、前記ＯＳＲは少なくとも３であり、前記第２クロック信号グループは前記第１クロック信号グループの前記ＯＳＲ位相と相異なる多重位相を有するＯＳＲクロック信号を含むことを特徴とする請求項１に記載のデータ復元装置。
6. 前記ＰＬＬは、それぞれの上昇エッジが同じ間隔で配置されるように第１ないし第３サンプリングクロック信号を発生し、
   前記サブ−クロック信号発生回路は、それぞれの上昇エッジが同じ間隔で配置されるように第４ないし第６サンプリングクロック信号を発生することを特徴とする請求項４に記載のデータ復元装置。
7. 前記サブ−クロック信号発生回路は、
   前記第１及び前記第２サンプリングクロック信号に応答して前記第４サンプリングクロック信号を発生する第１サブ−クロック信号発生回路と、
   前記第２及び前記第３サンプリングクロック信号に応答して前記第５サンプリングクロック信号を発生する第２サブ−クロック信号発生回路と、
   前記第１及び前記第３サンプリングクロック信号に応答して前記第６サンプリングクロック信号を発生する第３サブ−クロック信号発生回路と、を含むことを特徴とする請求項４または６に記載のデータ復元装置。
8. 前記第１ないし前記第３サブ−クロック信号発生回路は、
   インターポレータであることを特徴とする請求項７に記載のデータ復元装置。
9. 前記第４サンプリングクロック信号の上昇エッジは、前記第１サンプリングクロック信号の上昇エッジと前記第２サンプリングクロック信号の上昇エッジ間に位置し、
   前記第５サンプリングクロック信号の上昇エッジは、前記第２サンプリングクロック信号の上昇エッジと前記第３サンプリングクロック信号の上昇エッジ間に位置し、
   信号の上昇エッジと前記第１サンプリングクロック信号の上昇エッジ間に位置することを特徴とする請求項６に記載のデータ復元装置。
10. 前記クロック信号選択回路は、
    前記第１クロック信号グループと前記第２クロック信号グループとを受信し、前記クロック選択信号に応答して、前記第１クロック信号グループと前記第２クロック信号グループのうち何れか一つを出力する複数のマルチプレクサを含むことを特徴とする請求項２に記載の高速直列リンクでデータ復元時にエラー発生を減少させるデータ復元装置。
11. 前記クロック信号選択回路から出力される前記クロック信号グループは、ＯＳＲサンプリングクロック信号間のＯＳＲクロック区間を定義するエッジを有するＯＳＲサンプリングクロック信号を含み、
    前記クロック及びデータ復元回路は、
    それぞれの前記ＯＳＲクロック区間の間にゼロクロシングトランジションの発生如何を表す内部信号を出力するトランジション検出部と、
    前記ＯＳＲクロック区間別に前記ゼロクロシングトランジションの発生回数をカウントし、そのカウント値を所定時間の間にそれぞれ累積させ、累積された前記カウント値を相互比較してカウント信号を出力する加算部と、
    前記カウント信号に応答して、サンプリングデータ選択信号を出力するデータ選択部と、
    前記データ選択信号に応答して、前記複数のサンプリングデータのうち何れか一つを出力するデータ出力部と、を含むことを特徴とする請求項２に記載のデータ復元装置。
12. 前記クロック信号選択回路は、前記カウント信号に応答して、前記クロック選択信号を出力するクロック信号選択部をさらに含むことを特徴とする請求項２に記載のデータ復元装置。
13. 前記カウント信号は、累積された前記カウント値が最も大きいクロック区間（以下、トランジション区間という）を表し、
    前記データ出力部は、前記データ選択信号に応答して、前記トランジション区間から最も遠く離れた前記サンプリングクロック信号によってラッチされる前記サンプリングデータを前記有効データとして出力することを特徴とする請求項１１に記載の高速直列リンクでデータ復元時にエラー発生を減少させるデータ復元装置。
14. 前記クロック信号選択回路は、前記第１クロック信号グループと前記第２クロック信号グループとを含む前記少なくとも二つのクロック信号グループのうち前記直列データのアイオープン領域内でエッジを有する複数のサンプリングクロック信号を含む何れか一つのクロック信号グループを選択することを特徴とする請求項１２に記載のデータ復元装置。
15. 前記クロック信号選択部は、前記カウント信号を監視し、前記ＯＳＲクロック区間が全て前記トランジション区間になる時、前記クロック選択信号を出力して前記オーバーサンプラによって使われている現在選択されたクロック信号グループを選択解除することを特徴とする請求項１２に記載のデータ復元装置。
16. 直列データから有効データを復元するデータ復元方法において、
    前記データ復元方法は、全てのサンプリングクロック信号が唯一の位相を有する第１及び第２サンプリングクロック信号グループを含む少なくとも二つのクロック信号グループを発生するクロック信号発生回路と、
    前記少なくとも二つのサンプリングクロック信号グループのうち前記直列データのアイオープン領域内に存在する前記サンプリングクロック信号のエッジの数が複数となるよう選択された何れか一つの前記サンプリングクロック信号によって前記直列データをサンプリングすることによって前記直列データから有効データを復元するデータ復元回路と、を備えるオーバーサンプリングデータ復元装置によって実行されることを特徴とするデータ復元方法。
17. 前記少なくとも二つのクロック信号グループがそれぞれエッジ間にＯＳＲクロック区間が存在するＯＳＲサンプリングクロック信号を含み、
    前記データ復元方法は、
    前記直列データの各ビットからＯＳＲビットのサンプリングデータをサンプリングし、かつラッチする段階と、
    前記ＯＳＲクロック区間それぞれでゼロクロシングトランジションが発生する回数をカウントし、前記ＯＳＲクロック区間それぞれのカウント値を累積させる段階と、
    前記ＯＳＲの累積されたカウント値を比較し、前記累積されたカウント値のうち最も大きい値を有するクロック区間を表すカウント信号を出力する段階と、
    前記クロック信号によって指示されるクロック区間から最も遠く離れた前記サンプリングクロック信号によってラッチされる前記サンプリングデータを前記有効データとして出力する段階と、を含むことを特徴とする請求項１６に記載のデータ復元方法。
18. 前記カウント信号を監視してゼロクロシングトランジションが前記ＯＳＲクロック区間それぞれで発生する時、前記少なくとも二つのサンプリングクロック信号グループのうち現在選択された何れか一つを選択解除する段階と、
    前記ＯＳＲカウント値をリセットさせ、前記少なくとも二つのサンプリングクロック信号グループのうち新しく選択された何れか一つの前記サンプリングクロック信号によって次に受信される直列データをサンプリングする段階と、を含むことを特徴とする請求項１７に記載のデータ復元方法。
19. 前記直列データの前記アイオープン領域内でエッジを有する複数のサンプリングクロック信号によって前記直列データをサンプリングするために、前記少なくとも二つのクロック信号グループのうち何れか一つが選択されることを特徴とする請求項１６に記載のデータ復元方法。
20. アイオープン領域と複数のゼロクロシングトランジションとを有する直列データの入力ストリームから有効データを復元するデータ復元方法において、
    ＯＳＲのオーバーサンプリング割合で前記直列データの各ビットをオーバーサンプリングする段階と、
    全ての２×ＯＳＲサンプリングクロック信号が相異なる位相を有する第１及び第２ＯＳＲサンプリングクロック信号のセットのうち、直列データのアイオープン領域内でエッジの数が複数となるよう選択された何れか１セットのＯＳＲサンプリングクロック信号によって直列データの各ビットに対してＯＳＲビットのサンプリングデータをラッチする段階と、を含むことを特徴とするデータ復元方法。

Images