TWI398151B - 資料時脈回復電路 - Google Patents

資料時脈回復電路 Download PDF

Info

Publication number
TWI398151B
TWI398151B TW098112775A TW98112775A TWI398151B TW I398151 B TWI398151 B TW I398151B TW 098112775 A TW098112775 A TW 098112775A TW 98112775 A TW98112775 A TW 98112775A TW I398151 B TWI398151 B TW I398151B
Authority
TW
Taiwan
Prior art keywords
signal
data
data signal
clock
frequency
Prior art date
Application number
TW098112775A
Other languages
English (en)
Other versions
TW201039595A (en
Inventor
Jr I Lee
Ke Chung Wu
Original Assignee
Univ Nat Taiwan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Nat Taiwan filed Critical Univ Nat Taiwan
Priority to TW098112775A priority Critical patent/TWI398151B/zh
Priority to US12/572,173 priority patent/US8284885B2/en
Publication of TW201039595A publication Critical patent/TW201039595A/zh
Application granted granted Critical
Publication of TWI398151B publication Critical patent/TWI398151B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Manipulation Of Pulses (AREA)

Description

資料時脈回復電路
本發明係有關於一種資料時脈回復電路，特別是有關於一種可操作在全速運作下的資料時脈回復電路。
一般而言，相較於二元(Binary)架構，線性(Linear)架構之資料時脈回復電路較易於分析與設計，且具有較佳的輸出相位雜訊(即相位雜訊較小)與擾動(Jitter)。習知線性資料時脈回復電路多大使用以正反器為基礎的相位偵測器，但是，由於有限的正反器延遲(CK-toQ delay)以及必須執行的脈寬比較操作，導致以正反器為基礎的相位偵測器無法操作在高速下。
近來，隨著電子裝置之操作頻率提高，提出了線性資料時脈回復電路平行化的架構，且在平行化架構下，線性資料時脈回復電路則必須操作在半速(half-rate)或四分之一速(quarter-rate)下。但是，此平行化架構需要更多相位之時脈信號，且與操作在全速(full-rate)之資料時脈回復電路比較下，操作在半速或四分之一速的資料時脈回復電路具有較差的相位雜訊(即相位雜訊較大)。
因此，本發明提出一種資料時脈回復電路，其可操作在高速下且具有線性特性。
本發明提供一種資料時脈回復電路，用以接收資料信號且產生一時脈信號。此資料時脈包括回復電路震盪器、相位偵測器、以及第一電壓-電流轉換器。震盪器根據震盪電壓來產生時脈信 號。相位偵測器接收資料信號。此相位偵測器包括混波器，用以偵測資料信號與時脈信號間之相位差，並產生表示相位差之相位偵測信號。第一電壓-電流轉換器接收相位偵測信號，並根據相位偵測信號之電壓來產生第一電流信號來改變震盪電壓。
為使本發明之上述目的、特徵和優點能更明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下。
第1圖係表示根據本發明實施例之資料時脈回復電路。參閱第1圖，資料時脈回復電路1接收資料信號Din，且產生回復資料信號Dout與時脈信號CKout。資料時脈回復電路1包括輸入緩衝器10、相位偵測器11、電壓-電流轉換器12及13、震盪器14、時脈緩衝器15、正反器16、以及頻率偵測器17。震盪器14係以壓控震盪器來實施，其根據節點N10之震盪電壓V10來產生時脈信號CKout。時脈信號CKout透過時脈緩衝器15而緩衝輸出至相位偵測器11、電壓-電流轉換器12、正反器16、以及頻率偵測器17。
在此實施例中，相位鎖定係由相位偵測器11以及電壓-電流轉換器12來操作。參閱第1圖，相位偵測器11包括延遲鏈110、邏輯閘111、以及混波器112。延遲鏈110包括複數級串接之延遲單元110a-110d。資料信號Din傳送至緩衝器10，且緩衝器10緩衝資料信號Din以產生一資料緩衝訊號Vin至延遲鏈110與邏輯閘111。在此實施例中，緩衝器10係用以加強資料信號Din，但本發明不限制於具有緩衝器10。在其他實施例中，緩衝器10可省略，因此，資料信號Din則直接傳送至延遲鏈110與邏輯閘111。藉由延遲單元110a-110d之延遲操作，延遲單元110a-110d 分別產生延遲資料信號Va、Vb、Vc、及Vd。參閱第2圖，最終延遲資料信號Vd與資料緩衝信號Vin間之相位差為資料信號Din之資料週期Td的二分之一。在此實施例中，延遲單元110a-110d係執行相同延遲時間的延遲操作，換句話說，每一延遲單元110a-110d將各自其輸入信號延遲資料週期Td的八分之一以產生各自之輸出信號。舉例來說，延遲單元110a接收資料緩衝信號Vin，並將其延遲資料週期Td的八分之一以產生延遲資料信號Va，且延遲單元110b接收延遲資料信號Va，並將其延遲資料週期Td的八分之一以產生延遲資料信號Vb給延遲單元110c，其餘以此類推。
在此實施例中，邏輯閘111係以互斥(XOR)閘來實現。邏輯閘111接收資料緩衝信號Vin與最終延遲資料信號Vd，並對此兩信號進行XOR邏輯運算以產生運算結果信號Vxor。參閱第2圖可得知，當資料緩衝信號Vin發生轉態時(由高位準變為低位準及由低位準變為高位準時)，運算結果信號Vxor由低位準變為高位準，而當最終延遲資料信號Vd發生轉態時，運算結果信號Vxor則由高位準變為低位準。因此，根據運算結果信號Vxor可得知資料信號Din之位準變化以及資料緩衝信號Vin與最終延遲資料信號Vd之間的相位差。
混波器112接收運算結果信號Vxor與時脈信號CKout，並將運算結果信號Vxor與時脈信號CKout之反相信號進行混合。在電路等效上，混波器112為一乘法器，將運算結果信號Vxor與時脈信號CKout之反相信號進行相乘，以產生相位偵測信號Vmixer。參閱第2圖，相位偵測信號Vmixer可表示資料緩衝信號Vin與時脈信號CKout間之的相位差，詳細來說，相位偵測信號Vmixer之脈波寬度正比於資料緩衝信號Vin與時脈信號 CKout間之的相位差。
電壓-電流轉換器12接收相位偵測信號Vmixer，並根據相位偵測信號Vmixer之電壓來產生電流信號Ip1來改變節點N10上之震盪電壓V10。震盪器14則依據震盪電壓V10之變化來改變時脈信號CKout之頻率，並透過時脈緩衝器15來緩衝輸出時脈信號CKout。
根據上述相位偵測器11與電壓-電流轉換器12之操作，節點N10之震盪電壓V10根據資料緩衝信號Vin與時脈信號CKout間之的相位差而改變，且震盪器14依據震盪電壓V10之變化來改變時脈信號CKout之頻率，藉此調整時脈信號CKout之相位，使其最終與資料緩衝信號Vin之相位一致。
如第1圖所示，震盪器14所產生之時脈信號CKout被傳送至正反器16。正反器16接收延遲資料信號Vb，並根據時脈信號CKout之下降緣來取樣延遲資料信號Vb以產生回復資料信號Dout。參閱第2圖，延遲資料信號Vb與資料信號Din間之相位差為資料週期Td的四分之一。當時脈信號CKout之相位鎖定時，時脈信號CKout之下降緣對齊延遲資料信號Vb之資料週期的中央。因此，以時脈信號CKout之下降緣來取樣延遲資料信號Vb可獲得較佳的回復資料信號Dout。
在考量到資料信號Din之三態(tri-state)特性下，當資料信號Din連續處於相同位準時，為了避免相位偵測迴路受到其他的擾動影響，相位偵測器11之平均輸出必須為零，即相位偵測信號Vmixer之工作週期(duty cycle)為50%。參閱第2圖，當資料信號Din連續處於相同位準時，相位偵測信號Vmixer與時脈信號CKout同相位。在此情況下，若電路不匹配(Mismatch)之因素而導致時脈信號CKout導致之工作週期不等於50%，則 混波器112所產生之偵測信號Vmixer之平均電壓不等於零，電壓-電流轉換器12則會相應產生平均為非零之電流信號Ip1，進而改變震盪器14所產生之時脈信號CKout之頻率，造成相位雜訊以及擾動變差。因此，在一些實施例中，震盪器14所產生之時脈信號CKout傳送至電壓-電流轉換器12。電壓-電流轉換器12對相位偵測信號Vmixer與時脈信號CKout之反相信號執行相加運算，並根據相加運算結果產生電流信號Ip1。參閱第2圖，當資料信號Din連續處於相同位準時，相位偵測信號Vmixer與時脈信號CKout同相位。由於電壓-電流轉換器12對相位偵測信號Vmixer與時脈信號CKout之反相信號執行相加運算，此相加運算結果為零。因此，當資料信號Din連續處於相同位準，藉由上述相加運算來抵銷其平均電壓不等於零之相位偵測信號Vmixer。此時，電壓-電流轉換器12根據此相加運算結果來產生平均為零之電流信號Ip1，使得相位偵測迴路不受到其他的擾動影響。
在此實施例中，頻率鎖定操作係由頻率偵測器17與電壓-電流轉換器13來執行。第3圖係表示第1圖中頻率偵測器17之詳細電路。參閱第3圖，頻率偵測器17包括正反器30-32。正反器30接收延遲資料信號Va與時脈信號CKout，且根據延遲資料信號Va來取樣時脈信號CKout以產生取樣信號Q1。正反器31接收延遲資料信號Vc與時脈信號CKout，且根據延遲資料信號Vc來取樣時脈信號CKout以產生取樣信號Q2。取樣信號Q1與Q2之頻率代表資料信號Din與時脈信號CKout之頻率差。取樣信號Q1與Q2之相位關係(領先或落後)則表示此頻率差之正負。為了獲得取樣信號Q1與Q2之相位關係，正反器32則根據該取樣信號Q2之下降緣來取樣取樣信號Q1以產生頻率偵測信 號Q3。電壓-電流轉換器13再根據頻率偵測信號Q3之電壓來產生電流信號Ip2來改變震盪電壓V10。震盪器14則依據震盪電壓V10之變化來改變時脈信號CKout之頻率，並透過時脈緩衝器15來緩衝輸出時脈信號CKout，藉此調整時脈信號CKout之頻率，使其最終與資料信號Din之頻率一致。
舉例來說，當時脈信號CKout之頻率大於資料信號Din之頻率(頻率差為正)時，取樣信號Q2之相位領先取樣信號Q1，因此，取樣信號Q3等於邏輯高位準(即”1”)。此時，電壓-電流轉換器13根據頻率偵測信號Q3之電壓來產生電流信號Ip2來改變震盪電壓V10，且震盪器14則依據震盪電壓V10之變化來降低時脈信號CKout之頻率。相反地，當時脈信號CKout之頻率小於資料信號Din之頻率(頻率差為負)時，取樣信號Q2之相位落後取樣信號Q1，因此，取樣信號Q3等於邏輯低位準(即”0”)。此時，電壓-電流轉換器13根據頻率偵測信號Q3之電壓來產生電流信號Ip2來改變震盪電壓V10，且震盪器14則依據震盪電壓V10之變化來提高時脈信號CKout之頻率。
在一些實施例中，由頻率偵測器17與電壓-電流轉換器13所執行的頻率鎖定操作可自動地啟動或關閉。參閱第3圖，取樣信號Q2之反相信號提供至電壓-電流轉換器13以開啟或關閉電壓-電流轉換器13。當正在執行頻率鎖定時，由於資料信號Din與時脈信號CKout間具有頻率差，因此取樣信號Q2會在高與低位準(”1”與”0”)之間切換，以進行時脈信號CKout之頻率調整。當時脈信號CKout之頻率接近或等於資料信號Din之頻率時，取樣信號Q2維持在邏輯高位準(”1”)。因此，取樣信號Q2之反相信號(”0”)關閉電壓-電流轉換器13，使得頻率鎖定操作自動地關閉。
參閱第1圖，時脈緩衝器15緩衝輸出的時脈信號CKout會傳送至相位偵測器11、電壓-電流轉換器12、正反器16、以及頻率偵測器17。這些元件與線路會造成相當大的寄生電容。因此，在一些實施例中，時脈緩衝器15係採用低阻尼式(Under-damped)設計，以提供穩定且夠大的頻寬。參閱第4A圖，時脈緩衝器15包括兩電感L、兩電阻Rs、兩電容C、電晶體M40及M41、以及電流源CS，其中，電容C是輸出端OUT上的等效寄生電容。參閱第4A圖，一組之電感L與電阻Rs是以串聯方式耦接。而參閱第4B圖，其表示一組並聯之電感L與電阻Rp，其中，電阻Rp是將串聯電路L-Rs轉換為並聯電路L-Rp後的所獲得之等效電阻。時脈緩衝器15之輸入端IN耦接震盪器14以接收時脈信號CKout。時脈緩衝器15透過輸出端OUT緩衝輸出時脈信號CKout。
在另一些實施例中，可透過利用串接之緩衝級來提升時脈緩衝器15之操作頻寬。每一緩衝級具有與第4A圖之相同電路。除了最後一級外，每一級之輸出端OUT耦接其下一級之輸入端IN。每一緩衝級可操作在不同之工作頻率，以使在所需之頻率附近具有穩定且夠大之頻寬。如第5圖所示，假設時脈緩衝器15係以兩緩衝級所組成，其第一緩衝級係操作在，且其第二 級係操作在。根據波形所示，時脈緩衝器15之整體工作頻寬因此增加。
綜上所述，本案實施例之相位偵測器11係利用混波器112來進行相位比較，而非利用正反器。因此，相位偵測器11可操作在高速下。此外，參閱第6圖，其表示資料信號Din與時脈信號CKout之相位差對電壓-電流轉換器12之電流信號Ip1之模擬關係示意圖。根據第6圖可得知，此關係具有較大的線性區域 LR，即相位偵測器11與電壓-電流轉換器12所操作之鎖定具有較佳的線性特性。因此，此實施例之資料時脈回復電路1可操作在高速下且具有線性特性。本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1‧‧‧資料時脈回復電路
10‧‧‧緩衝器
11‧‧‧相位偵測器
12、13‧‧‧電壓-電流轉換器
14‧‧‧震盪器
15‧‧‧時脈緩衝器
16‧‧‧正反器
17‧‧‧頻率偵測器
30、31、32‧‧‧正反器
110‧‧‧延遲鏈
111‧‧‧邏輯閘
112‧‧‧混波器
110a-110d‧‧‧延遲單元
C‧‧‧電容
CS‧‧‧電流源
L‧‧‧電感
N10‧‧‧節點
M40、M41‧‧‧電晶體
Rp、Rs‧‧‧電阻
CKout‧‧‧時脈信號
Din‧‧‧資料信號
Dout‧‧‧回復資料信號
Ip1、Ip2‧‧‧電流信號
LR‧‧‧線性區域
Q1、Q2‧‧‧取樣信號
Q3‧‧‧頻率偵測信號
Td‧‧‧資料週期
V10‧‧‧震盪電壓
Va、Vb、Vc、及Vd‧‧‧延遲資料信號
Vin‧‧‧資料緩衝信號
Vmixer‧‧‧相位偵測信號
Vxor‧‧‧運算結果信號
IN‧‧‧時脈緩衝器之輸入端
OUT‧‧‧時脈緩衝器之輸出端
第1圖表示根據本發明實施例之資料時脈回復電路；第2圖表示第1圖之資料時脈回復電路之信號波形圖；第3圖表示根據本發明實施例之頻率偵測器之詳細電路；第4A圖表示根據本發明實施例之時脈緩衝器之電路示意圖；第4B圖表示第4A圖中，一組串聯之電感與電阻的並聯等效電路示意圖；第5圖表示根據本發明實施例之多級時脈緩衝器之工作頻寬示意圖；以及第6圖表示根據本發明實施例之資料時脈回復電路之線性特性示意圖。
1‧‧‧資料時脈回復電路
10‧‧‧緩衝器
11‧‧‧相位偵測器
12、13‧‧‧電壓-電流轉換器
14‧‧‧震盪器
15‧‧‧時脈緩衝器
16‧‧‧正反器
17‧‧‧頻率偵測器
110‧‧‧延遲鏈
111‧‧‧邏輯閘
112‧‧‧混波器
110a-110d‧‧‧延遲單元
CKout‧‧‧時脈信號
Din‧‧‧資料信號
Dout‧‧‧回復資料信號
Ip1、Ip2‧‧‧電流信號
N10‧‧‧節點
Q2‧‧‧取樣信號
Q3‧‧‧頻率偵測信號
V10‧‧‧震盪電壓
Va、Vb、Vc、及Vd‧‧‧延遲資料信號
Vmixer‧‧‧相位偵測信號
Vxor‧‧‧運算結果信號
Vin‧‧‧資料緩衝信號

Claims (15)

  1. 一種資料時脈回復電路，用以接收一資料信號且產生一時脈信號，包括：一震盪器，用以根據一震盪電壓來產生該時脈信號；一相位偵測器，用以接收該資料信號，其中，該相位偵測器包括一混波器，用以偵測該資料信號與該時脈信號間之一相位差，並產生表示該相位差之一相位偵測信號；以及一第一電壓-電流轉換器，用以接收該相位偵測信號，並根據該相位偵測信號之電壓來產生一第一電流信號來改變該震盪電壓；其中，該相位偵測器包括：一延遲鏈，用以接收該資料信號，並將該資料信號延遲以產生一最終延遲資料信號；以及一邏輯閘，對該資料信號與該最終延遲資料信號執行一邏輯運算以產生一運算結果信號，其中，該運算結果信號表示該資料信號之位準變化；其中，該混波器混合該運算結果信號與該時脈信號以產生該相位偵測信號，且該相位偵測信號之脈波寬度正比於該相位差；其中，該延遲鏈包括：一第一延遲單元，用以接收該資料信號，並將該資料信號延遲一既定時間以產生一第一延遲資料信號；一第二延遲單元，用以接收該第一延遲資料信號，並將該第一延遲資料信號延遲該既定時間以產生一第二延遲資料信號；一第三延遲單元，用以接收該第二延遲資料信號，並將該第 二延遲資料信號延遲該既定時間以產生一第三延遲資料信號；以及一第四延遲單元，用以接收該第三延遲資料信號，並將該第三延遲資料信號延遲該既定時間以產生該最終延遲資料信號；該資料時脈回復電路，更包括：一頻率偵測器，耦接至該相位偵測器，用以根據該時脈信號、該第一延遲資料信號、以及該第三延遲資料信號來偵測該資料信號與該時脈信號間之一頻率差，並產生表示該頻率差之一頻率偵測信號；以及一第二電壓-電流轉換器，用以接收該頻率偵測信號，並根據該頻率偵測信號之電壓來產生一第二電流信號來改變該震盪電壓。
  2. 如申請專利範圍第1項所述之資料時脈回復電路，其中，該邏輯閘為一互斥閘。
  3. 如申請專利範圍第1項所述之資料時脈回復電路，其中，該最終延遲資料信號與該資料信號間之相位差為該資料信號之資料週期的二分之一。
  4. 如申請專利範圍第1項所述之資料時脈回復電路，其中，該既定延遲時間為該資料信號之資料週期的八分之一。
  5. 如申請專利範圍第1項所述之資料時脈回復電路，更包括一正反器，用以接收該第二延遲資料信號，並根據該時脈信號來取樣該第二延遲資料信號以產生一回復資料信號，其中，該第二延遲資料信號與該資料信號間之相位差為該資料信號之資料週期的四分之一。
  6. 如申請專利範圍第1項所述之資料時脈回復電路，其中，該頻率偵測器包括：一第一正反器，用以接收該第一延遲資料信號，且根據該第一延遲資料信號來取樣該時脈信號以產生一第一取樣信號；一第二正反器，用以接收該第三延遲資料信號，且根據該第三延遲資料信號來取樣該時脈信號以產生一第二取樣信號；以及一第三正反器，用以接收該第一取樣信號與該第二取樣信號，且根據該第二取樣信號來取樣該第一取樣信號以產生該頻率偵測信號，其中，該頻率偵測信號表示該時脈信號之頻率大於或小於該資料信號之頻率。
  7. 如申請專利範圍第6項所述之資料時脈回復電路，其中，該第二電壓-電流轉換器受控於該第二取樣信號，當該時脈信號之頻率相近於該資料信號之頻率時，該第二取樣信號維持在一位準以關閉該第二電壓-電流轉換器。
  8. 一種資料時脈回復電路，用以接收一資料信號且產生一時脈信號，包括：一震盪器，用以根據一震盪電壓來產生該時脈信號；一相位偵測器，用以接收該資料信號，其中，該相位偵測器包括一混波器，用以偵測該資料信號與該時脈信號間之一相位差，並產生表示該相位差之一相位偵測信號；以及一第一電壓-電流轉換器，用以接收該相位偵測信號，並根據該相位偵測信號之電壓來產生一第一電流信號來改變該震盪電壓；其中，該相位偵測器延遲該資料信號並產生一第一延遲資料 信號與一第二延遲資料信號，且該資料時脈回復電路更包括：一頻率偵測器，耦接至該相位偵測器，用以根據該時脈信號、該第一延遲資料信號、以及該第二延遲資料信號來偵測該資料信號與該時脈信號間之一頻率差，並產生表示該頻率差之一頻率偵測信號；以及一第二電壓-電流轉換器，用以接收該頻率偵測信號，並根據該頻率偵測信號之電壓來產生一第二電流信號來改變該震盪電壓。
  9. 如申請專利範圍第8項所述之資料時脈回復電路，其中，該第一延遲資料信號與該資料信號之間相位差為該資料信號之資料週期的八分之一，且該第二延遲資料信號與該資料信號之間相位差為該資料信號之資料週期的八分之三。
  10. 如申請專利範圍第8項所述之資料時脈回復電路，其中，該頻率偵測器包括：一第一正反器，用以接收該第一延遲資料信號，且根據該第一延遲資料信號來取樣該時脈信號以產生一第一取樣信號；一第二正反器，用以接收該第二延遲資料信號，且根據該第二延遲資料信號來取樣該時脈信號以產生一第二取樣信號；以及一第三正反器，用以接收該第一取樣信號與該第二取樣信號，且根據該第二取樣信號來取樣該第一取樣信號以產生該頻率偵測信號，其中，該頻率偵測信號表示該時脈信號之頻率大於或小於該資料信號之頻率。
  11. 如申請專利範圍第10項所述之資料時脈回復電路，其中，該第二電壓-電流轉換器受控於該第二取樣信號，當該時脈 信號之頻率相近於該資料信號之頻率時，該第二取樣信號維持在一位準以關閉該第二電壓-電流轉換器。
  12. 一種資料時脈回復電路，用以接收一資料信號且產生一時脈信號，包括：一震盪器，用以根據一震盪電壓來產生該時脈信號；一相位偵測器，用以接收該資料信號，其中，該相位偵測器包括一混波器，用以偵測該資料信號與該時脈信號間之一相位差，並產生表示該相位差之一相位偵測信號；以及一第一電壓-電流轉換器，用以接收該相位偵測信號，並根據該相位偵測信號之電壓來產生一第一電流信號來改變該震盪電壓；其中，該第一電壓-電流轉換器更接收該時脈信號，且對該相位偵測信號與該時脈信號之反相信號執行相加運算，並根據該相加運算結果產生該第一電流信號。
  13. 如申請專利範圍第12項所述之資料時脈回復電路，其中，當該資料信號連續處於相同位準時，該相位偵測信號與該時脈信號同相，且該第一電壓-電流轉換器根據該相加運算結果所產生之該第一電流信號之淨電流等於零。
  14. 如申請專利範圍第1、8或12項所述之資料時脈回復電路，更包括一時脈緩衝器，耦接該震盪器，用以緩衝輸出該時脈信號。
  15. 如申請專利範圍第14項所述之資料時脈回復電路，其中，該時脈緩衝器係為低阻尼式緩衝器。
TW098112775A 2009-04-17 2009-04-17 資料時脈回復電路 TWI398151B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098112775A TWI398151B (zh) 2009-04-17 2009-04-17 資料時脈回復電路
US12/572,173 US8284885B2 (en) 2009-04-17 2009-10-01 Clock and data recovery circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098112775A TWI398151B (zh) 2009-04-17 2009-04-17 資料時脈回復電路

Publications (2)

Publication Number Publication Date
TW201039595A TW201039595A (en) 2010-11-01
TWI398151B true TWI398151B (zh) 2013-06-01

Family

ID=42980547

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098112775A TWI398151B (zh) 2009-04-17 2009-04-17 資料時脈回復電路

Country Status (2)

Country Link
US (1) US8284885B2 (zh)
TW (1) TWI398151B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI495318B (zh) 2012-08-30 2015-08-01 Realtek Semiconductor Corp 時脈與資料回復電路以及時脈與資料回復方法
CN103684440B (zh) * 2012-09-04 2017-10-27 瑞昱半导体股份有限公司 时脉与数据回复电路以及时脉与数据回复方法
US9337997B2 (en) 2013-03-07 2016-05-10 Qualcomm Incorporated Transcoding method for multi-wire signaling that embeds clock information in transition of signal state
US9374216B2 (en) 2013-03-20 2016-06-21 Qualcomm Incorporated Multi-wire open-drain link with data symbol transition based clocking
US9313058B2 (en) 2013-03-07 2016-04-12 Qualcomm Incorporated Compact and fast N-factorial single data rate clock and data recovery circuits
US9755818B2 (en) * 2013-10-03 2017-09-05 Qualcomm Incorporated Method to enhance MIPI D-PHY link rate with minimal PHY changes and no protocol changes
US9203599B2 (en) 2014-04-10 2015-12-01 Qualcomm Incorporated Multi-lane N-factorial (N!) and other multi-wire communication systems
US9735948B2 (en) 2013-10-03 2017-08-15 Qualcomm Incorporated Multi-lane N-factorial (N!) and other multi-wire communication systems
CN108599759B (zh) * 2018-05-10 2022-09-30 深圳市国微电子有限公司 基于内嵌时钟位的时钟cdr电路及控制装置
CN112260685B (zh) * 2019-07-22 2023-08-11 创意电子股份有限公司 时脉数据回复装置与方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5399995A (en) * 1994-04-08 1995-03-21 Raytheon Company CMOS circuit providing 90 degree phase delay
US20070036257A1 (en) * 2005-08-11 2007-02-15 Wei Hu Apparatus and method for clock data recovery with low lock frequency
US7436904B2 (en) * 2003-02-20 2008-10-14 Samsung Electronics Co., Ltd. Data recovery apparatus and method for decreasing data recovery error in a high-speed serial link
US7522686B2 (en) * 2004-08-06 2009-04-21 Postech CMOS burst mode clock data recovery circuit using frequency tracking method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5566204A (en) * 1994-05-02 1996-10-15 Raytheon Company Fast acquisition clock recovery system
US20020184577A1 (en) * 2001-05-29 2002-12-05 James Chow Precision closed loop delay line for wide frequency data recovery
US7034591B2 (en) * 2004-08-30 2006-04-25 Texas Instruments Incorporated False-lock-free delay locked loop circuit and method
US7983361B2 (en) * 2007-04-26 2011-07-19 Mediatek Inc. Clock data recovery circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5399995A (en) * 1994-04-08 1995-03-21 Raytheon Company CMOS circuit providing 90 degree phase delay
US7436904B2 (en) * 2003-02-20 2008-10-14 Samsung Electronics Co., Ltd. Data recovery apparatus and method for decreasing data recovery error in a high-speed serial link
US7522686B2 (en) * 2004-08-06 2009-04-21 Postech CMOS burst mode clock data recovery circuit using frequency tracking method
US20070036257A1 (en) * 2005-08-11 2007-02-15 Wei Hu Apparatus and method for clock data recovery with low lock frequency

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Daniel Abramovitch,"Phase-Locked Loops : A Control Centric Tutorial", Proceedings of the American Control Conference, IEEE, May 8-10, 2002, Vol. 1, pp. 1-15 *
Jri Lee and Mingchung Liu,"A 20-Gb/s Burst-Mode Clock and Data Recovery Circuit using Injection-Locking Technique", IEEE Journal of Solid-State Circuits, Vol. 43, No. 3, Mar. 2008, pp. 619-630 *
Seema Butala Anand and Behzad Razavi,"A CMOS Clock Recovery Circuit for 2.5-Gb/s NRZ Data", IEEE Journal of Solid-State Circuits, Vol. 36, No. 3, Mar. 2001, pp. 432-439 *

Also Published As

Publication number Publication date
TW201039595A (en) 2010-11-01
US8284885B2 (en) 2012-10-09
US20100264967A1 (en) 2010-10-21

Similar Documents

Publication Publication Date Title
TWI398151B (zh) 資料時脈回復電路
JP4093961B2 (ja) 位相ロックループ回路、遅延ロックループ回路、タイミング発生器、半導体試験装置及び半導体集積回路
JP5564550B2 (ja) Ｐｌｌ回路
JP5590867B2 (ja) タイム／デジタルコンバーター及びデジタル位相ロックループ
JP2007110370A (ja) デジタル位相検出器
US7515666B2 (en) Method for dynamically changing the frequency of clock signals
US9083280B2 (en) Techniques for phase detection
US20170005786A1 (en) Programmable frequency divider providing a fifty-percent duty-cycle output over a range of divide factors
JP2010119077A (ja) 位相比較器、ｐｌｌ回路、及び位相比較器の制御方法
US10396805B2 (en) Wide capture range reference-less frequency detector
WO2008053562A1 (fr) Détecteur de différence de phase et procédé de détection de différence de phase
KR100902291B1 (ko) 인터폴레이션을 이용한 고해상도의 시간검출장치 및 이를이용한 시간검출방법
US7437137B2 (en) Mixer system
Ye et al. Techniques for phase noise suppression in recirculating DLLs
US7257184B2 (en) Phase comparator, clock data recovery circuit and transceiver circuit
US7477111B2 (en) Digitally controlled oscillator
Arya et al. Design and analysis of a symmetric phase locked loop for low frequencies in 180 nm technology
KR100769690B1 (ko) 주파수 전압 변환기 기반의 클럭 생성 장치 및 주파수 전압변환기 기반의 클럭 생성 장치를 이용한 인터페이스 장치
US6674309B1 (en) Differential time sampling circuit
JP3209188B2 (ja) Ｐｌｌ回路
US11711200B2 (en) Multiphase clock generators with digital calibration
JP2019096936A (ja) 可変遅延回路、ｐｌｌ周波数シンセサイザ、電子機器
JP5747070B2 (ja) 位相同期ループ回路及び発振方法
Tajalli et al. Duty-cycle controller for low-jitter frequency-doubling DLL
Wang et al. A 28Gbps reference-less VCO based CDR with separate proportional path technology in 65nm CMOS