JP5161196B2 - クロック異常検知システム - Google Patents

クロック異常検知システム Download PDF

Info

Publication number
JP5161196B2
JP5161196B2 JP2009276394A JP2009276394A JP5161196B2 JP 5161196 B2 JP5161196 B2 JP 5161196B2 JP 2009276394 A JP2009276394 A JP 2009276394A JP 2009276394 A JP2009276394 A JP 2009276394A JP 5161196 B2 JP5161196 B2 JP 5161196B2
Authority
JP
Japan
Prior art keywords
clock
serial communication
abnormality detection
bit
detection system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009276394A
Other languages
English (en)
Other versions
JP2011120059A (ja
Inventor
健二 今本
景示 前川
直樹 柴田
洋一 杉田
剛 竹原
秀夫 作山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2009276394A priority Critical patent/JP5161196B2/ja
Priority to GB1208385.3A priority patent/GB2508788B/en
Priority to PCT/JP2010/071156 priority patent/WO2011068080A1/ja
Publication of JP2011120059A publication Critical patent/JP2011120059A/ja
Application granted granted Critical
Publication of JP5161196B2 publication Critical patent/JP5161196B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/041Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042Detectors therefor, e.g. correlators, state machines
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0079Receiver details
    • H04L7/0083Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/041Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/044Speed or phase control by synchronisation signals using special codes as synchronising signal using a single bit, e.g. start stop bit

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

本発明は、外部装置からシリアル通信を受け入れて、その通信を元にクロックの異常動作を検知するクロック異常検知システムに関する。
クロックとは、コンピュータやデジタル回路が動作する際、複数の電子回路の同期を取るために使用される周期的な信号である。クロックが異常動作した場合、電子回路の同期が取れず、予期せぬ誤動作を引き起こす可能性がある。そのため、クロック動作が正常であるか診断するためのクロック異常検知システムが必要となる。
例えば、光ディスクの記録再生装置における従来の異常検知システムでは、光ディスクで用いられるウォブル信号の周波数とクロック周波数を比較することで、クロック異常を検知する。ウォブル信号とは、光ディスクに設けられた所定の振幅および周期をもった微小な溝からの反射光の強度変化による信号を指す。ウォブル信号の周波数は光ディスクからデータを読み取るための搬送波として用いられる。
従来手法では、光ディスクから検出したウォブル信号の周期をクロック信号によりカウントした値と、ウォブル信号が正常に得られた場合の周期をカウントした値とを比較する。両者に差がある場合、ウォブル信号の周波数異常、もしくはクロック動作異常と判断される。
また、例えば、特許文献1には、シリアル入力回路において、通信完了時間と正常時の通信完了時間がずれていればクロック異常と判断する技術が開示され、特許文献2には、受信信号の周期をクロック信号でカウントし、そのカウント値が正常状態でのカウント数とずれていればクロック異常と判断し、カウント数が極端に小さい場合は、受信信号がノイズによる影響とみなし、クロック異常としない技術が開示されている。
また、特許文献3には、外部クロックの周期が1周期経過するまでの間に、AD変換器の変換したデジタルデータを複数個取得し、その取得した複数のデジタルデータが1つでも異なる場合に、AD変換器の故障(クロック線の断線によるAD変換器の故障)と判断する技術が開示されている。
特開2002−27016号公報 特開2000−222829号公報 特開2000−236388号公報
上述のシステムは光ディスクの記録再生装置であるためウォブル信号を用いることができるが、一般の環境ではウォブル信号のように所定の振幅および周期をもった信号は得られないという問題点があった。
また、上述のシステムはウォブル信号の代わりにシリアル通信を用いることもできるが、振幅や周期が所定のものであるため、送信機は診断のためにテスト用の信号を送信する必要がある。また従来手法では、信号に通信ノイズが重畳すると受信信号の周期を誤ってカウントしてしまい、クロック動作の異常と誤判断するという問題点があった。
本発明は上記の問題に鑑み、所定の振幅および周期をもった信号が得られない環境においても、外部装置からシリアル通信を受け入れることによりクロック異常を検知するシステムであり、通信にノイズが重畳した場合でもノイズによる影響とクロック異常動作の影響を判定するクロック異常検知システムを提供することを目的とする。
なお、クロック異常とは、正常時の所定クロック動作速度よりも高速もしくは低速に動作する状態を指す。
上記目的を達成するため、本発明の第一の特徴は、クロック発生装置と、シリアル通信受信装置と、受信したシリアル通信の周期とクロックの周期を比較することでクロック異常を検知するクロック異常検知装置とを有するクロック異常検知システムであることを要旨とする。
また、上記クロック異常検知装置は、検知した異常の発生傾向を解析することにより、通信ノイズによる影響とクロック異常を識別するノイズ識別機能を有することを特徴とする。
本発明によれば、所定の振幅および周期をもった信号が得られない環境においても、外部装置からシリアル通信を受け入れることによりクロック異常を検知できる。またシリアル通信にノイズが重畳した場合でも、ノイズによる影響とクロック異常動作の影響を識別できる。
図1は本発明の実施例1によるクロック異常検知システムの構成の一例を示す図である。 図2は本発明の実施例2によるクロック異常検知システムの構成の一例(図1記載の構成に複数の送信機利用、および異常クロック特定装置を追加した構成)を示す図である。 図3は本発明の実施例1および2での受信機によるクロック異常検知により警報を出力するまでの手順を示すフローチャートである。 図4は本発明の実施例1および2での受信機によるクロック異常検知により警報を出力するまでの手順を示すフローチャートである。図3の手順に加え、ビット値の不一致が発生した箇所の傾向を元に不一致が発生した要因(クロック異常、もしくは通信ノイズ)を特定する処理を行う。 図5は本発明の実施例1および2での受信機によるクロック異常検知により警報を出力するまでの手順を示すフローチャートである。図4の手順に加え、シリアル通信を行った送信機・受信機の故障発生率を元に異常が発生したクロックを特定する処理を行う。 図6は本発明の実施例1および2での受信信号を読み込むタイミングを表した図である。併せて、送信機クロックと受信機クロックが同期することで正しく受信信号が読み取られる様子を示している。 図7は本発明の実施例1および2での受信信号を読み込むタイミングを表した図である。受信機クロックが送信機クロックよりも早く動作しているため、ビット値の区切り前後で読み込んだビット値が不一致となる様子を示している。 図8は本発明の実施例1および2での受信信号を読み込むタイミングを表した図である。受信機クロックが送信機クロックよりも遅く動作しているため、ビット値の区切り前後で読み込んだビット値が不一致となる様子を示している。 図9は本発明の実施例1および2での受信信号を読み込むタイミングを表した図である。送信機クロックと受信機クロックは同一速度で動作しているが、通信ノイズによりビット値の区切り前後で読み込んだビット値が不一致となる様子を示している。 図10は本発明の実施例1および2での受信信号を読み込むタイミングを表した図である。クロック動作の誤差許容範囲を考慮して読み込む範囲を変更している様子を示している。
以下、本発明の実施の形態について、図面を参照して説明する。ただし、図面は模式的なものであることに留意すべきである。
図1に本実施例の構成を示す。本実施例では、シリアル通信を送信する送信機1と、送信機1からネットワーク3を介して送られてきたシリアル通信を受信してクロック異常を検知する受信機2が利用される。送信機1は、クロック発生装置11、シリアル通信送信装置12により構成される。また受信機2は、クロック発生装置21、シリアル通信装置12から送られてきたシリアル通信を受信するためのシリアル通信受信装置22、シリアル通信の受信データを元にクロック異常を検知するクロック異常検知装置23により構成される。
図6を用いて調歩同期によるシリアル通信について説明する。データを送受信する場合、無情報の時には送信機1はストップビットを連続送信する。情報送信の前には、スタートビットを1ビット送信し、その後にデータを7〜8ビット、パリティビットを1ビット送信し、最後にストップビットを1〜2ビット送信する。
スタートビットの値は0、ストップビットは1と規定されている。送信機1は各ビットを一定周期おきに送信する。このとき、送信する周期は送信機1のクロック発生装置11を用いて測定する。受信機2側も同様にクロック発生装置21を用い、受信した信号を所定周期おきに読み取り、ビット列として信号を受信する。
以下では、調歩同期を用いたシリアル通信を行う場合のクロック異常検知システムについて記述するが、クロック同期型シリアル通信でも同様に実施できる。クロック同期型シリアル通信の場合、データ信号と別に一定周期で0と1を繰り返すクロック信号が送付される。そのため、このクロック信号を受信信号として用いることで、下記記載のシステムと同様のクロック異常検知システムが構成される。
次に、図6を用いてクロックの異常検知動作について説明する。検知処理手順のフローチャート図を図3に示す。以下、受信データ1ビット当たりの周期を基本周期と呼ぶ。基本周期中は受信信号が一定であり、周期ごとにビット値の区切り目がある。受信信号は送信機により作成されるため、区切り位置は送信機1のクロック発生装置11により決定され、受信信号を読み込むタイミングは受信機2のクロック発生装置21により決定される。
該シリアル通信受信装置22は送信機のシリアル通信送信装置12から送信されるシリアル通信を受信する(S300)。
該受信機2は受信信号の立下りを検知したら、そのときの時間をスタートビットの開始時間と認識し、自身のクロック発生装置21により発生したクロックに基づき、基本周期ごとに送信される各ビットの区切り目の前後の受信信号を読み込み、そのビット値を記録する(S301)。
該シリアル通信受信装置22はストップビットを読み込んだら読み込みを停止し、読み込んだビット値をクロック異常検知装置23へ送る。ストップビットが0の場合はフレーミングエラーとなるが、その場合でも読み込んだビット値をクロック異常検知装置23へ送る。該クロック異常検知装置23は、区切り位置の直後のビット値をチェックする(S302)。
1基本周期後の区切り位置の直前のビット値が一致した場合はクロック異常なしと判断し、所定時間経過後、再度診断を実施する。ビット値が不一致となる場合はクロック異常と判断し(S303)、警報を出力する。
あるビットの区切り位置から次の区切り位置の間は本来ビット値が変化することはないため、区切り位置前後のビット値が一致している場合は異常と判断されない。しかしビット値が区切り位置前後で変化しているということは、送信機側と受信機側のクロックがずれて動作したことで、受信機側のクロックパルス発生装置21により求められる区切り位置が実際の受信信号の区切り位置からずれたと推定される。よってビット値の一致検証をすることによりクロック異常を検出できる。
受信信号を読み込むタイミングは、クロック利用するシステムが許容するクロックずれの許容範囲に応じて決定しても良い。読込タイミングをシステムのクロック誤差許容範囲に応じて決定した場合の読込タイミングを図10に示す。
図10において、基本周期をT秒とし、クロックの許容誤差範囲を±Eパーセントとした場合、この許容誤差範囲内となる最短周期をS秒、最長周期をL秒とおく。このとき、S=T×(1−E/100)、L=T×(1+E/100)となる。
クロック異常検知処理を行う場合、スタートビットを検出してからS秒待機し、その後L−S秒間受信信号を読み込む。読込の間に受信信号にビットの区切り目が検出された場合、その検出した時間からS秒間待機し、その後L−S秒間受信信号を読み込んで区切り目の検出を試みる。
ビット値の区切り目は、受信信号を読み込み始めてから初めてビット値が変化した場所とする。同一ビット値が続き、ビットの区切り目が検出されない場合は、最後に受信信号の読み込みを開始した時間からS秒後に受信信号の読み込みを開始し、最後に受信信号の読み込みを終了した時間からL秒後まで読み込んで区切り目の検出を試みる。以降、ストップビットを読み込むまで同様の処理を行う。
該クロック異常検知装置23は、ビット値の不一致が発生する傾向を元にクロック異常を判断しても良い。ビット値の不一致は、クロック動作に異常が発生した場合だけでなく、通信ノイズが発生した箇所でも見られる。
ただし、ビット値不一致が発生する箇所はその要因によって異なる。通信ノイズが要因の場合はノイズが発生した箇所でのみビット値が不一致となるのに対し、クロック異常の場合は区切り位置のずれが累積するためビット値不一致が複数箇所で発生する。
よって、ビット値不一致が発生した箇所の傾向を元に通信ノイズとクロック異常を識別した上で、警報を出力しても良い。この処理を加えた処理手順のフローチャート図を図4に示す。
該シリアル通信受信装置22は送信機のシリアル通信送信装置12から送信されるシリアル通信を受信する(S400)。受信した信号の最初に含まれるスタートビットを読み込んだら、自身のクロック発生装置21により発生したクロックに基づき、基本周期ごとに送信される各ビットの区切り目の前後の受信信号を読み込み、そのビット値を記録する(S401)。
該シリアル通信受信装置22はストップビットを読み込んだら読み込みを停止し、読み込んだビット値をクロック異常検知装置23へ送る。該クロック異常検知装置23は、区切り位置の直後のビット値をチェックし、1基本周期後の区切り位置の直前のビット値と不一致となる箇所を記録する(S402)。
ビット値が全て一致した場合はクロック異常なしと判断し、所定時間経過後に再度診断を実施する(S403)。
不一致となる箇所が検出された場合、該受信信号が送られた際の通信路の状況(ビット誤り率など)を元に不一致が発生した要因を特定する(S404)。
通信ノイズと推定される場合にはクロック異常なしと判断し、所定時間経過後に再度診断を実施する。それ以外の場合はクロック異常と判断し、警報を出力する(S405)。
クロックに異常が発生し、正常時より高速動作した場合の不一致発生例を図7、低速動作した場合の例を図8、通信ノイズによる不一致発生の例を図9にそれぞれ示す。
通信ノイズがビット不一致の要因となる場合と比較して、クロック異常の場合はビット値が不一致となる箇所が複数回発生する確率が明らかに高くなるため、ベイズ推定やデータマイニングなどの統計学的手法を用いることで不一致発生要因の高精度な特定が可能となる。
該クロック異常検知装置23は、通信ノイズを識別するため、受信データに付加されたパリティビットのチェックやECC(Error Correcting Code)、CRC(Cyclic Redundancy
Check)などの通信エラー検知手法により、受信データに通信エラーが含まれていないか確認しても良い。
該クロック異常検知装置23は、エラー訂正の結果を元にビット誤りを含まない受信データのみをクロック異常検知に用いても良い。
また複数の送信機や通信場所、通信時間帯など通信環境に応じてビット誤り率を測定し、ビット誤り率に応じて異常検知の実施要否や警報出力の要否を判断しても良い。例えばビット誤り率が高い(通信ノイズが多い)環境ではクロック異常検知の検知精度が低いと判断し、その時点での受信データを異常検知に用いないよう選別しても良い。
該クロック異常検知装置23は、上記の通信エラーを確認する処理において所定回数以上の通信エラーが検知された場合、クロック異常と判断しても良い。すなわち、上記記載の手法では各ビット区切りの前後2箇所以上を読み込むが、各ビットを所定のタイミングで1度ずつ読み込んで受信信号に通信エラーが含まれていないか確認し、クロック異常を判断しても良い。
また、上記記載の手法と同様、受信信号を読み込むタイミングはクロックを利用するシステムが許容するクロックずれの許容範囲に応じて決定しても良い。このとき、通信エラーの原因を識別するため、通信エラーが発生したビットの箇所に関する情報を用いても良い。
通信エラーが発生する原因は通信ノイズとクロック異常の2つがありうるが、その原因が通信ノイズである場合、受信したビット列のうちどのビットに対しても等しくエラーが発生しうる。
一方、クロック異常が原因の場合、受信信号と受信側の該クロック発生装置21の同期は累積的にずれるため、最初に受信するスタートビットでエラーが発生する確率は最も低く、後方のビットほど高くなる。そのため、エラーが発生したビットの箇所を元に、統計学的手法を用いることで通信エラー発生要因の高精度な特定が可能となる。
実施例2では、複数の送信機からのシリアル通信による受信信号を元に、多数決によるビット不一致要因の特定、クロック異常発生元の特定を行っても良い。独立なクロック発生装置を利用している複数の送信機から信号を受信し、そのずれを検証して多数決により異常なクロックの特定が可能となる。この場合の装置構成を図2に示す。
例えば、受信機が送信機1aおよび送信機1bから信号を受信してクロックのずれを検証した結果、送信機1aの信号からはクロック異常が検出されないが1bの信号からは異常が検出された場合を考える。この場合、送信機1aと受信機のクロックは同一速度であり、送信機1bのみ異なる速度と判断されるため、多数決により送信機1bのクロック異常と判断できる。
また、送信機1a、1bの両方の信号からクロック異常が検出された場合、受信機のクロック異常と判断できる。受信機2は複数の送信機1a、1b、・・・からのシリアル通信を受信したら、それぞれの通信を用いてクロック異常検知装置23によりクロック異常検知を行う。その結果を元に、異常クロック特定装置24は多数決により異常が発生したクロックを特定する。
また、上記システムでは各クロック発生装置の故障発生率が同一と想定しているが、クロックごとに故障発生率が異なる場合、そのクロックの故障発生率を元に異常が発生したクロックを特定しても良い。
例えば、送信機1のクロック発生装置11の故障発生確率が受信機2と比較して非常に小さいとする。この場合、受信機2が送信機1からの通信を用いてクロック異常が検知された場合、受信機2は自身のクロック発生装置21が故障した確率が高いと判断できる。
複数の送信機を用いて多数決を行う場合も、この故障発生率を元に評価を重みづけして異常クロックを特定しても良い。故障発生率を元に評価を重みづけした場合のクロック異常検知のフローチャート図を図5に示す。
クロック異常を検出するまでの手順(S500〜S505)は実施例1と同一である。異常が検出された場合、各クロックの故障発生率を元に評価の重みづけを行い(S506)、異常が発生したクロックの特定を行う(S507)。
クロックが特定されない場合、引き続き単一もしくは複数の送信機から送られるシリアル通信を受信し、クロック異常検知を行う。異常クロックが特定された場合、警報を出力する。この場合、警報には異常が発生しているクロックの情報を含んでも良い。
異常クロック特定装置24により異常動作するクロックを特定する際に用いられる故障発生率を算出するため、過去のクロック異常検知による警報発生回数や頻度を履歴として記録しても良い。履歴は、各受信機が個別に記録しても良いし、各受信機が出力した全ての警報を集中管理しても良い。またクロック発生装置の故障発生率は、その装置を製造したメーカが保証する値を指標として用いても良い。
列車制御システムや自動車制御、エレベータ制御など安全性が重要となる制御システムにおいて、システム内部で用いられるクロックの動作異常を高精度に検知することにより、異常が発生した場合でもシステムを安全に停止、もしくは復旧することが出来る。
1 送信機
2 受信機
3 ネットワーク
11 クロック発生装置
12 シリアル通信送信装置
21 クロック発生装置
22 シリアル通信受信装置
23 クロック異常検知装置
24 異常クロック特定装置
S300 シリアル通信受信手順
S301 受信信号読込手順
S302 ビット値一致検証手順
S303 ビット値不一致検証手順
S400 シリアル通信受信手順
S401 受信信号読込手順
S402 ビット値一致検証手順
S403 ビット値不一致検証手順
S404 ビット値不一致発生要因特定手順
S405 クロック異常有無検証手順
S500 シリアル通信受信手順
S501 受信信号読込手順
S502 ビット値一致検証手順
S503 ビット値不一致検証手順
S504 ビット値不一致発生要因特定手順
S505 クロック異常有無検証手順
S506 故障発生率に基づいた評価の重みづけ手順
S507 異常クロック特定可否検証手順

Claims (6)

  1. シリアル通信を送信する1台もしくは複数台の送信機と、シリアル通信を受信する受信機と、ネットワークとにより構成されたクロック異常検知システムにおいて、
    該送信機は、他受信機とシリアル通信を行うためのシリアル通信送信装置とシリアル通信による送信信号を作成するためのクロックを発生するクロック発生装置とを有し、
    該受信機は、該シリアル通信を受信するためのシリアル通信受信装置と、該シリアル通信を読み込むタイミングを決定するためのクロックを発生するクロック発生装置と、該シリアル通信受信装置が受信した受信信号における各ビットの基本周期の区切り前後の信号を読み込み、各ビットの基本周期の区切りの直後に読み込んだビット値がその次の基本周期の区切りの直前に読み込んだビット値と不一致となる場合、クロック異常と判定して警報を出力するクロック異常検知装置とを有することを特徴とするクロック異常検知システム。
  2. 請求項1に記載のクロック異常検知システムにおいて、
    該クロック異常検知装置は、基本周期の区切り前後でビット値が不一致となった場合に、その不一致が発生した傾向や通信環境の特性を元に不一致が発生した要因を特定し、通信ノイズが要因であると推定される場合はクロックが正常と判断して警報を出力しない機能を有することを特徴とするクロック異常検知システム。
  3. 請求項1または請求項2に記載のクロック異常検知システムにおいて、
    該シリアル通信受信装置は、該クロック発生装置を利用する外部システムが許容するクロックの誤差範囲を元に受信信号を読み込むタイミングを決定する機能を有することを特徴とするクロック異常検知システム。
  4. 請求項1ないし請求項3のいずれかに記載のクロック異常検知システムにおいて、
    複数の送信機から受信したシリアル通信を元に異常が発生したクロックを多数決により特定する異常クロック特定装置を有することを特徴とするクロック異常検知システム。
  5. 請求項1ないし請求項4のいずれかに記載のクロック異常検知システムにおいて、
    該異常クロック特定装置は、各クロックの故障発生率を元に各クロックの評価を重みづけして異常が発生したクロックを特定する機能を有することを特徴とするクロック異常検知システム。
  6. 請求項1ないし請求項5のいずれかに記載のクロック異常検知システムにおいて、
    該シリアル通信受信装置が受信した受信信号に含まれるビット値を読み込み、該ビット値では通信異常となる場合、クロック異常ではないと判定して警報を出力しないクロック異常検知装置を有することを特徴とするクロック異常検知システム。
JP2009276394A 2009-12-04 2009-12-04 クロック異常検知システム Expired - Fee Related JP5161196B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009276394A JP5161196B2 (ja) 2009-12-04 2009-12-04 クロック異常検知システム
GB1208385.3A GB2508788B (en) 2009-12-04 2010-11-26 Clock signal error detection system
PCT/JP2010/071156 WO2011068080A1 (ja) 2009-12-04 2010-11-26 クロック異常検知システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009276394A JP5161196B2 (ja) 2009-12-04 2009-12-04 クロック異常検知システム

Publications (2)

Publication Number Publication Date
JP2011120059A JP2011120059A (ja) 2011-06-16
JP5161196B2 true JP5161196B2 (ja) 2013-03-13

Family

ID=44114927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009276394A Expired - Fee Related JP5161196B2 (ja) 2009-12-04 2009-12-04 クロック異常検知システム

Country Status (3)

Country Link
JP (1) JP5161196B2 (ja)
GB (1) GB2508788B (ja)
WO (1) WO2011068080A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013219277A1 (de) * 2013-09-25 2015-03-26 Dr. Johannes Heidenhain Gmbh Positionsmesseinrichtung und Verfahren zur Überprüfung eines Arbeitstaktsignals
DE102014225867A1 (de) * 2014-12-15 2016-06-16 Dr. Johannes Heidenhain Gmbh Vorrichtung und Verfahren zur Überprüfung eines Arbeitstaktsignals einer Positionsmesseinrichtung
DE102017218767A1 (de) * 2017-10-20 2019-04-25 Dr. Johannes Heidenhain Gmbh Multiturn-Drehgeber und Verfahren zum Betreiben eines Multiturn-Drehgebers

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07221800A (ja) * 1994-02-02 1995-08-18 Nec Corp データ識別再生回路
US20020085656A1 (en) * 2000-08-30 2002-07-04 Lee Sang-Hyun Data recovery using data eye tracking
KR100574938B1 (ko) * 2003-02-20 2006-04-28 삼성전자주식회사 고속 직렬 링크에서 데이터 복원시 에러 발생을감소시키는 데이터 복원장치 및 그 복원방법
JP4886276B2 (ja) * 2005-11-17 2012-02-29 ザインエレクトロニクス株式会社 クロックデータ復元装置

Also Published As

Publication number Publication date
GB2508788A (en) 2014-06-18
JP2011120059A (ja) 2011-06-16
GB201208385D0 (en) 2012-06-27
WO2011068080A1 (ja) 2011-06-09
GB2508788B (en) 2015-10-14

Similar Documents

Publication Publication Date Title
US5727018A (en) Process for obtaining a signal indicating a synchronization error between a pseudo-random signal sequence from a transmitter and a reference pseudo-random signal sequence from a receiver
US10578465B2 (en) Sensor bus system and unit with internal event verification
JP5161196B2 (ja) クロック異常検知システム
KR101526874B1 (ko) 양방향 와치독 장치 및 그 제어 방법
GB2291569A (en) Transmission system performance test using pseudo-random patterns
JP4954249B2 (ja) 電子端末装置及び電子連動装置
JP2002252660A (ja) シリアルデータ通信装置及び通信エラー検出方法
KR100856400B1 (ko) 동기 코드 복구 회로 및 그 방법
JP5000554B2 (ja) 列車検知装置
JP6492885B2 (ja) 診断装置
US20240088939A1 (en) Communication device and communication method
EP1698105A1 (en) Communication fault containment via indirect detection
CN117686941A (zh) 通信装置及通信方法
JP3037299B1 (ja) 無線出力正常性確認装置及び無線出力正常性確認方法
JP2001177583A (ja) 非同期シリアルデータ通信方法
JP2591455B2 (ja) 通信装置
JPS5945304B2 (ja) 二線式通信装置における回線障害検出方式
KR20000009092U (ko) 데이터 전송 시스템에서의 회선 검사장치
JP2023124400A (ja) 情報処理システムおよび情報処理方法
JP2014222372A (ja) フィールド機器
JP5354455B2 (ja) シリアル通信装置
US20040101078A1 (en) Synchronization control method for electronic device
KR100247033B1 (ko) 동기식 전송시스템에서 데이터 통신 채널의 클럭 장애 검출 및 보상장치
JPH06169300A (ja) 障害検出方式
JPH1115698A (ja) 障害通知方法および障害通知機構

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121213

R150 Certificate of patent or registration of utility model

Ref document number: 5161196

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151221

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees