KR101526874B1 - 양방향 와치독 장치 및 그 제어 방법 - Google Patents

양방향 와치독 장치 및 그 제어 방법 Download PDF

Info

Publication number
KR101526874B1
KR101526874B1 KR1020130095669A KR20130095669A KR101526874B1 KR 101526874 B1 KR101526874 B1 KR 101526874B1 KR 1020130095669 A KR1020130095669 A KR 1020130095669A KR 20130095669 A KR20130095669 A KR 20130095669A KR 101526874 B1 KR101526874 B1 KR 101526874B1
Authority
KR
South Korea
Prior art keywords
question
answer
data
error
watchdog
Prior art date
Application number
KR1020130095669A
Other languages
English (en)
Other versions
KR20150019174A (ko
Inventor
김영준
장두진
이주환
Original Assignee
현대오트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대오트론 주식회사 filed Critical 현대오트론 주식회사
Priority to KR1020130095669A priority Critical patent/KR101526874B1/ko
Publication of KR20150019174A publication Critical patent/KR20150019174A/ko
Application granted granted Critical
Publication of KR101526874B1 publication Critical patent/KR101526874B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Debugging And Monitoring (AREA)

Abstract

본 발명은 양방향 와치독 장치 및 그 제어 방법에 관한 것으로, 감시대상인 엠씨유의 오류를 감시하는 와치독 장치에 있어서, 상기 와치독 장치는 상기 엠씨유에 제1 질문 데이터를 송신하고 상기 엠씨유로부터 상기 제1 질문 데이터에 대한 제1 답변 데이터를 수신하며, 상기 제1 답변 데이터를 판독하여 오류를 검출하고, 상기 제1 답변 데이터에서 오류가 검출될 경우 상기 엠씨유 또는 상기 엠씨유를 포함하는 시스템을 리셋시키며, 상기 감시대상인 엠씨유로부터 제2 질문 데이터를 수신할 경우, 상기 엠씨유에 상기 와치독 장치 자신에 대한 오류를 판독하게 하기 위한 제2 답변 데이터를 송신하고, 상기 제2 답변 데이터에 근거한 상기 엠씨유에서의 오류 검출 결과에 응답하여 리셋된다.

Description

양방향 와치독 장치 및 그 제어 방법{BI-DIRECTIONAL WATCHDOG APPARATUS AND THE CONTROLLING METHOD THEREOF}
본 발명은 양방향 와치독 장치 및 그 제어 방법에 관한 것으로, 보다 상세하게는 와치독 장치가 감시하는 시스템의 엠씨유와 연동하여 상기 엠씨유 및 와치독 장치 자신에게 발생하는 오류도 검출하여 대응할 수 있도록 하는 양방향 와치독 장치 및 그 제어 방법에 관한 것이다.
일반적으로 와치독(Watchdog)은 엠씨유나 프로그램의 이상을 감지하기 위한 타이머를 설치하고, 정상적인 경우에는 상기 엠씨유나 프로그램이 주기적으로 일정한 신호(이하, 와치독 신호)를 상기 타이머에 인가하도록 함으로써, 상기 타이머에서 엠씨유 리셋신호(즉, 엠씨유를 리셋시키는 신호)가 발생하지 않도록 한다.
다시 말해, 상기 와치독은 시스템(예 : 엠씨유 시스템, 컴퓨터 시스템 등)이 기계적인 고장으로 휴지 상태가 되거나 또는 프로그램이 비정상적으로 무한 루프에 빠지거나 홀트(halt)되었을 때 스스로 리셋을 수행하여 시스템을 초기화할 때 사용한다.
상기 와치독은 엠씨유 내부에 레지스터로 구성되어 있는 것을 사용하거나, 엠씨유 외부에 하드웨어적으로 보다 안전하고 강력하게 구성된 와치독 전용 칩(Chip)을 사용하기도 한다. 상기 와치독 전용 칩은 간단한 프로그램이 가능하게 구성될 수도 있다.
그런데 종래에는 엠씨유가 비정상적으로 동작함에도 불구하고, 와치독 신호를 발생시키는 프로그램 부분만 정상적으로 동작할 경우, 상기 와치독에서 상기 엠씨유나 프로그램의 이상 동작을 정확하게 판단할 수 없게 되는 문제점이 있다.
또한 상기 엠씨유나 시스템이 정상적으로 동작함에도 불구하고, 오히려 상기 와치독에 오류가 발생할 수 있는데, 상기 와치독의 이상 동작을 정확하게 판단하거나 진단할 수 없을 경우에는 결국 정상적으로 동작하는 엠씨유나 시스템을 초기화시켜 안정성과 신뢰성이 저하되는 문제점이 있다.
본 발명의 배경기술은 대한민국 등록특허 10-0731506호(2007.06.15.등록, 와치독 회로를 가지는 마이크로 컨트롤러와 그 제어 방법)에 개시되어 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 와치독 장치가 감시하는 장치(예 : 엠씨유)와 연동하여 크로스체크(Cross Check) 함으로써 상기 와치독 장치 자신에게 발생하는 오류도 검출할 수 있도록 하는 양방향 와치독 장치 및 그 제어 방법을 제공하는데 목적이 있다.
또한 본 발명은 와치독 장치와의 교차문답을 통해 감시대상 장치(예 : 엠씨유)나 와치독 장치에서 발생하는 오류를 검출할 수 있도록 하는 양방향 와치독 장치 및 그 제어 방법을 제공하는데 목적이 있다.
또한 본 발명은 와치독 장치와 감시대상 장치(예 : 엠씨유)와의 동일한 문답소요 시간의 설정을 통해 감시대상 장치(예 : 엠씨유)나 와치독 장치에서 발생하는 오류를 검출할 수 있도록 하는 양방향 와치독 장치 및 그 제어 방법을 제공하는데 목적이 있다.
또한 본 발명은 와치독 장치와 감시대상 장치(예 : 엠씨유)와의 문답 시 그 문답 신호의 전압차를 이용하여 감시대상 장치(예 : 엠씨유)나 와치독 장치에서 발생하는 오류를 검출할 수 있도록 하는 양방향 와치독 장치 및 그 제어 방법을 제공하는데 목적이 있다.
본 발명의 일 측면에 따른 양방향 와치독 장치는 감시대상인 엠씨유의 오류를 감시하는 와치독 장치에 있어서, 상기 엠씨유에 제1 질문 데이터를 송신하고 상기 엠씨유로부터 상기 제1 질문 데이터에 대한 제1 답변 데이터를 수신하며, 상기 제1 답변 데이터를 판독하여 오류를 검출하고, 상기 제1 답변 데이터에서 오류가 검출될 경우 상기 엠씨유 또는 상기 엠씨유를 포함하는 시스템을 리셋시키며, 상기 감시대상인 엠씨유로부터 제2 질문 데이터를 수신할 경우, 상기 엠씨유에 상기 와치독 장치 자신에 대한 오류를 판독하게 하기 위한 제2 답변 데이터를 송신하고, 상기 제2 답변 데이터에 근거한 상기 엠씨유에서의 오류 검출 결과에 응답하여 리셋되는 것을 특징으로 한다.
본 발명에 있어서, 상기 와치독 장치는, 상기 엠씨유에 제1 질문 데이터를 송신하거나, 상기 엠씨유로부터 수신된 제2 질문 데이터에 대한 제2 답변 데이터를 송신하는 질문 및 답변 송신부; 및 상기 엠씨유에 송신한 제1 질문 데이터에 대한 제1 답변 데이터를 수신하거나, 상기 엠씨유로부터 제2 질문 데이터를 수신하는 답변 및 질문 수신부;를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 와치독 장치는, 상기 엠씨유와 송수신하는 질문 데이터와 답변 데이터가 포함되는 신호의 전압 레벨을 검출하는 전압검출부;를 더 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 질문 데이터는, 산술 연산을 요구하는 질문, 지시사항, 요구사항 중 적어도 하나를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 질문 데이터는 기준 전압레벨(VDD/2)을 중심으로 하이 레벨(VDD)의 신호 구간에 포함되고, 상기 답변 데이터는 상기 기준 전압레벨(VDD/2)을 중심으로 로우 레벨(0V)의 신호 구간에 포함되는 것을 특징으로 한다.
본 발명에 있어서, 상기 질문 데이터와 답변 데이터는, 동일한 소요시간으로 송수신되게 설정되는 것을 특징으로 한다.
본 발명에 있어서, 상기 오류의 검출은, 질문에 대한 정확한 답변인지, 질문 신호와 답변 신호의 전압 레벨이 미리 약속된 전압 레벨인지, 및 질문이나 답변이 포함된 신호의 소요시간이 동일한지 중 적어도 어느 하나 이상의 조건을 만족하지 못하는 것에 대한 오류를 검출하는 것을 특징으로 한다.
본 발명의 다른 측면에 따른 양방향 와치독 장치의 제어 방법은, 감시대상인 엠씨유의 오류를 감시하는 와치독 장치의 제어 방법에 있어서, 상기 엠씨유에 제1 질문 데이터를 송신하고 상기 엠씨유로부터 상기 제1 질문 데이터에 대한 제1 답변 데이터를 수신하며, 상기 제1 답변 데이터를 판독하여 오류를 검출하고, 상기 제1 답변 데이터에서 오류가 검출될 경우 상기 엠씨유 또는 상기 엠씨유를 포함하는 시스템을 리셋시키는 단계; 상기 감시대상인 엠씨유로부터 제2 질문 데이터를 수신할 경우, 상기 엠씨유에 상기 제2 질문 데이터에 대한 제2 답변 데이터를 송신하는 단계; 및 상기 제2 답변 데이터에 근거한 상기 엠씨유에서의 오류 검출 결과에 응답하여 리셋되는 단계;를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 오류 검출은, 질문에 대한 정확한 답변인지, 질문 신호와 답변 신호의 전압 레벨이 미리 약속된 전압 레벨인지, 및 질문이나 답변이 포함된 신호의 소요시간이 동일한지 중 적어도 어느 하나 이상의 조건을 만족하지 못하는 것에 대한 오류를 검출하는 것을 특징으로 한다.
본 발명은 와치독 장치가 감시하는 시스템(또는 엠씨유)와 연동하여 상기 와치독 장치와 상기 시스템과의 교차문답, 동일 문답소요 시간, 및 문답 시 발생하는 전압차 중 적어도 하나를 이용한 크로스체크를 통하여 상기 시스템은 물론 상기 와치독 장치 자신에게서 발생하는 오류도 검출하여 시스템의 신뢰성과 안정성을 더욱 향상시킬 수 있도록 한다.
도 1은 본 발명의 일 실시예에 따른 양방향 와치독 장치의 개략적인 구성을 보인 예시도.
도 2는 상기 도 1에 있어서, 양방향 와치독 장치의 문답에 의한 오류 검출 동작을 설명하기 위한 예시도.
도 3은 본 발명의 일 실시예에 따른 양방향 와치독 장치의 제어 방법을 설명하기 위한 흐름도.
도 4은 본 발명의 다른 일 실시예에 따른 양방향 와치독 장치의 제어 방법을 설명하기 위한 흐름도.
이하, 첨부된 도면을 참조하여 본 발명에 따른 양방향 와치독 장치 및 그 제어 방법의 일 실시예를 설명한다.
이 과정에서 도면에 도시된 선들의 두께나 구성요소의 크기 등은 설명의 명료성과 편의상 과장되게 도시되어 있을 수 있다. 또한, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있다. 그러므로 이러한 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1은 본 발명의 일 실시예에 따른 양방향 와치독 장치의 개략적인 구성을 보인 예시도이다.
도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 양방향 와치독 장치(100)(이하, 와치독 장치로 기재함)는 질문 및 답변 송신부(110), 답변 및 질문 수신부(120), 전압검출부(130), 비교 및 연산부(140), 오류카운터(150) 및 통신부(160)를 포함한다.
그리고 상기 와치독 장치(100)에서 감시하는 감시대상 장치는 엠씨유(MCU : Micro Control Unit)(200)를 포함한다. 또한 상기 감시대상 장치인 엠씨유(200)는 상기 와치독 장치(100)를 감시한다.
상기 감시대상 장치인 엠씨유(200)와 상기 와치독 장치(100)는 상호간에 질문과 답변을 송수신하여 오류를 체크함으로써 상호간에 감시를 수행한다.
상기 감시대상 장치인 엠씨유(200)는 통신부(210)를 통해서 상기 와치독 장치(100)에 질문과 답변을 송수신한다.
상기 와치독 장치(100)는 상기 감시대상 장치인 엠씨유(200)가 포함된 시스템(미도시)에 구성수단으로서 포함될 수도 있고, 별개의 장치로 구성될 수도 있다.
따라서 상기 와치독 장치(100)는 상기 엠씨유(200)에서 오류가 검출될 경우 상기 엠씨유(200)나 시스템(미도시) 전체를 리셋(초기화) 시킬 수 있고, 또한 상기 엠씨유(200)는 상기 와치독 장치(100)에서 오류가 검출될 경우 상기 와치독 장치(100)나 시스템(미도시)를 리셋(초기화) 시킬 수 있다.
상기 와치독 장치(100)는 검출된 오류를 카운트하는 오류 카운터(150)를 포함할 수 있다. 그리고 상기 오류 카운터(150)가 미리 설정한 값 이상인 경우, 상기 와치독 장치(100)는 상기 엠씨유(200)나 시스템(미도시)을 리셋(초기화) 시킬 수 있다. 물론 상기 와치독 장치(100)는 상기 엠씨유(200)에서 오류가 검출될 경우 곧바로 리셋 시킬 수도 있다. 예컨대 상기 오류 카운터(150)의 설정 값을 1로 설정할 경우 오류가 검출되는 즉시 리셋이 가능하다.
상기 와치독 장치(100)는 상기 엠씨유(200)에 출력할 질문(또는 문제)을 미리 생성하여 저장하기 위한 메모리(미도시)를 더 포함할 수 있다. 또한 상기 메모리(미도시)에는 상기 질문에 대응하여 상기 엠씨유(200)로부터 수신된 답변(또는 응답)이 정상인지 비교 및 판독하기 위한 기준이 되는 답변을 저장할 수 있다.
상기 질문 및 답변 송신부(110)는 미리 생성하여 메모리(미도시)에 저장되어 있는 질문을 상기 엠씨유(200)에 송신한다. 또한 상기 질문 및 답변 송신부(110)는 실시간으로 질문을 생성하여 상기 엠씨유(200)에 송신할 수도 있다.
여기서, 상기 질문 내용(즉, 질문 데이터)을 한정하고자 하는 것은 아니지만, 상기 질문 내용(즉, 질문 데이터)은, 예컨대, 간단한 산술 연산을 요구하는 질문일 수 있으며, 간단한 지시사항(또는 요구사항)을 포함할 수도 있다. 즉, 1 + 3을 연산하여 답변하라는 내용으로 질문을 할 수 있으며, 지정된 시간(3㎲) 동안 답변하라고 지시할 수도 있다.
이때 상기 질문과 답변을 구분하기 위해서 질문시의 전압 레벨과 답변시의 전압 레벨이 다를 수 있다.
예컨대, 도 2에 도시된 바와 같이, 질문과 답변이 없는 평상시에는 기준 전압레벨(예 : VDD/2)을 유지하며, 질문 시에는 하이 레벨(예 : VDD)의 신호 구간에 질문 데이터를 포함하여 송신하고, 답변 시에는 로우 레벨(예 : 0V)의 신호 구간에 답변 데이터를 포함하여 수신할 수 있다.
상기 와치독 장치(100)로부터 질문을 수신한 상기 엠씨유(200)는 상기 질문에 해당하는 답변을 연산하여 상기 와치독 장치(100)에 출력한다. 예컨대 1 + 3을 연산하여 답변하라는 질문인 경우 4를 답변하는 것이다.
상기 답변 및 질문 수신부(120)는 상기 엠씨유(200)로부터 송신된 답변을 수신한다.
상기 비교 및 연산부(140)는 상기 엠씨유(200)로부터 수신된 답변을 상기 메모리(미도시)에 미리 저장되어 있는 답변과 비교하여 정답인지 판독한다.
상기 전압 검출부(130)는 상기 질문 데이터와 답변 데이터가 포함된 신호의 전압 레벨을 검출한다. 예컨대 상기 와치독 장치(100)에서 상기 엠씨유(200)로 송신하는 질문 데이터는 하이 레벨 신호에 포함되고, 상기 엠씨유(200)로부터 상기 와치독 장치(100)로 송신되는 답변 데이터는 로우 레벨 신호에 포함된다. 따라서 상기 전압 검출부(130)는 상기 질문 데이터가 포함된 신호의 레벨과 상기 답변 데이터가 포함된 신호의 레벨을 검출하여 상기 비교 및 연산부(140)로 출력한다.
한편 상기 질문 데이터를 송신하는 신호 및 상기 답변 데이터를 송신하는 신호는 동일한 전송 시간을 갖는다. 예컨대 질문 데이터를 송신하는 신호가 1㎲ 라고 가정하면, 답변 데이터를 송신하는 신호도 1㎲ 동안 전송되어야 한다.
상기 비교 및 연산부(140)는 상기 세 가지 조건(예 : 질문에 대한 정확한 답변, 질문과 답변 데이터가 포함된 신호의 레벨, 질문과 답변 데이터가 포함된 신호의 전송 시간)이 모두 만족할 경우, 상기 엠씨유(200)가 정상 동작 상태라고 판단할 수 있다.
그러나 상기 세 가지 조건 중 어느 하나라도 만족하지 못하는 경우, 상기 와치독 장치(100)는 상기 엠씨유(200)에 오류가 있는 것으로 판단한다.
상기 와치독 장치는 상기 엠씨유(200)에 오류가 있는 것으로 판단될 경우, 상기 엠씨유(200)나 시스템(미도시)을 곧바로 리셋 시킬 수 있다. 혹은 상기 오류 카운터(150)에 오류 횟수를 증가시킨 후, 상기 누적된 오류 횟수가 설정 값 이상이 되었을 때 상기 엠씨유(200)나 시스템(미도시)을 리셋 시킬 수 있다.
상기 오류 카운터(150)가 미리 설정한 카운트 값(오류 횟수) 이상이 될 경우, 상기 와치독 장치(100)는 상기 엠씨유(200)나 시스템(미도시)을 리셋 시킨다.
상기와 같이 상기 와치독 장치(100)에서 질문과 답변의 송수신(즉, 1차 문답 과정)을 통해 상기 엠씨유(200)에 대한 오류를 검출한다.
마찬가지로, 상기 엠씨유(200)도 상기 와치독 장치(100)에 질문과 답변의 송수신(즉, 2차 문답 과정)을 통해 상기 와치독 장치(100)에 대한 오류를 검출한다. 이때 상기 질문과 답변의 송수신 방향이 반대가 될 뿐, 상기 엠씨유(200)에서 상기 와치독 장치(100)의 오류를 검출하기 위한 조건은 상술한 것과 동일하다.
즉, 상기 엠씨유(200)는 질문을 생성하여 상기 와치독 장치(100)로 송신한다. 상기 답변 및 질문 수신부(120)는 상기 엠씨유(200)로부터 송신된 질문을 수신한다. 그리고 상기 엠씨유(200)로부터 질문을 수신한 상기 와치독 장치(100)는 상기 비교 및 연산부(140)를 통해 상기 수신된 질문에 해당하는 답변을 연산하고, 상기 연산된 답변을 상기 질문 및 답변 송신부(110)를 통해 상기 엠씨유(200)로 송신한다. 예컨대 1 + 3을 연산하여 답변하라는 질문인 경우 4를 답변하는 것이다.
이때 상기 엠씨유(200)로부터 상기 와치독 장치(100)로 송신되는 질문 데이터는 하이 레벨 신호에 포함되고, 상기 와치독 장치(100)에서 상기 엠씨유(200)로 송신하는 답변 데이터는 로우 레벨 신호에 포함된다. 그리고 상기 엠씨유(200)는 상기 와치독 장치(100)로부터 송신된 답변 데이터를 미리 저장되어 있는 답변과 비교하여 정확한 답변인지 판독한다.
그리고 상기 세 가지 조건(예 : 질문에 대한 정확한 답변, 질문과 답변 데이터가 포함된 신호의 레벨, 질문과 답변 데이터가 포함된 신호의 전송 시간)을 모두 만족할 경우, 상기 엠씨유(200)는 상기 와치독 장치(100)가 정상 동작 상태라고 판단할 수 있다. 그러나 상기 세 가지 조건 중 어느 하나라도 만족하지 못하는 경우, 상기 엠씨유(200)는 상기 와치독 장치(100)에 오류가 있는 것으로 판단할 수 있다.
한편 상기 엠씨유(200)는 내부 레지스터(미도시)를 통해 상기 와치독 장치(100)의 오류 횟수를 카운트 할 수 있다. 그리고 상기 누적된 카운트가 미리 설정한 카운트 값(오류 횟수) 이상이 될 경우, 상기 엠씨유(200)는 상기 와치독 장치(100)나 시스템(미도시)을 리셋 시킬 수 있다. 물론, 상기 내부 레지스터(미도시)의 설정 값을 1로 설정할 경우, 상기 와치독 장치에서 오류가 검출되는 즉시 상기 와치독 장치(100)나 시스템(미도시)을 리셋 시킬 수 있다.
여기서 상기 오류 횟수를 카운트하는 상기 엠씨유(200)의 레지스터(미도시) 및 와치독 장치(100)의 상기 오류 카운터(150)는 연속으로 발생되는 오류 횟수만 카운트할 수도 있고, 연속으로 발생되지 않은 경우의 오류 횟수도 선택적으로 카운트 할 수 있다. 그리고 상기 리셋은 연속으로 발생된 오류 횟수에 의해서만 수행되거나, 누적된 총 오류 횟수에 의해서 수행될 수 있다.
상기 통신부(160, 210)는 상기 엠씨유(200)와 상기 와치독 장치(100)의 상호간에 크로스체크 방식으로 오류를 검출하기 위한 질문과 답변을 기설정된 통신 인터페이스 방식으로 송수신한다. 예컨대 상기 통신 인터페이스 방식은 I2C(Inter Integrated Circuit) 통신 방식, UART(Universal Asynchoronous Receiver / Transmitter) 통신 방식, 직렬 통신 방식, 병렬 통신 방식, SPI(Serial to Peripheral Interface) 통신 방식 중 적어도 어느 한 가지 통신 방식을 포함할 수 있다. 그러나 상술한 통신 방식에 한정되지 않고 다른 새로운 통신 방식을 이용하는 것도 가능하다.
한편 상기 1차 문답 과정(상기 와치독 장치에서 상기 엠씨유의 오류를 검출하기 위한 질문과 답변의 송수신 과정)과 상기 2차 문답 과정(상기 엠씨유에서 상기 와치독 장치의 오류를 검출하기 위한 질문과 답변의 송수신 과정)이 수행되는 순서는 한정적이지 않고, 어느 하나가 먼저 수행될 수 있다. 즉, 상기 1차 문답 과정과 2차 문답 과정은 임의의 순서에 따라 순차로 수행될 수도 있고, 별개로 독립하여 수행될 수도 있다.
도 3은 본 발명의 일 실시예에 따른 양방향 와치독 장치의 제어 방법을 설명하기 위한 흐름도이다.
도 3에 도시된 바와 같이, 와치독 장치(100)는 엠씨유(200)에 질문(또는 질문 데이터)을 송신하고, 상기 질문에 대한 답변(또는 답변 데이터)을 수신한다(S101).
그리고 상기 와치독 장치(100)는 상기 엠씨유(200)로부터 수신된 상기 답변 정보(또는 답변 데이터)를 판독한다(S102).
그리고 상기 와치독 장치(100)는 상기 판독한 답변 정보를 이용하여 상기 엠씨유(200)의 오류(또는 에러) 여부를 검출한다(S103).
예컨대 상기 질문을 포함하는 신호는 하이 레벨 구간이 되게 하고, 상기 답변을 포함하는 신호는 로우 레벨 구간이 되게 함으로써, 문답 역할을 제대로 수행하고 있는지 그 전압차(질문시 신호의 전압 레벨과 답변시 신호의 전압 레벨)를 확인하여 오류를 검출할 수 있다. 상기와 같이 두 신호 사이의 전압차가 크기 때문에 노이즈 발생의 영향을 최소화시킬 수 있는 장점이 있다.
또한 질문에 대한 답변이 올바른지 확인하여 오류를 검출할 수 있다.
또한 질문 시 소요시간을 설정하고 상기 질문에 대한 답변 시 상기 설정된 소요시간과 동일한 소요시간으로 답변 신호를 송신하게 함으로써 상기 질문 소요시간과 상기 답변 소요시간이 동일한지 여부를 확인하여 오류를 검출할 수 있다.
상기 판독한 답변 정보로부터 오류가 검출될 경우(S103의 예), 상기 와치독 장치(100)는 상기 엠씨유(200)나 시스템(미도시)을 리셋 시킨다(S104).
이때 도면으로 도시되지는 않았으나, 상기 와치독 장치(100)는 상기 엠씨유(200)에 오류가 있는 것으로 판단될 경우, 상기 오류 횟수를 카운트 한 후, 상기 누적된 오류 횟수가 설정 값 이상이 되었을 때 상기 엠씨유(200)나 시스템(미도시)을 리셋 시킬 수 있다. 혹은 상기 엠씨유(200)나 시스템(미도시)을 곧바로 리셋 시킬 수 있다. 예컨대 상기 오류 횟수의 설정 값을 1로 설정할 경우 상기 오류 검출 즉시 상기 엠씨유(200)나 시스템(미도시)의 리셋이 가능하다.
도 4은 본 발명의 다른 일 실시예에 따른 양방향 와치독 장치의 제어 방법을 설명하기 위한 흐름도이다.
도 4에 도시된 바와 같이, 엠씨유(200)는 와치독 장치(100)에 질문(또는 질문 데이터)을 송신하고, 상기 질문에 대한 답변(또는 답변 데이터)을 수신한다(S201). 그리고 상기 엠씨유(200)는 상기 와치독 장치(100)로부터 수신된 상기 답변 정보(또는 답변 데이터)를 판독한다(S202).
그리고 상기 엠씨유(100)는 상기 판독한 답변 정보를 이용하여 상기 와치독 장치(100)의 오류(또는 에러) 여부를 검출한다(S203).
그리고 상기 판독한 답변 정보로부터 오류가 검출될 경우(S203의 예), 상기 엠씨유(200)는 상기 와치독 장치(100)나 시스템(미도시)을 리셋 시킨다(S204).
이때 도면으로 도시되지는 않았으나, 상기 엠씨유(200)는 상기 와치독 장치(100)에 오류가 있는 것으로 판단될 경우, 상기 오류 횟수를 카운트 한 후, 상기 누적된 오류 횟수가 설정 값 이상이 되었을 때 상기 와치독 장치(100)나 시스템(미도시)을 리셋 시킬 수 있다. 혹은 상기 와치독 장치(100)나 시스템(미도시)을 곧바로 리셋 시킬 수 있다. 예컨대 상기 오류 횟수의 설정 값을 1로 설정할 경우 상기 오류 검출 즉시 상기 와치독 장치(100)나 시스템(미도시)의 리셋이 가능하다.
상기와 같이 상기 와치독 장치(100)에서 질문과 답변의 송수신(즉, 1차 문답 과정)을 통해 상기 엠씨유(200)에 대한 오류를 검출하고, 상기 엠씨유(200)에서도 질문과 답변의 송수신(즉, 2차 문답 과정)을 통해 상기 와치독 장치(100)에 대한 오류를 검출할 수 있다. 이때 상기 질문과 답변의 송수신 방향이 반대가 될 뿐, 상기 엠씨유(200)에서 상기 와치독 장치(100)의 오류를 검출하기 위한 조건은 동일하다. 이때 상기 1차 문답 과정과 2차 문답 과정이 수행되는 순서는 고정적이지 않으며 임의의 순서에 따라 순차로 수행되거나 독립적으로 수행될 수 있다.
이상으로 본 발명은 도면에 도시된 실시예를 참고로 하여 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술이 속하는 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 기술적 보호범위는 아래의 특허청구범위에 의해서 정하여져야 할 것이다.
100 : 와치독 장치 110 : 질문 및 답변 송신부
120 : 답변 및 질문 수신부 130 : 전압 검출부
140 : 비교 및 연산부 150 : 오류 카운터
160, 210 : 통신부 200 : 엠씨유

Claims (9)

  1. 감시대상인 엠씨유의 오류를 감시하는 와치독 장치에 있어서,
    상기 엠씨유에 제1 질문 데이터를 송신하고 상기 엠씨유로부터 상기 제1 질문 데이터에 대한 제1 답변 데이터를 수신하며, 상기 제1 답변 데이터를 판독하여 오류를 검출하고, 상기 제1 답변 데이터에서 오류가 검출될 경우 상기 엠씨유 또는 상기 엠씨유를 포함하는 시스템을 리셋시키며,
    상기 감시대상인 엠씨유로부터 제2 질문 데이터를 수신할 경우, 상기 엠씨유에 상기 와치독 장치 자신에 대한 오류를 판독하게 하기 위한 제2 답변 데이터를 송신하고, 상기 제2 답변 데이터에 근거한 상기 엠씨유에서의 오류 검출 결과에 응답하여 리셋되고,
    상기 질문 데이터는, 산술 연산을 요구하는 질문, 지시사항, 요구사항 중 적어도 하나를 포함하는 것을 특징으로 하는 양방향 와치독 장치.
  2. 제 1항에 있어서, 상기 와치독 장치는,
    상기 엠씨유에 제1 질문 데이터를 송신하거나, 상기 엠씨유로부터 수신된 제2 질문 데이터에 대한 제2 답변 데이터를 송신하는 질문 및 답변 송신부; 및
    상기 엠씨유에 송신한 제1 질문 데이터에 대한 제1 답변 데이터를 수신하거나, 상기 엠씨유로부터 제2 질문 데이터를 수신하는 답변 및 질문 수신부;를 포함하는 것을 특징으로 하는 양방향 와치독 장치.
  3. 제 1항에 있어서, 상기 와치독 장치는,
    상기 엠씨유와 송수신하는 질문 데이터와 답변 데이터가 포함되는 신호의 전압 레벨을 검출하는 전압검출부;를 더 포함하는 것을 특징으로 하는 양방향 와치독 장치.
  4. 삭제
  5. 제 1항에 있어서,
    상기 질문 데이터는 기준 전압레벨(VDD/2)을 중심으로 하이 레벨(VDD)의 신호 구간에 포함되고, 상기 답변 데이터는 상기 기준 전압레벨(VDD/2)을 중심으로 로우 레벨(0V)의 신호 구간에 포함되는 것을 특징으로 하는 양방향 와치독 장치.
  6. 제 1항에 있어서, 상기 질문 데이터와 답변 데이터는,
    동일한 소요시간으로 송수신되게 설정되는 것을 특징으로 하는 양방향 와치독 장치.
  7. 제 1항에 있어서, 상기 오류 검출은,
    질문에 대한 정확한 답변인지, 질문 신호와 답변 신호의 전압 레벨이 미리 약속된 전압 레벨인지, 및 질문이나 답변이 포함된 신호의 소요시간이 동일한지 중 적어도 어느 하나 이상의 조건을 만족하지 못하는 것에 대한 오류를 검출하는 것을 특징으로 하는 양방향 와치독 장치.
  8. 감시대상인 엠씨유의 오류를 감시하는 와치독 장치의 제어 방법에 있어서,
    상기 엠씨유에 제1 질문 데이터를 송신하고 상기 엠씨유로부터 상기 제1 질문 데이터에 대한 제1 답변 데이터를 수신하며, 상기 제1 답변 데이터를 판독하여 오류를 검출하고, 상기 제1 답변 데이터에서 오류가 검출될 경우 상기 엠씨유 또는 상기 엠씨유를 포함하는 시스템을 리셋시키는 단계;
    상기 감시대상인 엠씨유로부터 제2 질문 데이터를 수신할 경우, 상기 엠씨유에 상기 제2 질문 데이터에 대한 제2 답변 데이터를 송신하는 단계; 및
    상기 제2 답변 데이터에 근거한 상기 엠씨유에서의 오류 검출 결과에 응답하여 리셋되는 단계;를 포함하고,
    상기 질문 데이터는, 산술 연산을 요구하는 질문, 지시사항, 요구사항 중 적어도 하나를 포함하는 것을 특징으로 하는 양방향 와치독 장치의 제어 방법.
  9. 제 8항에 있어서, 상기 오류 검출은,
    질문에 대한 정확한 답변인지, 질문 신호와 답변 신호의 전압 레벨이 미리 약속된 전압 레벨인지, 및 질문이나 답변이 포함된 신호의 소요시간이 동일한지 중 적어도 어느 하나 이상의 조건을 만족하지 못하는 것에 대한 오류를 검출하는 것을 특징으로 하는 양방향 와치독 장치의 제어 방법.
KR1020130095669A 2013-08-12 2013-08-12 양방향 와치독 장치 및 그 제어 방법 KR101526874B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130095669A KR101526874B1 (ko) 2013-08-12 2013-08-12 양방향 와치독 장치 및 그 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130095669A KR101526874B1 (ko) 2013-08-12 2013-08-12 양방향 와치독 장치 및 그 제어 방법

Publications (2)

Publication Number Publication Date
KR20150019174A KR20150019174A (ko) 2015-02-25
KR101526874B1 true KR101526874B1 (ko) 2015-06-09

Family

ID=52578360

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130095669A KR101526874B1 (ko) 2013-08-12 2013-08-12 양방향 와치독 장치 및 그 제어 방법

Country Status (1)

Country Link
KR (1) KR101526874B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180130475A (ko) * 2018-11-29 2018-12-07 현대오트론 주식회사 마이크로컨트롤러 유닛 감시 장치 및 방법
KR20190029995A (ko) 2017-09-13 2019-03-21 현대자동차주식회사 차량용 중앙 처리 장치를 제어하는 워치독 회로의 신뢰성을 향상시키는 장치 및 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101977955B1 (ko) * 2016-12-12 2019-05-13 현대오트론 주식회사 마이크로컨트롤러 유닛 감시 장치 및 방법
KR102019378B1 (ko) * 2017-06-19 2019-09-06 현대오트론 주식회사 마이크로 프로세서 유닛을 감시하는 감시 장치, 그것의 포함하는 시스템 및 동작 방법
KR102343543B1 (ko) * 2017-09-27 2021-12-27 현대모비스 주식회사 마이컴 감시 장치 및 그 제어 방법
KR102407523B1 (ko) * 2018-01-10 2022-06-10 현대모비스 주식회사 에어백 시스템의 와치독 장치 및 그 제어 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06119210A (ja) * 1992-10-08 1994-04-28 Sumitomo Electric Ind Ltd マイクロコンピュータのウォッチドッグ相互監視回路
KR19980037679A (ko) * 1996-11-22 1998-08-05 박병재 자동 변속기의 안정화 제어방법
KR101173087B1 (ko) * 2011-04-01 2012-08-13 주식회사 만도 차량의 제어 장치 및 제어 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06119210A (ja) * 1992-10-08 1994-04-28 Sumitomo Electric Ind Ltd マイクロコンピュータのウォッチドッグ相互監視回路
KR19980037679A (ko) * 1996-11-22 1998-08-05 박병재 자동 변속기의 안정화 제어방법
KR101173087B1 (ko) * 2011-04-01 2012-08-13 주식회사 만도 차량의 제어 장치 및 제어 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190029995A (ko) 2017-09-13 2019-03-21 현대자동차주식회사 차량용 중앙 처리 장치를 제어하는 워치독 회로의 신뢰성을 향상시키는 장치 및 방법
US10579484B2 (en) 2017-09-13 2020-03-03 Hyundai Motor Company Apparatus and method for enhancing reliability of watchdog circuit for controlling central processing device for vehicle
KR20180130475A (ko) * 2018-11-29 2018-12-07 현대오트론 주식회사 마이크로컨트롤러 유닛 감시 장치 및 방법
KR101937407B1 (ko) 2018-11-29 2019-04-09 현대오트론 주식회사 마이크로컨트롤러 유닛 감시 장치 및 방법

Also Published As

Publication number Publication date
KR20150019174A (ko) 2015-02-25

Similar Documents

Publication Publication Date Title
KR101526874B1 (ko) 양방향 와치독 장치 및 그 제어 방법
EP3242174A1 (en) Control system, control method, control program, and recording medium
US9499174B2 (en) Method and apparatus for isolating a fault-active controller in a controller area network
EP3118749B1 (en) System and method of monitoring a serial bus
KR20150004232A (ko) 와치독 장치 및 그 제어 방법
WO2016196505A1 (en) Tire pressure monitoring sensor
KR101449360B1 (ko) 원전제어시스템 및 그 구동방법
US20170033886A1 (en) Communication apparatus, lens apparatus and image pickup apparatus including the same
KR101448013B1 (ko) 항공기용 다중 컴퓨터의 고장 허용 장치 및 방법
KR101925237B1 (ko) 디지털 집적회로에 적용되는 esd 검출 장치, 방법 및 집적회로
CN113624321B (zh) 一种基于振动监测的实时在线保护系统及方法
EP2713537A1 (en) High speed data transmission methods and systems upon error detection
CN111355528B (zh) 红外检测管理方法及装置
KR102343543B1 (ko) 마이컴 감시 장치 및 그 제어 방법
US11188116B2 (en) Hard disk monitoring system and monitoring method using complex programmable logic device
JP2011120059A (ja) クロック異常検知システム
US11109465B2 (en) Determining presence and absence
KR101491347B1 (ko) 프로세서와 와치독 모듈의 동작 방법 및 장치
KR101795464B1 (ko) 와치독 프로세서를 포함하는 시스템 및 그 제어방법
KR20220027404A (ko) Mcu 고장 검출 장치 및 방법
KR20140062288A (ko) 로봇 컴포넌트 오류 처리 장치 및 그 방법
KR960003053B1 (ko) 에러발생 카운터를 가지는 데이터 전송 시스템
JP6383112B2 (ja) 制御装置
WO2019239676A1 (ja) 組電池監視装置
KR101333950B1 (ko) 셋톱박스의 가용성을 높이기 위한 소프트웨어 워치도그 타이머 구현 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180525

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190527

Year of fee payment: 5