KR100856400B1 - 동기 코드 복구 회로 및 그 방법 - Google Patents

동기 코드 복구 회로 및 그 방법 Download PDF

Info

Publication number
KR100856400B1
KR100856400B1 KR1020020019967A KR20020019967A KR100856400B1 KR 100856400 B1 KR100856400 B1 KR 100856400B1 KR 1020020019967 A KR1020020019967 A KR 1020020019967A KR 20020019967 A KR20020019967 A KR 20020019967A KR 100856400 B1 KR100856400 B1 KR 100856400B1
Authority
KR
South Korea
Prior art keywords
sync
synchronization
code
bit stream
position information
Prior art date
Application number
KR1020020019967A
Other languages
English (en)
Other versions
KR20030081641A (ko
Inventor
한성휴
이윤우
서중언
주영임
류상현
황성희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020019967A priority Critical patent/KR100856400B1/ko
Priority to TW091121577A priority patent/TWI240253B/zh
Priority to CNB02147964XA priority patent/CN100344068C/zh
Priority to US10/285,678 priority patent/US6774826B2/en
Priority to JP2003044636A priority patent/JP4439826B2/ja
Publication of KR20030081641A publication Critical patent/KR20030081641A/ko
Application granted granted Critical
Publication of KR100856400B1 publication Critical patent/KR100856400B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/33—Synchronisation based on error coding or decoding
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
    • G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
    • G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
    • G11B27/30—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording
    • G11B27/3027—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording used signal is digitally coded
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042—Detectors therefor, e.g. correlators, state machines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/08—Speed or phase control by synchronisation signals the synchronisation signals recurring cyclically

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

동기 코드 복구 회로 및 그 방법이 개시되어 있다. 본 발명은 입력되는 비트 스트림으로부터 동기 코드가 검출되지 않으면 복수의 동기 위치에서 복구될 다음 동기 후보들 패턴과 원래의 동기 패턴을 비교해서, 비교 결과를 토대로 하여 얻어진 동기 패턴이 나오는 위치 정보를 발생하고, 이 위치 정보에 대응하는 위치에서 동기 코드를 복구한다. 또한, 본 발명은 입력되는 비트 스트림으로부터 동기 코드가 검출되지 않으면 복수의 동기 위치에서 복구될 다음 동기 후보들에 대해서 에러 정정을 수행한 후 에러 정정 결과를 토대로 하여 가장 적합한 다음 동기 패턴의 위치 정보를 발생하고, 이 위치 정보에 대응하는 위치에서 동기 코드를 복구한다. 따라서, 손상된 동기 코드를 보다 더 정확한 위치에서 동기 코드를 복구할 수 있어서 데이터의 신뢰성이 한층 높아진다.

Description

동기 코드 복구 회로 및 그 방법{Synchronization code recovery circuit and method thereof}
도 1은 기존의 동기 코드 복구 회로의 블록도,
도 2는 도 1에 도시된 동기 코드 복구 회로의 타이밍도,
도 3은 본 발명의 일 실시 예에 따른 동기 코드 복구 회로의 블록도,
도 4는 도 3에 도시된 동기 코드 복구 회로의 타이밍도,
도 5는 본 발명의 다른 실시 예에 따른 동기 코드 복구 회로의 블록도,
도 6은 도 5에 도시된 동기 코드 복구 회로의 타이밍도,
도 7은 본 발명의 일 실시 예에 따른 동기 코드 복구 방법의 흐름도,
도 8은 본 발명의 다른 실시 예에 따른 동기 코드 복구 방법의 흐름도이다.
본 발명은 광 디스크 시스템에 있어서 보다 더 신뢰성있게 동기 코드를 복구하는 회로 및 그 방법에 관한 것이다.
정보 저장 매체 중 대표적인 광 디스크는 컴퓨터와 가전 필드에서 널리 사용되고 있다. 레이저의 고정된 파장과 회전시 디스크의 워블과 같은 기술적인 제약으 로 인해 고속에서 데이터 에러를 유발시킨다. 따라서, 광 디스크의 재생에 있어서 데이터 에러에 강한 동기 코드의 검출은 매우 중요하다. 종래에는 동기 구간에 맞추어 발생하는 윈도우를 이용하여 동기 코드를 검출하고, 보호하고, 복구하였다.
즉, 종래의 동기 코드 복구 회로는 도 1에 도시된 바와 같이, 손상된 동기 코드를 복구하기 위하여 입력되는 비트 스트림으로부터 동기 코드를 검출하는 동기 검출기(1), 윈도우 신호를 발생하는 윈도우 발생기(2), 동기 코드를 복구하는 동기 복구기(3), 직렬 데이터를 병렬 데이터로 변환하는 직/병렬(S/P) 변환기(4)로 되어 있었다. 동기 검출기(1)는 입력되는 직렬 비트 스트림으로부터 윈도우 발생기(2)에서 발생된 도 2의 (c)에 도시된 윈도우 기간동안 동기를 검출한다. 이때, 입력되는 직렬 비트 스트림은 n(n은 정수) 채널 비트 주기로 동기 코드와 데이터로 이루어져 있다. 만일 도 2의 (a)에 도시된 원래의 동기 코드가 손상되어서 동기 검출기(1)에서 도 2의 (b)에 도시된 바와 같이 어느 한 구간에서 동기 코드가 검출되지 않는다면, 동기 복구기(3)에서 도 2의 (d)에 도시된 바와 같이 동기 코드를 복구하는 데 이때, 이전 동기 코드가 있었던 자리에서 정확하게 n 채널 비트 만큼 떨어진 위치에 복구하게 된다.
이렇게 고정된 위치에서 동기를 복구할 때 채널 비트가 비트 클럭과 어긋나게 되면 동기 코드를 잘못된 자리에 복구하게 된다. 동기 복구기(3)내의 카운터에서 하나 또는 두 채널 비트 또는 그 이상이 잘못 카운트될 수 있었다. 즉, 동기 복구기(3)내의 카운터가 (n-k) 채널 비트 또는 (n+k) 채널 비트를 n 채널 비트로 오인하게 되면 잘못 복구된 동기 코드 뒤에 오는 데이터는 에러가 되게 된다. 여기서, k=1,2,3,...이다.
따라서, 종래의 동기 코드 복구 회로는 고정된 윈도우 기간동안 동기 코드가 검출되지 않으면 이전 동기 코드와 n 채널 비트 떨어진 위치에서 동기 코드를 복구하므로 정확하게 n 채널 비트를 카운트하지 못하면 동기 코드를 원래의 위치에서 복구하지 못할 수 있었다.
본 발명의 목적은 손상된 동기 코드를 보다 더 정확한 위치에 동기 코드를 복구하는 회로 및 그 방법을 제공하는 데 있다.
본 발명의 다른 목적은 손상된 동기 코드를 복구할 때 복수의 복구될 동기 코드의 후보들과 원래의 동기 패턴을 비교해서 비교 결과를 토대로 하여 가장 적합한 위치에 동기 코드를 복구하는 회로 및 그 방법을 제공하는 데 있다.
본 발명의 또 다른 목적은 손상된 동기 코드를 복구할 때 복수의 복구될 동기 코드의 후보들에 대해서 에러 정정을 수행한 후 에러 정정 결과를 토대로 하여 가장 적합한 위치에 동기 코드를 복구하는 회로 및 그 방법을 제공하는 데 있다.
상기 목적은, 본 발명에 따라 입력되는 비트 스트림으로부터 소정의 동기 구간을 포함하는 윈도우 기간에 동기 코드를 검출하는 동기 검출기; 상기 동기 검출기에서 동기 코드가 검출되지 않으면 복수의 동기 위치에서 복구될 다음 동기 후보들 패턴과 원래의 동기 패턴을 비교해서, 비교 결과를 토대로 하여 얻어진 동기 패턴이 나오는 위치 정보를 발생하는 다음 동기 위치 정보 발생기; 및 상기 위치 정보에 대응하는 위치에서 동기 코드를 복구하는 동기 복구기를 포함하는 동기 코드 복구 회로에 의해 달성된다.
또한, 상기 목적은 입력되는 비트 스트림으로부터 소정의 동기 구간을 포함하는 윈도우 기간에 동기 코드를 검출하는 동기 검출기; 상기 동기 검출기에서 동기 코드가 검출되지 않으면 복수의 동기 위치에서 복구될 다음 동기 후보들에 대해서 에러 정정을 수행한 후 에러 정정 결과를 토대로 하여 얻어진 다음 동기 패턴의 위치 정보를 발생하는 발생기; 및 상기 위치 정보에 대응하는 위치에서 동기 코드를 복구하는 동기 복구기를 포함하는 동기 코드 복구 회로에 의해 달성된다.
본 발명의 다른 분야에 따르면, 상기 목적은 입력되는 비트 스트림에서 손실된 동기 코드를 복구하는 방법에 있어서: (a) 입력되는 비트 스트림으로부터 소정의 동기 구간을 포함하는 윈도우 기간에 동기 코드를 검출하는 단계; (b) 상기 (a) 단계에서 동기 코드가 검출되지 않으면 복수의 동기 위치에서 복구될 다음 동기 후보들 패턴과 원래의 동기 패턴을 비교해서, 비교 결과를 토대로 하여 얻어진 동기 패턴이 나오는 위치 정보를 발생하는 단계; 및 (c) 상기 위치 정보에 대응하는 위치에서 동기 코드를 복구하는 단계를 포함하는 동기 코드 복구 방법에 의해 달성된다.
또한, 상기 목적은 입력되는 비트 스트림에서 손실된 동기 코드를 복구하는 방법에 있어서: (a) 입력되는 비트 스트림으로부터 소정의 동기 구간을 포함하는 윈도우 기간에 동기 코드를 검출하는 단계; (b) 상기 (a) 단계에서 동기 코드가 검출되지 않으면 복수의 동기 위치에서 복구될 다음 동기 후보들에 대해서 에러 정정을 수행한 후 에러 정정 결과를 토대로 하여 얻어진 다음 동기 패턴의 위치 정보를 발생하는 단계; 및 (c) 상기 위치 정보에 대응하는 위치에서 동기 코드를 복구하는 단계를 포함하는 동기 코드 복구 방법에 의해 달성된다..
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다.
도 3은 본 발명의 일 실시 예에 따른 동기 코드 복구 회로의 블록도로서, 동기 검출기(11), 윈도우 발생기(12), 동기 위치 선택기(13), 다음 동기 패턴 비교기(14), 동기 복구기(15), 메모리(16), 및 직/병렬(S/P) 변환기(17)로 되어 있으며, 도 4에 도시된 타이밍도와 결부시켜 설명한다.
도 3을 참조하면, 동기 검출기(11)는 입력되는 직렬 비트 스트림으로부터 윈도우 발생기(12)에서 발생된 도 4의 (c)에 도시된 바와 같은 n 채널 비트 주기의 윈도우 기간동안 동기 코드를 검출하는 데, 도 4의 (a)에 도시된 원래의 동기 코드가 손상되어 도 4의 (b)에 도시된 바와 같이 어느 구간에서 동기 코드가 검출되지 않으면 검출 제어 신호를 동기 위치 선택기(13)에 제공한다. 동기 위치 선택기(13)는 n 채널 비트를 중심으로 전후의 n-k 채널 비트, n+k 채널 비트를 갖는 복구될 동기 코드의 위치 후보 수에 있어서, 몇 가지 k값에 대하여 조사할 것인가를 결정하여 다음 동기 패턴 비교기(14)에 전달한다. 여기서, k는 1,2,3,...이다.
다음 동기 패턴 비교기(14)는 동기 위치 선택기(13)에 의해 정해진 k값에 해당하는 여러 가지 동기 코드의 위치에 대하여 즉, 복구될 동기 후보들 예를 들어, 도 4의 (d)에 도시된 n 채널 비트 패턴, 도 4의 (e)에 도시된 n-k 채널 비트 패턴, 도 4의 (f)에 도시된 n+k 채널 비트 패턴들과 미리 저장되어 있는 원래의 동기 패턴을 비교해서 비교 결과를 토대로 하여 얻어진 가장 적합한 동기 패턴이 나오는 위치 정보를 동기 위치 선택기(13)에 전송하게 되고, 이 위치 정보는 동기 복구기(15)에 전송되어 도 4의 (g)에 도시된 바와 같이 위치 정보에 해당하는 위치(도면에서는 (n-k) 채널 비트)에 동기 코드가 복구된다.
메모리(16)는 동기 위치 선택기(13), 다음 동기 패턴 비교기(14) 및 동기 복구기(15)에서 가장 적합한 위치에서 동기 코드를 복구해내는 동안 입력되는 직렬 비트 스트림을 일시 저장하고, S/P 변환기(17)는 메모리(16)로부터 독출되는 직렬 비트 스트림과 동기 복구기(15)에서 복구된 동기 코드를 m 비트의 병렬 데이터로 출력한다.
도 5는 본 발명의 다른 실시 예에 따른 동기 코드 복구 회로의 블록도로서, 동기 검출기(21), 윈도우 발생기(22), 동기 위치 선택기(23), 에러 정정 비교기(24), 동기 복구기(25), 메모리(26), 및 S/P 변환기(27)로 되어 있으며, 도 6에 도시된 타이밍도와 결부시켜 설명한다.
도 5를 참조하면, 동기 검출기(21)는 입력되는 직렬 비트 스트림으로부터 도 6의 (c)에 도시된 윈도우 발생기(22)에서 발생된 n 채널 비트 주기의 윈도우 기간동안 동기 코드를 검출하는 데, 도 6의 (a)에 도시된 원래의 동기 코드가 손상되어서 도 6의 (b)에 도시된 바와 같이 어느 구간에서 동기 코드가 검출되지 않으면 검출 제어 신호를 동기 위치 선택기(23)에 제공한다. 동기 위치 선택기(23)는 n 채널 비트를 중심으로 전후의 n-k 채널 비트, n+k 채널 비트를 갖는 복구될 동기 코드의 위치 후보 수에 있어서, 몇 가지 k값에 대하여 조사할 것인가를 결정하여 에러정정 비교기(24)에 제공한다. 여기서, k는 1,2,3,...이다.
에러정정 비교기(24)는 결정된 k값에 해당하는 여러 가지 동기 위치 즉, 복구될 동기 후보들 예를 들어, 도 6의 (d)에 도시된 n 채널 비트 패턴, 도 6의 (e)에 도시된 n-k 채널 비트 패턴, 도 6의 (f)에 도시된 n+k 채널 비트 패턴들에 대해서 에러 정정을 수행하여 에러 정정 결과를 토대로 하여 얻어질 수 있는 가장 적합한 동기 패턴의 위치 정보를 동기 위치 선택기(23)에 전송하면 이 위치 정보는 동기 복구기(25)에 전달되어 도 6의 (g)에 도시된 바와 같이 위치 정보에 해당하는 위치(도면에서는 (n-k) 채널 비트)에 동기 코드가 복구된다. 에러 정정 비교기(24)에서 복구될 동기 후보들을 에러 정정을 수행하면 가장 적합한 동기 후보의 에러 정정 결과는 에러 정정 가능하다는 신호가 발생되고, 나머지 동기 후보들의 에러 정정 결과는 에러 정정 불가능하다는 신호가 발생되므로 이 에러 정정 결과를 토대로 하여 가장 적합한 동기 패턴의 위치 정보를 알 수 있게 된다.
메모리(26)는 동기 위치 선택기(23), 에러 정정 비교기(24) 및 동기 복구기(25)에서 가장 적합한 위치에서 동기를 복구해내는 동안 입력되는 직렬 비트 스트림을 일시 저장하고, S/P 변환기(27)는 메모리(26)로부터 독출되는 직렬 비트 스트림과 동기 복구기(25)에서 복구된 동기 코드를 m 비트의 병렬 데이터로 출력한다.
도 7은 본 발명의 일 실시 예에 따른 동기 코드 복구 방법의 흐름도로서, 도 3에 도시된 복구 회로와 결부시켜 설명한다.
도 7을 참조하면, 동기 검출기(11)에서 입력되는 비트 스트림으로부터 윈도우 발생기(12)에서 발생된 윈도우 기간동안 동기 코드가 검출되는 지를 판단해서(101 단계), 동기 코드가 검출되었으면 데이터를 전송하는 105단계로 진행하고, 동기 코드가 검출되지 않았으면 동기 위치 선택기(13)에서는 n 채널 비트를 중심으로 전후의 n-k 채널 비트, n+k 채널 비트를 갖는 복구될 동기 코드의 위치 후보 수에 있어서, 몇 가지 k값에 대하여 조사할 것인가를 결정한다(102 단계). 다음 동기 패턴 비교기(14)에서는 결정된 k값에 해당하는 여러 가지 동기 코드의 위치에 대하여 즉, 복구될 동기 후보들 패턴과 원래의 동기 패턴을 비교해서, 비교 결과를 토대로 하여 얻어진 가장 적합한 동기 패턴이 나오는 위치 정보를 동기 위치 선택기(13)에 출력하고(103 단계), 동기 복구기(15)는 동기 위치 선택기(13)에서 출력되는 위치 정보에 따라 가장 적합한 위치에서 동기 코드를 복구한다(104 단계). S/P 변환기(17)는 메모리(16)로부터 독출된 비트 스트림과 동기 복구기(15)에 의해 복구된 동기 코드를 병렬 데이터로 전송한다(105 단계).
도 8은 본 발명의 다른 실시 예에 따른 동기 코드 복구 방법의 흐름도로서, 도 5에 도시된 복구 회로와 결부시켜 설명하기로 한다.
도 8을 참조하면, 동기 검출기(21)에서 입력되는 비트 스트림으로부터 윈도우 발생기(22)에서 발생된 윈도우 기간동안 동기 코드가 검출되는 지를 판단해서(201 단계), 동기 코드가 검출되었으면 데이터를 전송하는 205단계로 진행하고, 동기 코드가 검출되지 않았으면 동기 위치 선택기(23)에서는 n 채널 비트를 중심으로 전후의 n-k 채널 비트, n+k 채널 비트를 갖는 복구될 동기 코드의 위치 후보 수에 있어서, 몇 가지 k값에 대하여 조사할 것인가를 결정한다(202 단계). 에러 정정 비교기(24)에서는 결정된 k값에 해당하는 여러 가지 동기 위치 즉, 복구될 동기 후보들에 대해 에러 정정을 수행한 후 에러 정정 결과를 토대로 하여 얻어질 수 있는 가장 적합한 동기 패턴의 위치 정보를 동기 위치 선택기(23)에 출력한다(203 단계). 에러 정정 비교기(24)에서 복구될 동기 후보들을 에러 정정을 수행하면 가장 적합한 동기 후보의 에러 정정 결과는 에러 정정 가능하다는 신호가 발생되고, 나머지 동기 후보들의 에러 정정 결과는 에러 정정 불가능하다는 신호가 발생되므로 이 에러 정정 결과를 토대로 하여 가장 적합한 동기 패턴의 위치 정보를 알 수 있게 된다. 동기 복구기(25)는 동기 위치 선택기(23)에서 출력되는 위치 정보에 따라 가장 적합한 위치에서 동기 코드를 복구한다(204단계). S/P 변환기(27)는 메모리(26)로부터 독출된 비트 스트림과 동기 복구기(25)에 의해 복구된 동기 코드를 병렬 데이터로 전송한다(205 단계).
본 발명은 광 디스크 시스템 뿐만 아니라 윈도우를 이용하여 동기 코드를 검출하고 복구하는 데이터 처리 분야에 널리 이용될 수 있다.
본 발명은 n 채널 비트를 정확하게 카운트하지 못하더라도 동기를 원래의 위치에 복구해 낼 가능성이 커지게 되며, 손상된 동기 코드를 보다 더 정확한 위치에서 동기 코드를 복구할 수 있어서 데이터의 신뢰성이 한층 높아진다.

Claims (16)

  1. 입력되는 비트 스트림으로부터 소정의 동기 구간을 포함하는 윈도우 기간에 동기 코드를 검출하는 동기 검출기;
    상기 동기 검출기에서 동기 코드가 검출되지 않으면 복수의 동기 위치에서 복구될 다음 동기 후보들 패턴과 원래의 동기 패턴을 비교해서, 비교 결과를 토대로 하여 얻어진 동기 패턴이 나오는 위치 정보를 발생하는 다음 동기 위치 정보 발생기; 및
    상기 위치 정보에 대응하는 위치에서 동기 코드를 복구하는 동기 복구기를 포함하는 동기 코드 복구 회로.
  2. 제1항에 있어서, 상기 복수의 동기 위치는 n(n은 정수) 채널 비트 단위로 동기 코드와 데이터로 이루어진 입력되는 비트 스트림에 대응한 n 채널 비트 위치와, n 채널 비트 전후의 (n-k) 채널 비트 위치와 (n+k) 채널 비트 위치이며, k는 1,2,3,...인 것을 특징으로 하는 동기 코드 복구 회로.
  3. 제2항에 있어서, 상기 다음 동기 위치 정보 발생기는,
    상기 동기 검출기에서 동기 코드가 검출되지 않으면 몇 가지의 k값에 대하여 조사할 것인지를 결정하는 동기 위치 선택기; 및
    결정된 k값에 대응하여 복구될 다음 동기 후보들 패턴과 원래의 동기 패턴을 비교해서 얻어진 상기 동기 패턴을 갖는 위치 정보를 제공하는 다음 동기 패턴 비교기를 포함하는 동기 코드 복구 회로.
  4. 제1항에 있어서, 상기 입력되는 비트 스트림을 상기 다음 동기 위치 정보 발생기에서 위치 정보가 발생할 때까지 일시 저장하는 메모리;
    상기 윈도우를 발생하는 윈도우 발생기; 및
    상기 메모리로부터 독출되는 비트 스트림과 상기 동기 복구기에서 복구된 동기 코드를 병렬 데이터로 변환하는 직병렬 변환기를 더 포함하는 동기 코드 복구 회로.
  5. 입력되는 비트 스트림으로부터 소정의 동기 구간을 포함하는 윈도우 기간에 동기 코드를 검출하는 동기 검출기;
    상기 동기 검출기에서 동기 코드가 검출되지 않으면 복수의 동기 위치에서 복구될 다음 동기 후보들에 대해서 에러 정정을 수행한 후 에러 정정 결과를 토대로 하여 얻어진 다음 동기 패턴의 위치 정보를 발생하는 발생기; 및
    상기 위치 정보에 대응하는 위치에서 동기 코드를 복구하는 동기 복구기를 포함하는 동기 코드 복구 회로.
  6. 제5항에 있어서, 상기 복수의 동기 위치는 n(n은 정수) 채널 비트 단위로 동기 코드와 데이터로 이루어진 입력되는 비트 스트림에 대응한 n 채널 비트 위치와, n 채널 비트 전후의 (n-k) 채널 비트 위치와 (n+k) 채널 비트 위치이며, k는 1,2,3,...인 것을 특징으로 하는 동기 코드 복구 회로.
  7. 제6항에 있어서, 상기 발생기는
    상기 동기 검출기에서 동기 코드가 검출되지 않으면 몇 가지 k값에 대하여 조사할 것인지를 결정하는 동기 위치 선택기; 및
    결정된 k값에 대응하여 복구될 다음 동기 후보들 패턴에 대해 에러 정정을 수행한 후 에러 정정 결과가 에러 정정 가능함을 나타내는 다음 동기 후보 패턴의 위치 정보를 제공하는 에러 정정 비교기를 포함하는 동기 코드 복구 회로.
  8. 제5항에 있어서, 상기 입력되는 비트 스트림을 상기 발생기에서 위치 정보가 발생할 때까지 일시 저장하는 메모리;
    상기 윈도우를 발생하는 윈도우 발생기; 및
    상기 메모리로부터 독출되는 비트 스트림과 상기 동기 복구기에서 복구된 동기 코드를 병렬 데이터로 변환하는 직병렬 변환기를 더 포함하는 동기 코드 복구 회로.
  9. 입력되는 비트 스트림에서 손실된 동기 코드를 복구하는 방법에 있어서:
    (a) 입력되는 비트 스트림으로부터 소정의 동기 구간을 포함하는 윈도우 기간에 동기 코드를 검출하는 단계;
    (b) 상기 (a) 단계에서 동기 코드가 검출되지 않으면 복수의 동기 위치에서 복구될 다음 동기 후보들 패턴과 원래의 동기 패턴을 비교해서, 비교 결과를 토대로 하여 얻어진 동기 패턴이 나오는 위치 정보를 발생하는 단계; 및
    (c) 상기 위치 정보에 대응하는 위치에서 동기 코드를 복구하는 단계를 포함하는 동기 코드 복구 방법.
  10. 제9항에 있어서, 상기 복수의 동기 위치는 n(n은 정수) 채널 비트 단위로 동기 코드와 데이터로 이루어진 입력되는 비트 스트림에 대응한 n 채널 비트 위치와, n 채널 비트 전후의 (n-k) 채널 비트 위치와 (n+k) 채널 비트 위치이며, k는 1,2,3,...인 것을 특징으로 하는 동기 코드 복구 방법.
  11. 제10항에 있어서, 상기 (b) 단계는
    (b1) 상기 (a) 단계에서 동기 코드가 검출되지 않으면 몇 가지 k값에 대하여 조사할 것인지를 결정하는 단계; 및
    (b2) 결정된 k값에 대응하여 복구될 다음 동기 후보들 패턴과 원래의 동기 패턴을 비교해서 얻어진 상기 동기 패턴을 갖는 위치 정보를 제공하는 단계를 포함하는 동기 코드 복구 방법.
  12. 제9항에 있어서,
    (d) 상기 입력되는 비트 스트림을 상기 위치 정보가 발생할 때까지 일시 지연하는 단계; 및
    (e) 상기 (d) 단계에서 지연된 비트 스트림과 상기 복구된 동기 코드를 병렬 데이터로 전송하는 단계를 더 포함하는 동기 코드 복구 방법.
  13. 입력되는 비트 스트림에서 손실된 동기 코드를 복구하는 방법에 있어서:
    (a) 입력되는 비트 스트림으로부터 소정의 동기 구간을 포함하는 윈도우 기간에 동기 코드를 검출하는 단계;
    (b) 상기 (a) 단계에서 동기 코드가 검출되지 않으면 복수의 동기 위치에서 복구될 다음 동기 후보들에 대해서 에러 정정을 수행한 후 에러 정정 결과를 토대로 하여 얻어진 다음 동기 패턴의 위치 정보를 발생하는 단계; 및
    (c) 상기 위치 정보에 대응하는 위치에서 동기 코드를 복구하는 단계를 포함하는 동기 코드 복구 방법.
  14. 제13항에 있어서, 상기 복수의 동기 위치는 n(n은 정수) 채널 비트 단위로 동기 코드와 데이터로 이루어진 입력되는 비트 스트림에 대응한 n 채널 비트 위치와, n 채널 비트 전후의 (n-k) 채널 비트 위치와 (n+k) 채널 비트 위치이며, k는 1,2,3,...인 것을 특징으로 하는 동기 코드 복구 방법.
  15. 제14항에 있어서, 상기 (b) 단계는
    (b1) 상기 (a) 단계에서 동기 코드가 검출되지 않으면 몇 가지 k값에 대하여 조사할 것인지를 결정하는 단계; 및
    (b2) 결정된 k값에 대응하여 복구될 다음 동기 후보들 패턴에 대해 에러 정정을 수행한 후 에러 정정 결과가 에러 정정 가능함을 나타내는 다음 동기 후보 패턴의 위치 정보를 제공하는 단계를 포함하는 동기 코드 복구 방법.
  16. 제13항에 있어서,
    (d) 상기 입력되는 비트 스트림을 상기 위치 정보가 발생할 때까지 일시 지연하는 단계; 및
    (e) 상기 (d) 단계에서 지연된 비트 스트림과 상기 복구된 동기 코드를 병렬 데이터로 전송하는 단계를 더 포함하는 동기 코드 복구 방법.
KR1020020019967A 2002-04-12 2002-04-12 동기 코드 복구 회로 및 그 방법 KR100856400B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020020019967A KR100856400B1 (ko) 2002-04-12 2002-04-12 동기 코드 복구 회로 및 그 방법
TW091121577A TWI240253B (en) 2002-04-12 2002-09-20 Synchronization code recovery circuit and method
CNB02147964XA CN100344068C (zh) 2002-04-12 2002-10-30 同步代码恢复电路及方法
US10/285,678 US6774826B2 (en) 2002-04-12 2002-11-01 Synchronization code recovery circuit and method
JP2003044636A JP4439826B2 (ja) 2002-04-12 2003-02-21 同期コード復旧回路及びその方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020019967A KR100856400B1 (ko) 2002-04-12 2002-04-12 동기 코드 복구 회로 및 그 방법

Publications (2)

Publication Number Publication Date
KR20030081641A KR20030081641A (ko) 2003-10-22
KR100856400B1 true KR100856400B1 (ko) 2008-09-04

Family

ID=28786934

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020019967A KR100856400B1 (ko) 2002-04-12 2002-04-12 동기 코드 복구 회로 및 그 방법

Country Status (5)

Country Link
US (1) US6774826B2 (ko)
JP (1) JP4439826B2 (ko)
KR (1) KR100856400B1 (ko)
CN (1) CN100344068C (ko)
TW (1) TWI240253B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100856400B1 (ko) * 2002-04-12 2008-09-04 삼성전자주식회사 동기 코드 복구 회로 및 그 방법
CN1883000B (zh) * 2003-11-18 2010-05-26 索尼株式会社 再生装置与再生方法
CN104601985B (zh) * 2015-01-14 2017-04-12 华为技术有限公司 信号分析方法、装置和系统
US9804919B2 (en) 2015-07-20 2017-10-31 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for correlation based data alignment
JP2019053802A (ja) * 2017-09-14 2019-04-04 株式会社東芝 記憶装置、および、制御方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000215616A (ja) * 1999-01-28 2000-08-04 Matsushita Electric Ind Co Ltd デ―タ復調装置
JP2003319345A (ja) * 2002-04-12 2003-11-07 Samsung Electronics Co Ltd 同期コード復旧回路及びその方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59221047A (ja) * 1983-05-30 1984-12-12 Victor Co Of Japan Ltd デイジタル信号伝送における同期信号検出回路
US4937843A (en) * 1986-03-28 1990-06-26 Ampex Corporation Digital data block synchronizer
JPH0512809A (ja) * 1991-07-03 1993-01-22 Nec Corp デイスク駆動装置のフオーマツト制御回路
US5648776A (en) * 1993-04-30 1997-07-15 International Business Machines Corporation Serial-to-parallel converter using alternating latches and interleaving techniques
JPH08307405A (ja) * 1995-05-10 1996-11-22 Nec Eng Ltd フレーム同期検出装置
US5757869A (en) * 1995-07-28 1998-05-26 Adtran, Inc. Apparatus and method for detecting frame synchronization pattern/word in bit-stuffed digital data frame
KR100262632B1 (ko) * 1998-01-12 2000-08-01 구자홍 디브이씨알의 동기신호 검출장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000215616A (ja) * 1999-01-28 2000-08-04 Matsushita Electric Ind Co Ltd デ―タ復調装置
JP2003319345A (ja) * 2002-04-12 2003-11-07 Samsung Electronics Co Ltd 同期コード復旧回路及びその方法
US6774826B2 (en) * 2002-04-12 2004-08-10 Samsung Electronics Co., Ltd. Synchronization code recovery circuit and method

Also Published As

Publication number Publication date
US6774826B2 (en) 2004-08-10
CN1452320A (zh) 2003-10-29
KR20030081641A (ko) 2003-10-22
JP4439826B2 (ja) 2010-03-24
US20030194036A1 (en) 2003-10-16
TWI240253B (en) 2005-09-21
CN100344068C (zh) 2007-10-17
JP2003319345A (ja) 2003-11-07

Similar Documents

Publication Publication Date Title
US6236631B1 (en) Frame number detection for signals produced from optical disk
JP2006262454A (ja) クロック再生方法及びマンチェスタ復号方法
JPS62217746A (ja) スタ−トビツト検出回路
EP0798890A3 (en) Error correcting apparatus for digital data and digital sync. detecting apparatus
KR100856400B1 (ko) 동기 코드 복구 회로 및 그 방법
US4766602A (en) Synchronizing signal decoding
KR100859298B1 (ko) 동기신호 검출 회로와 검출 방법
US5625505A (en) Method of and apparatus for regenerating partial-response record signal
US6363514B1 (en) Sound reproducing system and method capable of decoding audio data even in case of failure of detecting syncword
US6038274A (en) Apparatus for decoding a channel signal into an information signal and reproducing arrangement provided with the apparatus
JPS63502949A (ja) 同期信号発生装置及び方法
EP0746112B1 (en) Error correction device
JP2011120059A (ja) クロック異常検知システム
JPS60213150A (ja) 符号方式
KR20030026367A (ko) 데이터 전송 방법, 블록 동기 신호 검출 방법 및 재생장치
KR100234400B1 (ko) 디지탈 비디오 디스크 시스템의 에러 정정 장치 및 방법
JP2001022603A (ja) 遅延メモリ同期外れ検出装置及び方法
JP2566939B2 (ja) 伝送装置
KR100219495B1 (ko) 디브이디의 에러정정코드 싱크보호회로
KR20050015854A (ko) 프레임 번호의 식별 방법
JPS61281736A (ja) 符号方式
JP4325255B2 (ja) フレームアドレッシングにおけるセクタ内データ管理のための方法
KR100207510B1 (ko) 최대 마진 동기 패턴 판단방법 및 이를 이용한 마진 윈도우에 의한 동기 패턴 검출방법
JPS61101138A (ja) フレ−ム同期方式
US20040101078A1 (en) Synchronization control method for electronic device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120730

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130730

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140730

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150730

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160728

Year of fee payment: 9