JPH10164044A - 信号検出回路 - Google Patents
信号検出回路Info
- Publication number
- JPH10164044A JPH10164044A JP8336443A JP33644396A JPH10164044A JP H10164044 A JPH10164044 A JP H10164044A JP 8336443 A JP8336443 A JP 8336443A JP 33644396 A JP33644396 A JP 33644396A JP H10164044 A JPH10164044 A JP H10164044A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pattern
- detection
- window
- sync
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】 同期信号等の特定の信号パターンをより高精
度に検出可能な信号検出回路を提供すること。 【解決手段】 周期的に現れる同期信号等の特定のパタ
ーンの信号を検出する回路において、特定信号パターン
のサブセットの一致検出回路２〜５を設け、検出レベル
デコード回路６は、いくつのサブセットが正しく検出さ
れたかによって、信号検出の確かさの度合いをレベルで
表して出力する。カウンタリセット制御回路・ＳＹＮＣ
出力制御回路７は、検出レベルおよびメイン、サブカウ
ンタ８、９によって発生される２つのウィンドウ信号の
状態に基づき、ＳＹＮＣ出力信号およびウィンドウ信号
のリセット信号を発生する。
度に検出可能な信号検出回路を提供すること。 【解決手段】 周期的に現れる同期信号等の特定のパタ
ーンの信号を検出する回路において、特定信号パターン
のサブセットの一致検出回路２〜５を設け、検出レベル
デコード回路６は、いくつのサブセットが正しく検出さ
れたかによって、信号検出の確かさの度合いをレベルで
表して出力する。カウンタリセット制御回路・ＳＹＮＣ
出力制御回路７は、検出レベルおよびメイン、サブカウ
ンタ８、９によって発生される２つのウィンドウ信号の
状態に基づき、ＳＹＮＣ出力信号およびウィンドウ信号
のリセット信号を発生する。
Description
【０００１】
【発明の属する技術分野】本発明は信号検出回路に関
し、特に同期信号等のように所定の周期毎に現れる特定
の信号パターンをより高い精度で検出可能な信号検出回
路に関するものである。
し、特に同期信号等のように所定の周期毎に現れる特定
の信号パターンをより高い精度で検出可能な信号検出回
路に関するものである。
【０００２】
【従来の技術】データ通信や情報記録等の分野において
は、データを所定長のフォーマットに整えて伝送あるい
は記録、再生するシステムがある。図２は、このような
システムの一例であるディスク装置のデータフォーマッ
トを示す説明図である。図２の例においては、１２４バ
イト毎に区切られたデータ１１に、データの区切り（ブ
ロックあるいはフレーム同期）信号であるＳＹＮＣパタ
ーンデータ１０が付加されて、１単位のデータが形成さ
れる。このＳＹＮＣパターンデータ１０は、データ中に
は同じパターンが現れないように、例えば符号化規則違
反のパターン等が使用される。このようなシステムにお
いて信号を受信、再生して元のデータを復元する際に
は、そのフォーマット中に所定周期で含まれるＳＹＮＣ
パターンデータ１０を確実に検出する必要がある。
は、データを所定長のフォーマットに整えて伝送あるい
は記録、再生するシステムがある。図２は、このような
システムの一例であるディスク装置のデータフォーマッ
トを示す説明図である。図２の例においては、１２４バ
イト毎に区切られたデータ１１に、データの区切り（ブ
ロックあるいはフレーム同期）信号であるＳＹＮＣパタ
ーンデータ１０が付加されて、１単位のデータが形成さ
れる。このＳＹＮＣパターンデータ１０は、データ中に
は同じパターンが現れないように、例えば符号化規則違
反のパターン等が使用される。このようなシステムにお
いて信号を受信、再生して元のデータを復元する際に
は、そのフォーマット中に所定周期で含まれるＳＹＮＣ
パターンデータ１０を確実に検出する必要がある。
【０００３】ところが、受信あるいは再生信号はノイズ
を含んでいたり、データが欠落していたりしてＳＹＮＣ
パターン１０を正しく検出できないことがある。例え
ば、伝送されるデータ中に誤りが生じて、ＳＹＮＣパタ
ーン１０と同じパターンになると、ＳＹＮＣパターン１
０を誤検出してしまう場合がある。
を含んでいたり、データが欠落していたりしてＳＹＮＣ
パターン１０を正しく検出できないことがある。例え
ば、伝送されるデータ中に誤りが生じて、ＳＹＮＣパタ
ーン１０と同じパターンになると、ＳＹＮＣパターン１
０を誤検出してしまう場合がある。
【０００４】そこで、このような誤検出を防ぐ対策とし
て、従来においては図３に示すような方法が行われてい
た。即ち、１度ＳＹＮＣパターンＳＩ１を検出してＳＹ
ＮＣ信号出力（ＳＯ１）を出力した場合に、該ＳＹＮＣ
信号出力（ＳＯ１）の発生時点からデータ数をカウント
し、次にＳＹＮＣパターン（ＳＩ２）が来ると予想され
る位置を中心とした所定の範囲においてＳＹＮＣ検出ウ
ィンドウＷ１を発生する。例えば、図２の例において
は、１ブロックのデータ長が１２８バイトであるので、
ジッタやビットスリップによるずれを考慮し、バイトカ
ウンタのカウント数が１２６から１２９の間でＳＹＮＣ
検出ウィンドウ（Ｗ１）を発生する。
て、従来においては図３に示すような方法が行われてい
た。即ち、１度ＳＹＮＣパターンＳＩ１を検出してＳＹ
ＮＣ信号出力（ＳＯ１）を出力した場合に、該ＳＹＮＣ
信号出力（ＳＯ１）の発生時点からデータ数をカウント
し、次にＳＹＮＣパターン（ＳＩ２）が来ると予想され
る位置を中心とした所定の範囲においてＳＹＮＣ検出ウ
ィンドウＷ１を発生する。例えば、図２の例において
は、１ブロックのデータ長が１２８バイトであるので、
ジッタやビットスリップによるずれを考慮し、バイトカ
ウンタのカウント数が１２６から１２９の間でＳＹＮＣ
検出ウィンドウ（Ｗ１）を発生する。
【０００５】このようにして、該ＳＹＮＣ検出ウィンド
ウ内でのみＳＹＮＣパターンを検出することによって誤
検出を防止する。また図３に示すように、ＳＹＮＣ検出
ウィンドウ（Ｗ２）内においてＳＹＮＣ２０を検出でき
なかった場合には、例えばＳＹＮＣ検出ウィンドウ（Ｗ
２）の中央においてＳＹＮＣパターンを検出したものと
して、ＳＹＮＣ検出信号２１を強制的に発生させること
が行われていた。
ウ内でのみＳＹＮＣパターンを検出することによって誤
検出を防止する。また図３に示すように、ＳＹＮＣ検出
ウィンドウ（Ｗ２）内においてＳＹＮＣ２０を検出でき
なかった場合には、例えばＳＹＮＣ検出ウィンドウ（Ｗ
２）の中央においてＳＹＮＣパターンを検出したものと
して、ＳＹＮＣ検出信号２１を強制的に発生させること
が行われていた。
【０００６】
【発明が解決しようとする課題】上記したような従来の
信号検出方法においては、ＳＹＮＣ検出ウィンドウを使
用しない場合と比較すれば、より誤りが少なくＳＹＮＣ
パターン検出ができるが、本来のＳＹＮＣパターンにビ
ット誤りが発生した場合など、ＳＹＮＣ信号を出力でき
ない場合があるという問題点があった。また、ＳＹＮＣ
パターンを検出できないと、ＳＹＮＣ検出ウィンドウの
位置が徐々にずれて、ＳＹＮＣパターンの位置がＳＹＮ
Ｃ検出ウィンドウ外になってしまい、更にＳＹＮＣパタ
ーンの検出ができなくなってしまうという問題点もあっ
た。
信号検出方法においては、ＳＹＮＣ検出ウィンドウを使
用しない場合と比較すれば、より誤りが少なくＳＹＮＣ
パターン検出ができるが、本来のＳＹＮＣパターンにビ
ット誤りが発生した場合など、ＳＹＮＣ信号を出力でき
ない場合があるという問題点があった。また、ＳＹＮＣ
パターンを検出できないと、ＳＹＮＣ検出ウィンドウの
位置が徐々にずれて、ＳＹＮＣパターンの位置がＳＹＮ
Ｃ検出ウィンドウ外になってしまい、更にＳＹＮＣパタ
ーンの検出ができなくなってしまうという問題点もあっ
た。
【０００７】本発明の目的は、前記のような従来技術の
問題点を解決し、本来はデータ中には存在しない同期信
号等の特定の信号パターンをより高精度に検出可能な信
号検出回路を提供することにある。
問題点を解決し、本来はデータ中には存在しない同期信
号等の特定の信号パターンをより高精度に検出可能な信
号検出回路を提供することにある。
【０００８】
【課題を解決するための手段】本発明は、所定の周期毎
に現れる所定の信号パターンを検出する信号検出回路に
おいて、入力信号と検出すべき信号パターンとの類似度
に応じた検出レベルを出力し、この検出レベルおよびウ
ィンドウ信号の状態に基づき、所定パターンの信号を検
出したか否かを判定することを特徴とする。
に現れる所定の信号パターンを検出する信号検出回路に
おいて、入力信号と検出すべき信号パターンとの類似度
に応じた検出レベルを出力し、この検出レベルおよびウ
ィンドウ信号の状態に基づき、所定パターンの信号を検
出したか否かを判定することを特徴とする。
【０００９】本発明においては、信号検出レベルの判定
手段は、例えば信号パターンのサブセット（部分集合）
の内のいくつが正しく検出されたか、即ち信号の類似度
によって、信号検出の確からしさをレベルで表して出力
する。また、信号検出を判定する回路は、例えばレベル
が高い場合には検出位置に関わらず信号を検出したもの
と見なし、またレベルが低い場合には信号検出ウィンド
ウ内である場合にのみ信号検出と見なすというように、
レベル情報およびウィンドウ信号の状態に基づき、信号
検出の判定を行う。
手段は、例えば信号パターンのサブセット（部分集合）
の内のいくつが正しく検出されたか、即ち信号の類似度
によって、信号検出の確からしさをレベルで表して出力
する。また、信号検出を判定する回路は、例えばレベル
が高い場合には検出位置に関わらず信号を検出したもの
と見なし、またレベルが低い場合には信号検出ウィンド
ウ内である場合にのみ信号検出と見なすというように、
レベル情報およびウィンドウ信号の状態に基づき、信号
検出の判定を行う。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して詳細に説明する。図１は、本発明を適用した
ハードディスク装置のＳＹＮＣパターン検出回路の構成
を示すブロック図である。４８ビットシフトレジスタ１
には図示しないヘッドによって読み取られ、復号回路に
よって２値データに変換されたデータ列が入力される。
本実施例においては、ハードディスクは図２に示すよう
な形式でフォーマットされ、データは例えばＲＬＬ
（１、７）形式でランレングス制限符号化され、記録さ
れている。
を参照して詳細に説明する。図１は、本発明を適用した
ハードディスク装置のＳＹＮＣパターン検出回路の構成
を示すブロック図である。４８ビットシフトレジスタ１
には図示しないヘッドによって読み取られ、復号回路に
よって２値データに変換されたデータ列が入力される。
本実施例においては、ハードディスクは図２に示すよう
な形式でフォーマットされ、データは例えばＲＬＬ
（１、７）形式でランレングス制限符号化され、記録さ
れている。
【００１１】図４は、誤りが無い限りデータ中には絶対
に現れないユニークな２つのデータパターンＡ、Ｂを組
み合わせたＳＹＮＣパターンの一例を示す説明図であ
る。例えばＩＢＭ（登録商標）方式のＲＬＬ（１、７）
形式のデータ変換を行った場合には、データ中には”
１”を挟んで”０”が連続して６個、７個あるいは７
個、６個と続くようなパターンは現れない。そこで、図
４に示すようなパターンＡ「00000010000000」およびパ
ターンＢ「00000001000000」がＳＹＮＣパターンのサブ
セットとなるようにＳＹＮＣパターンを決定する。
に現れないユニークな２つのデータパターンＡ、Ｂを組
み合わせたＳＹＮＣパターンの一例を示す説明図であ
る。例えばＩＢＭ（登録商標）方式のＲＬＬ（１、７）
形式のデータ変換を行った場合には、データ中には”
１”を挟んで”０”が連続して６個、７個あるいは７
個、６個と続くようなパターンは現れない。そこで、図
４に示すようなパターンＡ「00000010000000」およびパ
ターンＢ「00000001000000」がＳＹＮＣパターンのサブ
セットとなるようにＳＹＮＣパターンを決定する。
【００１２】なお、ＲＬＬ（１、７）形式のデータ変換
においては１バイト当たり１２ビットに変換されるの
で、ＳＹＮＣパターンは４バイト分で４８ビット存在す
る。また、図４のＳＹＮＣパターンにおける”Ｆ”は直
前のデータの反転値、”Ｌ”は直後のデータの反転値で
あり、上部にＮＲＺＩ変調した場合の信号波形を示して
ある。
においては１バイト当たり１２ビットに変換されるの
で、ＳＹＮＣパターンは４バイト分で４８ビット存在す
る。また、図４のＳＹＮＣパターンにおける”Ｆ”は直
前のデータの反転値、”Ｌ”は直後のデータの反転値で
あり、上部にＮＲＺＩ変調した場合の信号波形を示して
ある。
【００１３】図１に戻って、２つのＢパターン一致検出
回路２、４、および２つのＡパターン一致検出回路３、
５はそれぞれ同じ回路構成の一致検出回路である。な
お、各一致検出回路２〜５の右上にかぎ括弧で記載され
ている数字は、各一致検出回路２〜５に入力される、シ
フトレジスタ１の出力端子番号の範囲であり、図４に示
すようにそれぞれの取り込み範囲は重複している。図５
は、一例であるＢパターン一致検出回路２の構成を示す
回路図である。シフトレジスタ１の第２９〜４２段目の
出力信号は、それぞれ複数の排他的論理和ゲート３０の
一方の入力端子に接続され、該ゲート３０の他方の入力
端子には比較するＢパターンデータが入力されている。
回路２、４、および２つのＡパターン一致検出回路３、
５はそれぞれ同じ回路構成の一致検出回路である。な
お、各一致検出回路２〜５の右上にかぎ括弧で記載され
ている数字は、各一致検出回路２〜５に入力される、シ
フトレジスタ１の出力端子番号の範囲であり、図４に示
すようにそれぞれの取り込み範囲は重複している。図５
は、一例であるＢパターン一致検出回路２の構成を示す
回路図である。シフトレジスタ１の第２９〜４２段目の
出力信号は、それぞれ複数の排他的論理和ゲート３０の
一方の入力端子に接続され、該ゲート３０の他方の入力
端子には比較するＢパターンデータが入力されている。
【００１４】排他的論理和ゲート３０の否定出力端子は
論理積ゲート３１に接続されており、シフトレジスタ１
の出力データパターンと比較パターンとが一致すると、
論理積ゲート３１から”１”が出力される。なお、シフ
トレジスタ１の各段に記載されている数字はシフトレジ
スタの入力側からの段数を表し、また括弧内の数字はＳ
ＹＮＣパターンデータの先頭からの順番を表している。
なお、他の一致検出回路３〜５についても同様に動作す
る。
論理積ゲート３１に接続されており、シフトレジスタ１
の出力データパターンと比較パターンとが一致すると、
論理積ゲート３１から”１”が出力される。なお、シフ
トレジスタ１の各段に記載されている数字はシフトレジ
スタの入力側からの段数を表し、また括弧内の数字はＳ
ＹＮＣパターンデータの先頭からの順番を表している。
なお、他の一致検出回路３〜５についても同様に動作す
る。
【００１５】図１に戻って、検出レベルデコード回路６
は、例えばゲート回路あるいはＲＯＭ等から構成される
デコード回路であり、各パターン一致回路２〜５の出力
信号を入力し、本来のＳＹＮＣパターンに対する検出さ
れたＳＹＮＣパターンの確からしさの度合いを示す検出
レベル情報を出力する。図６は、検出レベルデコード回
路６の各入力信号の状態および対応する検出レベルを示
す真理値表である。図６において、各パターン検出出力
欄の括弧付数字は図１の各パターン一致検出回路に付与
した番号と対応している。また、出力検出レベルは数値
が大きいほどＳＹＮＣ検出の確かさの度合いあるいは類
似度が大きいことを示している。なお、シフトレジスタ
１から検出レベルデコード回路６までによって、ＳＹＮ
Ｃ検出ウィンドウを使用せずに検出レベル情報を出力す
る検出レベル出力手段が構成されている。
は、例えばゲート回路あるいはＲＯＭ等から構成される
デコード回路であり、各パターン一致回路２〜５の出力
信号を入力し、本来のＳＹＮＣパターンに対する検出さ
れたＳＹＮＣパターンの確からしさの度合いを示す検出
レベル情報を出力する。図６は、検出レベルデコード回
路６の各入力信号の状態および対応する検出レベルを示
す真理値表である。図６において、各パターン検出出力
欄の括弧付数字は図１の各パターン一致検出回路に付与
した番号と対応している。また、出力検出レベルは数値
が大きいほどＳＹＮＣ検出の確かさの度合いあるいは類
似度が大きいことを示している。なお、シフトレジスタ
１から検出レベルデコード回路６までによって、ＳＹＮ
Ｃ検出ウィンドウを使用せずに検出レベル情報を出力す
る検出レベル出力手段が構成されている。
【００１６】カウンタリセット制御回路・ＳＹＮＣ出力
制御回路７は、やはりゲート回路あるいはＲＯＭ等から
構成され、検出レベル情報およびＳＹＮＣ検出ウィンド
ウ信号を入力して、ＳＹＮＣ信号およびＳＹＮＣ検出ウ
ィンドウ発生用カウンタのリセット信号を出力する。図
７は、カウンタリセット制御回路・ＳＹＮＣ出力制御回
路７における各入力信号の状態およびＳＹＮＣ信号、リ
セット信号出力を示す真理値表である。なお、動作につ
いては後述する。
制御回路７は、やはりゲート回路あるいはＲＯＭ等から
構成され、検出レベル情報およびＳＹＮＣ検出ウィンド
ウ信号を入力して、ＳＹＮＣ信号およびＳＹＮＣ検出ウ
ィンドウ発生用カウンタのリセット信号を出力する。図
７は、カウンタリセット制御回路・ＳＹＮＣ出力制御回
路７における各入力信号の状態およびＳＹＮＣ信号、リ
セット信号出力を示す真理値表である。なお、動作につ
いては後述する。
【００１７】メインカウンタ８およびサブカウンタ９は
同じ回路構成であり、例えば図示しないシフトレジスタ
１のシフトクロックであるビット同期したクロックを計
数する１１ビットのバイナリカウンタ、およびメインウ
ィンドウ、サブウィンドウ信号を発生するデコード回路
からなる。該デコード回路は、例えばカウンタの上位８
ビット、即ちバイト単位の計数値を入力し、計数値が１
２６から１２９の間のみ”１”を出力する。
同じ回路構成であり、例えば図示しないシフトレジスタ
１のシフトクロックであるビット同期したクロックを計
数する１１ビットのバイナリカウンタ、およびメインウ
ィンドウ、サブウィンドウ信号を発生するデコード回路
からなる。該デコード回路は、例えばカウンタの上位８
ビット、即ちバイト単位の計数値を入力し、計数値が１
２６から１２９の間のみ”１”を出力する。
【００１８】次に、図１の信号検出回路の動作を説明す
る。図示しないヘッドによって読み取られ、復号回路に
よって２値データに変換されたデータ列が１ビットづつ
４８ビットレジスタ１に入力される。２つのＢパターン
一致検出回路２、４、および２つのＡパターン一致検出
回路３、５はそれぞれシフトレジスタ１の所定の出力端
子群の信号を各基準パターンと比較し、一致した場合に
はそれぞれ一致信号を出力する。
る。図示しないヘッドによって読み取られ、復号回路に
よって２値データに変換されたデータ列が１ビットづつ
４８ビットレジスタ１に入力される。２つのＢパターン
一致検出回路２、４、および２つのＡパターン一致検出
回路３、５はそれぞれシフトレジスタ１の所定の出力端
子群の信号を各基準パターンと比較し、一致した場合に
はそれぞれ一致信号を出力する。
【００１９】検出レベルデコード回路６は、各パターン
一致回路２〜５の出力信号を入力し、図６に示す真理値
表に基づき、ＳＹＮＣパターン検出の確かさの度合いを
示す０〜３の検出レベル情報を出力する。図６に示した
真理値表においては、例えば１つのパターンのみを検出
しても検出レベルは０であり、２つのパターンを同時に
検出した場合でも、例えば表の４行目、１３行目のよう
に、１つのＳＹＮＣパターン入力時に２回検出される可
能性のあるパターンの組み合わせはレベル０になってお
り、１回だけ検出されるパターンの組み合わせのみが１
以上のレベルに設定されている。レベル１は、２つのパ
ターンのみが同時に検出された場合に出力され、レベル
２は３つのパターンのみが同時に検出された場合に出力
される。更にレベル４は４つのパターン全てが同時に検
出された場合に出力されるものであり、最も確かさの度
合いが大きい。
一致回路２〜５の出力信号を入力し、図６に示す真理値
表に基づき、ＳＹＮＣパターン検出の確かさの度合いを
示す０〜３の検出レベル情報を出力する。図６に示した
真理値表においては、例えば１つのパターンのみを検出
しても検出レベルは０であり、２つのパターンを同時に
検出した場合でも、例えば表の４行目、１３行目のよう
に、１つのＳＹＮＣパターン入力時に２回検出される可
能性のあるパターンの組み合わせはレベル０になってお
り、１回だけ検出されるパターンの組み合わせのみが１
以上のレベルに設定されている。レベル１は、２つのパ
ターンのみが同時に検出された場合に出力され、レベル
２は３つのパターンのみが同時に検出された場合に出力
される。更にレベル４は４つのパターン全てが同時に検
出された場合に出力されるものであり、最も確かさの度
合いが大きい。
【００２０】カウンタリセット制御回路・ＳＹＮＣ出力
制御回路７は、検出レベル情報、メインおよびサブウィ
ンドウ信号を入力して、図７に示す真理値表に基づき、
ＳＹＮＣ信号およびウィンドウ発生用カウンタのリセッ
ト信号を出力する。また、メインカウンタ８およびサブ
カウンタ９は図示しないビット同期したクロックを計数
し、前述したようなウィンドウ信号を発生する。
制御回路７は、検出レベル情報、メインおよびサブウィ
ンドウ信号を入力して、図７に示す真理値表に基づき、
ＳＹＮＣ信号およびウィンドウ発生用カウンタのリセッ
ト信号を出力する。また、メインカウンタ８およびサブ
カウンタ９は図示しないビット同期したクロックを計数
し、前述したようなウィンドウ信号を発生する。
【００２１】図７の真理値表において、検出レベルが３
の場合には、ウィンドウがどのような状態であってもＳ
ＹＮＣパターン検出と見なしてＳＹＮＣ信号を出力し、
メイン、サブの両カウンタのリセット信号も出力され
る。また、検出レベルが１の場合には、例えばメインウ
ィンドウが”１”の場合にのみＳＹＮＣパターン検出と
見なし、サブウィンドウ内のみでレベル１が検出された
場合には無視される。メインウィンドウは比較的確実に
ＳＹＮＣパターンを検出した場合にのみリセットされ、
その他の場合にはリセットされない。従って、一度同期
が取れた後には、例えばＳＹＮＣパターンが全く検出で
きなかったり、ビット誤り等によって本来の位置以外の
場所で低いレベルのＳＹＮＣパターンが検出された場合
においても、メインウィンドウ信号を発生するメインカ
ウンタ８によって同期が維持される。
の場合には、ウィンドウがどのような状態であってもＳ
ＹＮＣパターン検出と見なしてＳＹＮＣ信号を出力し、
メイン、サブの両カウンタのリセット信号も出力され
る。また、検出レベルが１の場合には、例えばメインウ
ィンドウが”１”の場合にのみＳＹＮＣパターン検出と
見なし、サブウィンドウ内のみでレベル１が検出された
場合には無視される。メインウィンドウは比較的確実に
ＳＹＮＣパターンを検出した場合にのみリセットされ、
その他の場合にはリセットされない。従って、一度同期
が取れた後には、例えばＳＹＮＣパターンが全く検出で
きなかったり、ビット誤り等によって本来の位置以外の
場所で低いレベルのＳＹＮＣパターンが検出された場合
においても、メインウィンドウ信号を発生するメインカ
ウンタ８によって同期が維持される。
【００２２】一方、メインウィンドウの同期が外れてい
る場合には、レベル３の完全なＳＹＮＣパターンを検出
しない限りはメインカウンタ８の同期が取れない。そこ
で、サブウィンドウを設け、サブウィンドウはメインウ
ィンドウよりも低いレベルでリセットされるように構成
する。そして、サブウィンドウ内においてレベル２のＳ
ＹＮＣパターンが検出された場合にもＳＹＮＣパターン
が検出されたものと見なし、メインおよびサブカウンタ
８、９をリセットする。このような処理により、メイン
ウィンドウがＳＹＮＣ信号と同期していない場合におい
ても、より確実にＳＹＮＣパターンの検出およびウィン
ドウの同期がなされる。なお、ＳＹＮＣパターン信号が
ノイズ等のために全く検出されなかった場合など、図７
においてＳＹＮＣ信号が発生しない状態のままでメイン
ウィンドウの終了時点に達した場合には、ＳＹＮＣ出力
制御回路７において強制的にＳＹＮＣ信号を発生、出力
させ、メイン、サブ両カウンタをリセットする。
る場合には、レベル３の完全なＳＹＮＣパターンを検出
しない限りはメインカウンタ８の同期が取れない。そこ
で、サブウィンドウを設け、サブウィンドウはメインウ
ィンドウよりも低いレベルでリセットされるように構成
する。そして、サブウィンドウ内においてレベル２のＳ
ＹＮＣパターンが検出された場合にもＳＹＮＣパターン
が検出されたものと見なし、メインおよびサブカウンタ
８、９をリセットする。このような処理により、メイン
ウィンドウがＳＹＮＣ信号と同期していない場合におい
ても、より確実にＳＹＮＣパターンの検出およびウィン
ドウの同期がなされる。なお、ＳＹＮＣパターン信号が
ノイズ等のために全く検出されなかった場合など、図７
においてＳＹＮＣ信号が発生しない状態のままでメイン
ウィンドウの終了時点に達した場合には、ＳＹＮＣ出力
制御回路７において強制的にＳＹＮＣ信号を発生、出力
させ、メイン、サブ両カウンタをリセットする。
【００２３】以上のような構成および動作によって、検
出レベルを多段階とし、ＳＹＮＣ検出ウィンドウを複数
個設けることによって、入力信号のＳＹＮＣパターン等
にビット誤り等が発生しても、より確実にＳＹＮＣパタ
ーンを検出するための判定が可能となる。
出レベルを多段階とし、ＳＹＮＣ検出ウィンドウを複数
個設けることによって、入力信号のＳＹＮＣパターン等
にビット誤り等が発生しても、より確実にＳＹＮＣパタ
ーンを検出するための判定が可能となる。
【００２４】以上、実施例を開示したが、以下に示すよ
うな変形例も挙げられる。本実施例においては、Ａ、Ｂ
の２つのサブセットパターンの組み合わせによってＳＹ
ＮＣパターンが構成される例を開示したが、ＳＹＮＣパ
ターンの構成方法は任意である。例えば、図４における
ＳＹＮＣパターンの最初の２８ビット分、即ち左側のパ
ターンＢとパターンＡの組み合わせのみでもよく、また
サブセットのパターン同士が重なっている必要は無い。
なおパターンが２つの場合には検出レベルは０〜２とな
る。
うな変形例も挙げられる。本実施例においては、Ａ、Ｂ
の２つのサブセットパターンの組み合わせによってＳＹ
ＮＣパターンが構成される例を開示したが、ＳＹＮＣパ
ターンの構成方法は任意である。例えば、図４における
ＳＹＮＣパターンの最初の２８ビット分、即ち左側のパ
ターンＢとパターンＡの組み合わせのみでもよく、また
サブセットのパターン同士が重なっている必要は無い。
なおパターンが２つの場合には検出レベルは０〜２とな
る。
【００２５】更に、サブセットパターンとして、３つの
異なるパターン「Ａ、Ｂ、Ｃ」を使用してもよく、
「Ａ、Ａ、Ａ」「Ａ、Ｂ、Ａ」というような同じパター
ンを含む組み合わせであってもよい。また、各サブセッ
トパターン自体はデータ中に出現するパターンであって
も、組み合わせたパターンがデータ中に現れないユニー
クなパターンであれば本発明を実施可能である。
異なるパターン「Ａ、Ｂ、Ｃ」を使用してもよく、
「Ａ、Ａ、Ａ」「Ａ、Ｂ、Ａ」というような同じパター
ンを含む組み合わせであってもよい。また、各サブセッ
トパターン自体はデータ中に出現するパターンであって
も、組み合わせたパターンがデータ中に現れないユニー
クなパターンであれば本発明を実施可能である。
【００２６】実施例においてはＳＹＮＣ検出ウィンドウ
の数が２である例を開示したが、ウィンドウの数は１で
あってもよい。また、ＳＹＮＣパターンが検出できなか
った場合にはメインウィンドウの終了時点においてＳＹ
ＮＣ信号を強制的に発生させる例を開示したが、本来は
メインウィンドウの中央においてＳＹＮＣ信号を発生さ
せるべきであるので、後段の信号処理回路の前に遅延回
路を入れて、ずれを補正してもよい。また、ＳＹＮＣ検
出ウィンドウ発生用のカウンタとは別に強制ＳＹＮＣ信
号発生用のカウンタを設けてもよい。
の数が２である例を開示したが、ウィンドウの数は１で
あってもよい。また、ＳＹＮＣパターンが検出できなか
った場合にはメインウィンドウの終了時点においてＳＹ
ＮＣ信号を強制的に発生させる例を開示したが、本来は
メインウィンドウの中央においてＳＹＮＣ信号を発生さ
せるべきであるので、後段の信号処理回路の前に遅延回
路を入れて、ずれを補正してもよい。また、ＳＹＮＣ検
出ウィンドウ発生用のカウンタとは別に強制ＳＹＮＣ信
号発生用のカウンタを設けてもよい。
【００２７】実施例においては図７の真理値表にある所
定のレベルおよびＳＹＮＣ検出ウィンドウ状態が入力さ
れると、直ちにＳＹＮＣ信号が出力され、ウィンドウ発
生用カウンタがリセットされるが、例えばサブウィンド
ウ内でレベル２が検出された直後にメインウィンドウ内
でレベル３が検出される可能性も０ではない。従って、
前記したような信号の遅延回路を設け、メインウィンド
ウの終了時点まで信号を監視し、複数のＳＹＮＣパター
ン候補を検出した場合には、最も確かさの度合いの大き
な信号を採用して、該信号の検出タイミングでＳＹＮＣ
信号を出力するようにしてもよい。
定のレベルおよびＳＹＮＣ検出ウィンドウ状態が入力さ
れると、直ちにＳＹＮＣ信号が出力され、ウィンドウ発
生用カウンタがリセットされるが、例えばサブウィンド
ウ内でレベル２が検出された直後にメインウィンドウ内
でレベル３が検出される可能性も０ではない。従って、
前記したような信号の遅延回路を設け、メインウィンド
ウの終了時点まで信号を監視し、複数のＳＹＮＣパター
ン候補を検出した場合には、最も確かさの度合いの大き
な信号を採用して、該信号の検出タイミングでＳＹＮＣ
信号を出力するようにしてもよい。
【００２８】実施例においては、メイン、サブ両ウィン
ドウの広さは同じである例を開示したが、例えばサブウ
ィンドウをメインウィンドウより広くしてもよい。ま
た、図７に示す真理値表の内容としては、図示したもの
以外にも採用可能であり、記録再生装置や伝送路、伝送
装置のノイズ、ジッタ等の特性に応じて、例えばフレー
ム同期が早く取れ、誤り率が小さくなるような特性に設
定すればよい。
ドウの広さは同じである例を開示したが、例えばサブウ
ィンドウをメインウィンドウより広くしてもよい。ま
た、図７に示す真理値表の内容としては、図示したもの
以外にも採用可能であり、記録再生装置や伝送路、伝送
装置のノイズ、ジッタ等の特性に応じて、例えばフレー
ム同期が早く取れ、誤り率が小さくなるような特性に設
定すればよい。
【００２９】実施例においては検出レベルの現在値のみ
を採用しているが、例えば前回のＳＹＮＣ信号出力時点
における検出レベルが３であれば、次回にメインウィン
ドウ内においてＳＹＮＣパターンが検出される可能性が
高く、前回のＳＹＮＣ信号出力時点における検出レベル
が０や１であれば、次回にＳＹＮＣパターンがメインウ
ィンドウ内で検出される可能性は低くなる。従って、検
出レベル情報をＳＹＮＣ信号出力でラッチし、該ラッチ
出力をカウンタリセット制御回路・ＳＹＮＣ出力制御回
路７に入力して、前回の検出レベルによって図７の真理
値表を切り替えて、ＳＹＮＣパターン検出の判定を行う
ようにしてもよい。
を採用しているが、例えば前回のＳＹＮＣ信号出力時点
における検出レベルが３であれば、次回にメインウィン
ドウ内においてＳＹＮＣパターンが検出される可能性が
高く、前回のＳＹＮＣ信号出力時点における検出レベル
が０や１であれば、次回にＳＹＮＣパターンがメインウ
ィンドウ内で検出される可能性は低くなる。従って、検
出レベル情報をＳＹＮＣ信号出力でラッチし、該ラッチ
出力をカウンタリセット制御回路・ＳＹＮＣ出力制御回
路７に入力して、前回の検出レベルによって図７の真理
値表を切り替えて、ＳＹＮＣパターン検出の判定を行う
ようにしてもよい。
【００３０】実施例としては本発明をハードディスク装
置に適用する例を開示したが、本発明は任意の記録媒体
を使用した情報の記録装置、再生装置、記録および再生
装置あるいは、任意の伝送媒体を使用する情報伝送装
置、更に、特定のパターンを繰り返し含む信号を入力
し、該特定パターンの検出を行う任意の信号検出装置に
適用可能である。
置に適用する例を開示したが、本発明は任意の記録媒体
を使用した情報の記録装置、再生装置、記録および再生
装置あるいは、任意の伝送媒体を使用する情報伝送装
置、更に、特定のパターンを繰り返し含む信号を入力
し、該特定パターンの検出を行う任意の信号検出装置に
適用可能である。
【００３１】
【発明の効果】以上述べたように、本発明においては、
信号検出回路において、データの区切り信号をより高精
度に検出可能となり、データの誤り率を下げることがで
きるという効果がある。従って、通信の高速化や情報記
録媒体への記録の高密度化を達成することができる。
信号検出回路において、データの区切り信号をより高精
度に検出可能となり、データの誤り率を下げることがで
きるという効果がある。従って、通信の高速化や情報記
録媒体への記録の高密度化を達成することができる。
【図１】本発明を適用したハードディスク装置のＳＹＮ
Ｃパターン検出回路の構成を示すブロック図である。
Ｃパターン検出回路の構成を示すブロック図である。
【図２】ディスク装置のデータフォーマットを示す説明
図である。
図である。
【図３】ウィンドウ検出方式を示す説明図である。
【図４】ＳＹＮＣパターンの一例を示す説明図である。
【図５】Ｂパターン一致検出回路２の構成を示す回路図
である。
である。
【図６】検出レベルデコード回路６の各入力信号の状態
および対応する検出レベル出力を示す真理値表である。
および対応する検出レベル出力を示す真理値表である。
【図７】カウンタリセット制御回路、ＳＹＮＣ出力制御
回路７における各入力信号の状態およびＳＹＮＣ、リセ
ット出力を示す真理値表である。
回路７における各入力信号の状態およびＳＹＮＣ、リセ
ット出力を示す真理値表である。
１…シフトレジスタ、２、４…Ｂパターン一致検出回
路、３、５…Ａパターン一致検出回路、６…検出レベル
デコード回路、７…カウンタリセット制御回路、ＳＹＮ
Ｃ出力制御回路、８…メインカウンタ、９…サブカウン
タ
路、３、５…Ａパターン一致検出回路、６…検出レベル
デコード回路、７…カウンタリセット制御回路、ＳＹＮ
Ｃ出力制御回路、８…メインカウンタ、９…サブカウン
タ
Claims (3)
- 【請求項１】 入力信号から所定の周期毎に配置された
所定の信号パターンを検出する信号検出回路において、 検出すべき所定の信号パターンに対する前記入力信号の
類似度に応じた検出レベルを出力する検出レベル出力手
段と、 リセット信号に応じて所定の期間後に所定幅のウィンド
ウ信号を発生するウィンドウ信号発生手段と、 前記検出レベル出力手段の出力情報および前記ウィンド
ウ信号の状態に基づき、前記入力信号から所定パターン
の信号を検出したことを示す情報および前記ウィンドウ
信号発生手段の前記リセット信号を発生する信号検出判
定手段とを備えたことを特徴とする信号検出回路。 - 【請求項２】 前記検出レベル出力手段は、 検出すべき信号パターンの部分集合からなる信号パター
ンを前記入力信号からそれぞれ検出する複数の信号パタ
ーン検出手段と、 前記複数の信号パターン検出手段の出力状態に基づき、
検出レベルを判定して出力する検出レベル判定手段とか
らなることを特徴とする請求項１に記載の信号検出回
路。 - 【請求項３】 前記ウィンドウ信号発生手段は、メイン
ウィンドウ信号を発生させるメインウィンドウカウンタ
およびサブウィンドウ信号を発生させるサブウィンドウ
カウンタを備え、メインウィンドウカウンタはサブウィ
ンドウカウンタよりも、より類似度の高い信号が検出さ
れた場合にリセットされることを特徴とする請求項１に
記載の信号検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33644396A JP3697809B2 (ja) | 1996-12-02 | 1996-12-02 | 信号検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33644396A JP3697809B2 (ja) | 1996-12-02 | 1996-12-02 | 信号検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10164044A true JPH10164044A (ja) | 1998-06-19 |
| JP3697809B2 JP3697809B2 (ja) | 2005-09-21 |
Family
ID=18299199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33644396A Expired - Fee Related JP3697809B2 (ja) | 1996-12-02 | 1996-12-02 | 信号検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3697809B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017060100A (ja) * | 2015-09-18 | 2017-03-23 | ラピスセミコンダクタ株式会社 | 通信システム、送信装置、受信装置及び通信方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4839966B2 (ja) | 2006-06-02 | 2011-12-21 | ソニー株式会社 | 再生装置、シンク信号検出方法 |
-
1996
- 1996-12-02 JP JP33644396A patent/JP3697809B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017060100A (ja) * | 2015-09-18 | 2017-03-23 | ラピスセミコンダクタ株式会社 | 通信システム、送信装置、受信装置及び通信方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3697809B2 (ja) | 2005-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4027335A (en) | DC free encoding for data transmission system | |
| US4234897A (en) | DC Free encoding for data transmission | |
| US4596981A (en) | Synchronizing signal detecting circuit in a digital signal transmitting system | |
| EP1715486B1 (en) | Signal forming apparatus and method | |
| US4779073A (en) | Apparatus for 3B-2T code conversion | |
| JPH06195893A (ja) | データ記録方法及び装置 | |
| JP2000068846A (ja) | 変調装置および方法、復調装置および方法、並びに提供媒体 | |
| JPH0927171A (ja) | １６ビットのディジタルデータ語のシーケンスを１７ビットの符号語のシーケンスに符号化する方法 | |
| JP3428039B2 (ja) | 同期信号検出器、同期信号検出方法及び復号化装置 | |
| USRE31311E (en) | DC Free encoding for data transmission system | |
| EP0540351B1 (en) | Error correcting apparatus for digital data and digital sync. detecting apparatus | |
| JPH02141972A (ja) | デジタルデータの同期検出のための方法及び装置 | |
| US5646966A (en) | Method and apparatus for detecting synchronizing signals by latching successived count values that represent time between received sync pulses for comparison to a predetermined sync pattern of count values | |
| US5390195A (en) | Miller-squared decoder with erasure flag output | |
| US4641326A (en) | Counter circuit operable in synchronism with frame or digital data signal | |
| US4183066A (en) | Technique for recording data on magnetic disks at plural densities | |
| JP2621884B2 (ja) | 通信方法及び符号化装置 | |
| US6850573B1 (en) | Coding apparatus and method, decoding apparatus and method, and recording medium | |
| US5760717A (en) | Method and circuit arrangement for the generation of a channel-coded binary signal | |
| JP3697809B2 (ja) | 信号検出回路 | |
| US4868853A (en) | Demodulation circuit for digital modulated signal | |
| US4437086A (en) | Limited look-ahead means | |
| US3493962A (en) | Converter for self-clocking digital signals | |
| GB2032228A (en) | DC free encoding for data transmission | |
| JP3318937B2 (ja) | デジタル同期検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050609 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050614 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050627 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080715 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090715 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |