JPS62217746A

JPS62217746A - スタ−トビツト検出回路

Info

Publication number: JPS62217746A
Application number: JP61059583A
Authority: JP
Inventors: Kaoru Setoguchi; 瀬戸口　芳; Hiroki Hosoi; 細井　博喜; Teruyuki Kubo; 久保　輝幸; Masaji Muranaka; 村中　正次
Original assignee: Iwatsu Electric Co Ltd; Nippon Telegraph and Telephone Corp
Current assignee: Iwatsu Electric Co Ltd; Nippon Telegraph and Telephone Corp
Priority date: 1986-03-19
Filing date: 1986-03-19
Publication date: 1987-09-25
Also published as: US4748643A; JPH0551213B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（発明の技術分野）本発明は複流、調歩同期式ディジタル信号の受信回路に
おいて、確実にデータ再生を行うために、スタートビッ
ト検出を確実に行うスタートビット検出回路に関する。

（従来技術とその問題点）従来例として第１図に単流、ＮＲＺ調歩同期式ディジタ
ル信号の受信回路を、第２図にその信号フォーマントと
各部のタイムチャートを示す。第２図ａは信号フォーマ
ットでＳＴ、ＤＡＴＡ、ＳＰはそれぞれスタートビット
、データ、ストップピントを示し、ｂは送信波形で５Ｔ
＝１、データ＝１．０．−　〇、ｌ、５Ｐ＝０の例を示
す。送信側で出力される送信波形すが伝送路を経て受信
波形Ｃとなり、受信回路に入力される。受信波形Ｃは波
形整形回路１によりしきい値Ｔで波形整形されて受信信
号ｄとなる。受信信号ｄの立上がりを立上がり検出回路
２で検出すると、クロックパルス発生回路３により、ク
ロックパルスｅを発生する。次にスタートビット検出回
路４によりスタートビット即ち受信信号ｄの第１ピント
をクロックパルスｅの立下がりでチェックし、正常（＝
１）ならば、データ再生回路５により受信信号ｄの第２
ビツト以降をクロックｅの立下がりで再生する。

一方、該スタートビットが異常（＝Ｏ）ならば、立上が
り検出回路２およびクロックパルス発生回路３をリセッ
トし、再度スタートビット即ち、受信信号ｄの立上がり
を捜す。

しかしながら、伝送路にノイズが重畳されて、受信波形
が第３図に示すＣ１のイまたはＣ２の口のように歪を受
けると、受信信号、クロックパルスはそれぞれｄｌ、ｅ
ｌまたはｄ２．Ｃ２のようになり、データ再生回路５で
再生されるデータは本来１、０．−０．１であるべきも
のが、ｃｌ、ｄｌ、ｅｌにより０．１．　ｌ、−１また
はＣ２，ｄ２．Ｃ２によりＯ５・−・１，０のように誤
って再生される。スタートビットが第２図Ｃに示すよう
に正常に受信される場合には、データ部にノイズが重畳
されて誤りが発生しても、データ部内にＣＲＣ等の誤り
訂正符号を持たせることによりある程度は誤り回復が可
能であるが、第３図のｃｌイのように無信号時にノイズ
が発生し、それをスタートビットとして誤検出すると、
クロックパルスを発生し、伝送路に信号が無くても、Ｓ
Ｔ、ＤＡＴＡ、ＳＰの一連の信号があるものとして、無
効データを発生する欠点があった。更に、一旦スタート
すると、ＳＰ受信までは、スタートビットの検出が無効
となるため、Ｃ１のように無効データ発生中に本来のス
タートビット、データが入力されても見逃してしまう欠
点があり、また、第３図のＣ２＋口のようにスタートビ
ットにノイズが重畳されてスタートビットの立上がりが
ずれると、データの再生は、スタートビットの立上がり
を基準としているため、データの全部分が誤り、ＣＲＣ
等を用いても、誤り回復は不可能となる欠点があった。

（発明の目的）本発明は無信号時、伝送路にノイズが重畳され、それを
スタートビットとして誤検出して、無効データを発生し
たり、更には、無効データ発生中に本来のスタートビッ
ト、データが入力されてもこれを見逃してしまうという
誤動作を著しく軽減することのできるスタートビット検
出回路を提供するものである。

（発明の特＠、）この目的達成のために、本発明のスタートビット検出回
路は、Ｔ＋、Ｔ−のしきい値を持つ、波形整形回路によ
り、Ｔ＋、Ｔ−間のノイズを無視し、これを超えるノイ
ズに対しても、パルス幅検出による検出起動回路により
規定のパルス幅以下のノイズでは、スタートピント検出
回路を起動させず、また、規定のパルス幅以上のノイズ
に対しても、スタートビットを複数のビットで構成した
特定のパターンとして、入力信号と該パターンの一致を
多点で判定することにより、ノイズをスタートビットと
みなす誤検出を極力少なくすることを一つの特徴とする
。

また、ノイズのすぐ後に続り、本来のスタートビットの
検出を妨げないために、入力信号と該パターンの不一致
を１ないし数点検出した時点でノイズと判定し、直ちに
スタートビット検出回路をリセットすることにより、速
やかに次のスタートビット検出を可能とすることを他の
特徴とする。

スタートビットであることを多点の一致で判定する場合
、判定すべき規定の点全てに対しての一敗とするならば
、本来のスタートビットにノイズが重畳されると、見逃
してしまう欠点があるが、この欠点を除去するため、判
定すべき規定の点数より少ない点数以上の一致でもって
スタートビットと判定することにより、本来のスタート
ビットをノイズと見なす見逃し率を改善することを他の
特徴とする。

スタートピントにノイズが重畳されて、データ再生クロ
ックの基準となるスタートビットの立上がりがずれると
、再生データの全部分が誤るという欠点を除去するため
、スタートビットを複数のビットで構成し、立上がり、
立下りを多点設けて、それらの点を基準とするデータ再
生クロックパルスを複数発生させ、その中から妥当なり
ロックパルスを選択することにより、データの再生を確
実に行うことを他の特徴とする。

（発明の構成および作用）以下本発明の詳細な説明する。

第４図は本発明の実施例であり、複流バイフェーズ調歩
同期式ディジタル信号のスタートビット検出回路の一構
成例であって、第５図にその信号フォーマットと、各部
のタイムチャートを示す。

１０はサンプリングクロック発生回路、１１は波形整形
回路、１２は２値バイフェーズ変換回路、１３は起動検
出回路（１）、１４は判定回路（Ｉ）、１５はクロック
パルス発生回路（１）、１６は検出起動回路（ＩＩ）、
１７は判定回路（Ｉｌｌ、１８はクロックパルス発生回
路ｆＩＩ）、１９はクロックパルス選択回路、２０はセ
レクタ、２１はデータ再往回路である。

次に動作について説明する。第５図ヂは信号フォーマッ
トであり、Ｓ　Ｔｏ、　Ｓ　Ｔｌはスタートビット、Ｄ
ＡＴＡはデータ、ＳＰはストップビットを示す。ｇは送
信回路（図示せず）より伝送路に出力される複流バイフ
ェーズの送信波形であり、５ＴＯ＝１（ビットの前半が
＋、後半が−の信号）、５Ｔ１＝Ｏ（ビットの前半か−
、後半が十の信号）、ＤＡＴＡ＝Ｏ，Ｉ、−，５Ｐ＝０
０例を示す。ｇは伝送路を経て受信波形りとなって第４
図のスタートビット検出回路に入力される。サンプリン
グクロック発生回路１０は信号速度の２０倍のサンプリ
ングクロックＸを発生し、本回路の各部へ供給する。

波形整形回路１１は伝送路から入力されるｈを十倒しき
い値Ｔ＋および一側しきい（ｌｌ！Ｔ−で波形整形し、
各々＋側受信信号ｉと一側受信信号ｊとに変換する。２
値バイフエーズの変換回路１２は、ｉの立上がりでセッ
ト（１）シ、ｊの立上がりでリセット（０）することに
より、’＋Ｊを２値バイフ工−ズ受信信号Ｕに変換する
。検出起動回路（ＩＯ２は、ｉをＸでサンプリングし、
１＝１（第５図ハ）を連続して、Ｘの５クロック分検出
すると、第１の検出起動信号ｋを出力し、判定回路（Ｉ
Ｏ２からのリセット信号（図示せず）、もしくは、ＳＴ
ＯからＳＰまでの一連の信号受信後にｋを停止する。す
なわち、本図には、図示されていないが、例えば、デー
タ長が一定ならば、■のクロックを規定数カウントした
り、ＤＡＴＡ内にデータ長が表示されている場合は２１
でデータ再生後、データ長を読み取り、■のクロックを
カウントしたり、あるいはＳＰを固有のパターンにして
ＳＰ検出で信号受信終了を判定することができる。また
、ｉ＝１がＸの５クロツク以前にｉ＝０になると、再度
、次のｉ＝１を捜す。判定回路（ＩＯ２はｋが１の間、
ｋの立上がりからＸの１０．２０クロツク目にｊ＝１（
第５図二、ホ）、３０クロツク目に１＝１（第５図へ）
であるか否かの判定を行い、３点中２点以上が正しけれ
ば、への時点で第１の一致信号ｎおよび該３点の各々の
判定結果を示すパターン情報をＮとしてクロックパルス
選択回路１９へ出力する。但し、３点中２点が正しくな
いとその時点で検出起動回路（Ｉ）１３．クロックパル
ス発生回路（ＩＯ２をリセットしく図示せず）、またｎ
も出力しない。また、判定回路（１１１４は、データ再
生クロックの基準点となるｉの立上がりＺを検出するた
めの第１のクロック検出窓信号ｌを２０クロツク目から
３０クロツク目の間出力する。クロックパルス発生回路
（ＩＯ２は、ｌまたは後述するＳが１の間ｉを監視し、
ｉの立上がりＺを検出すると、ＺよりＸの５クロツク目
で１になり２５クロツク目で０になり以後２０クロツク
目毎に反転する第１のデータ再生クロックパルスｍを判
定回路（ＩＯ２からのリセットまたは信号受信終了まで
出力する。

検出起動回路（ｎ）　１６は、ｊをＸでサンプリングし
、ｊ＝１（第５図二）を連続してＸの５クロック分検出
すると、第２の検出起動出力ｐを出力し、判定回路（Ｉ
ＩＨ７からのリセット出力（図示せず）、もしくは信号
受信終了でもってｐを停止する。

判定回路（［１１７はｐが１の間、ｐの立上がりからＸ
のｌＯクロック目にｊ＝１　（第５図示）３２０クロツ
ク目に１＝１（第５図へ）であるか否かの判定を行い、
２点とも正しければ、への時点で第２の一致信号ｒをク
ロックパルス選択回路１９へ出力する。但し、１点でも
正しくないと、その時点で検出起動回路（ＩＩＩ　１６
、クロックパルス発生回路１日をリセットしく図示せず
）、またｒも出力しない。また判定回路（■）１７は、
判定回路（Ｉ）１４と同様にｉの立上がりＺを検出する
ための第２のクロック検出窓信号Ｓを１０クロツク目か
ら２０クロツク目の聞出力する。

クロックパルス発生回路１８は、ｐの立上がりで１にな
りｐよりＸの２０クロツク目でＯになり以後２０クロツ
ク毎に反転する第２のデータ再生クロックｑを判定回路
（Ｉ［Ｈ７からのリセットまたは信号受信終了まで出力
する。

クロックパルス選択回路１９は、第１の一致信号ｎ又は
第２の一致信号ｒを受けると、パターン情報Ｎより、ｍ
またはｑを選択するためのクロックパルス選択信号ｔを
出力する。第１の一致信号ｎはハが正しいことを示して
おり、パターン情報Ｎは二、ホ１への正否が示されてお
り、第２の一致信号ｒは二、ホ、へのいずれも正しいこ
とを示している。ハ、二、ホ、への判定結果より、ホ、
へが正しい場合にはＺを基準とする第１のデータ再生ク
ロックパルスｍを、ホ、へのいずれかが正し　　　　′
くない場合（この時はハ、二は正しい）、第５図のｊの
立上りＹを基準とする第２のデータ再生クロックパルス
ｑを選択させるｔを出力する。

セレクタ２０はｔにより、第１のデータ再生クロフタパ
ルスｍ又は第２のデータ再生クロックパルスのいずれか
をデータ再生クロックパルスＶとして出力する。データ
再生回路２１は、■によりＵをＮＲＺ再生再生データ液
換する。

従って、本発明は複流、バイフェーズ符号のスタートビ
ット１，０（波形としては＋ｌ　　ｌ　　ｌ＋）の受信
波形に対して、次のように動作する。

■　波形整形回路１１によりしきい値、Ｔ＋、Ｔ−で波
形整形を行い、ｉ＋　　Ｊに変換する。

■　検出起動回路（ＩＯ２または検出起動回路（１１１
１６により、Ｘの５クロック分以上のパルス幅検出で、
スタートビット検出を起動する。（ＩＩＪのハ。

二は理想的には、それぞれＸの１０クロック分の幅を持
つ。） ■　上記の■でハが正しい場合、検出起動回路（１）１
３により判定回路（ＩＯ２に起動がかかり、判定回路（
ＩＯ２により二、ホ、への３点中２点以上が正しい場合
スタートビットと見なす。また該３点中２点以上が誤っ
た場合ノイズと見なし、その時点で検出起動回路（Ｉ）
１３．クロックパルス発生回路１５をリセットし、速や
かに次のスタートビットを捜す。

また■で、ハが誤り、二が正しい場合、検出起動回路（
ＩＩ）　１６により判定回路（Ｉｆ）　１７に起動がか
かり、判定回路（叫７によりホ、への２点とも正しい場
合、スタートビットと見なす。また該２点中、１点でも
誤るとノイズと見なし、その時点で検出起動回路（Ｉ［
ｌ　１６とクロックパルス発生回路１８をリセットし、
速やかに次のスタートビットを捜す。

即ち、ハ、二、ホ、への４点中、３点以上が正しければ
、スタートビットとみなす。逆に２点以上誤ると、ノイ
ズと見なし、速やかに次のスタートビットを捜す。

■　上記の■でスタートビットと見なした場合には、ク
ロックパルス発生回路１５によるＺを基準とするデータ
再生クロックパルスとクロックパルス発生回路１８によ
るＹを基準とするデータ再生クロックパルスからクロッ
クパルス選択回路１９°により、いずれか妥当な方を選
択してデータ再生を行う。

（発明の効果）以上詳細に説明したように、本発明は次のような効果を
有する。

■　Ｔ＋、Ｔ−のしきい値により、無信号時、伝送路に
ノイズが重畳されても、Ｔ中以下、Ｔ−以上のノイズに
対しては、本回路は起動せず、またＴ中以下、Ｔ−以下
のノイズに対してもＸの５クロック分以上のパルス幅で
スタートビット検出起動を行うため、それ以下なら直ち
に次のスタートビットを捜す。従って、無信号時にノイ
ズをスタートビットとして判断し、無効データを発生し
たり、また、無効データの発生中に、本来のスタートビ
ット、データが入力されても見逃されるという欠点が除
去される。

■　スタートビットの判定を４点中３点以上の一致で行
うため、ノイズをスタートビットと誤認する誤検出率、
および本来のスタートビットをノイズとみなす見逃し率
を大幅に改善できる。

以下に従来例に示す１点検出および一致の場合と前記の
実施例に示す４点検出、３点以上一致の場合の誤検出率
、見逃し率を示す。なお、各検出点での誤り率をＩ　Ｘ
ｌ０−”とし、１＞１×１０″にとする。

従来例誤検出率　ｌＸｌ０−’ 見逃し率　１−（１−１ｘｌＯ−に）＝ＩＸＩＯ−’本
実施例誤検出率（Ｉ　Ｘ　１Ｏ−Ｋ）　’　＋　４Ｃ３Ｘ　（Ｉ　Ｘ　
１Ｏ−Ｋ）　’　Ｘ　（１−Ｉ　Ｘ　１０−”）々４Ｘ
１０−” 見逃し率１−　（（１−ＩＸＩＯ−Ｋ）’Ｘ４Ｃ３ＸＩＸ１０−
ＫＸ　（１−Ｉ　Ｘ　１０−”）　”）夕１２Ｘ１０−
”また、■で阻止できなかったノイズに対しても、ここ
で殆どが阻止でき、さらに、４点中２点の不一致で本回
路はリセットされ、直ちに次のスタートビットを捜すた
め、本来のスタートビット直前のノイズによる本来のス
タートビット。

データの見逃しが極小となる。

■　Ｚを基準とするデータ再生クロックパルスとＹを基
準とするデータ再生クロックパルスから°妥当な方を選
択してデータの再生を行うため、クロック生成の基準と
なるスタートビットの変化点に対するノイズの影響を少
なくすることができ、確実なデータ再生が可能となる。

なお、スタートビットのビット数、符号、パターン、波
形整形回路のしきい値の変更、起動検出回路数９判定回
路数、クロックパルス発生回路数の増減、４点検出３点
以上一致の検出数。

−成敗の変更により誤検出率、見逃し率、データ再生ク
ロックパルスの正確度等、変更可能であることは明白で
ある。

【図面の簡単な説明】

第１図は従来の単流ＮＲＺ調歩同期式ディジタル信号の
受信回路例を示すブロック図、第２図。第３図は従来の単流ＮＲＺ調歩同期式ディジタル信号の
信号フォーマットと第１図の回路の各部波形のタイムチ
ャート、第４図は本発明の一実施例を示すブロック図、
第５図は本発明の対象とする複流バイフェーズ調歩同期
式ディジタル信号の信号フォーマットと第４図の実施例
の各部波形のタイムチャートである。１・・・波形整形回路、　２・・・立上がり検出回路、
３・・・クロックパルス発生回路、　　４・・・スター
トビット検出回路、　５・・・データ再生回路、１０・
・・サンプリングクロック発生回路、１１・・・波形整
形回路、　１２・・・２値バイフェーズ変換回路、　１
３・・・起動検出回路中、　１４・・・判定回路（Ｉ）
、　１５・・・クロックパルス発生回路（Ｉ）、１６・
・・検出起動回路（ｎ）、　１７・・・判定回路（ｎ）
、１８・・・クロックパルス発生回路ｉｎ）、　１９・
・・クロックパルス選択回路、　　２０・・・セレクタ
、　２１・・・データ再生回路。

Claims

【特許請求の範囲】複流、調歩同期式のディジタル信号の受信回路において
、伝送路からの受信波形を＋側と一側の２つのしきい値
で波形整形して＋側受信信号および−側受信信号に変換
する波形整形回路と、該＋側受信信号または該−側受信
信号のパルス幅を監視し規定値以上のパルス幅を検出し
た時に検出起動信号を発生する検出起動回路と、該検出起動信号が有効な間該＋側受信信号および該−側
受信信号を多点で監視しそのうちの複数点以上が規定の
パターンと異なる時に前記検出起動回路に検出停止パル
スを出力して前記検出起動信号を停止せしめ逆に複数点
以上が規定のパターンと一致した時に一致信号と該パタ
ーンの各点の一致又は不一致を示すパターン情報を出力
する判定回路と、該＋側受信信号の立上がりまたは該−側受信信号の立上
がりを何点か検出し各々の点を規準としてクロックパル
スを発生する複数のクロックパルス発生回路と、該一致信号と該パターン情報により複数のクロックパル
ス発生回路の１つを選択するクロックパルス選択回路と
を備えたスタートビット検出回路。