JPS60144046A - フレ−ム同期回路 - Google Patents
フレ−ム同期回路Info
- Publication number
- JPS60144046A JPS60144046A JP59000620A JP62084A JPS60144046A JP S60144046 A JPS60144046 A JP S60144046A JP 59000620 A JP59000620 A JP 59000620A JP 62084 A JP62084 A JP 62084A JP S60144046 A JPS60144046 A JP S60144046A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- violation
- frame
- reset
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/048—Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
不発明はディジタル伝送系で送受の通話路のタイムスロ
ットあるいはワード會混１ばのないように１対ｌに対応
させるクレーム同期技術のうち、符号則バイオレーショ
ン（以下単にバイオレーションという）位置検出による
フレーム同期回路に関するものである。
ットあるいはワード會混１ばのないように１対ｌに対応
させるクレーム同期技術のうち、符号則バイオレーショ
ン（以下単にバイオレーションという）位置検出による
フレーム同期回路に関するものである。
２値ディジタル信号の送受１ｇに用いられる信号の形式
としてシー・エム・アイ（ＣＭＩ）信号、バイポーラ信
号等が知られている。また時分割多重（８号を、このＣ
ＭＩ又はバイポーラ形式で伝送する場合、フレーム位置
に当るビラトラこれらの４６号の符号化則に故意に違反
させてフレーム同期を取る方式、いわゆるバイオレーシ
ョン位置検出による７レ一ム同期回路が知られている。
としてシー・エム・アイ（ＣＭＩ）信号、バイポーラ信
号等が知られている。また時分割多重（８号を、このＣ
ＭＩ又はバイポーラ形式で伝送する場合、フレーム位置
に当るビラトラこれらの４６号の符号化則に故意に違反
させてフレーム同期を取る方式、いわゆるバイオレーシ
ョン位置検出による７レ一ム同期回路が知られている。
従来ノバイオレーション位置検出によるフレーム同期回
路は、同期確立状態においては、入力信号のバイオレー
ションの位置と７レームカウンタより出力されるフレー
ムの位置のみを比較し１両者が一致していれば同期状態
とみなし、それ以外のピット位置における人力信号中の
バイオレージ、ンの有無と７レームカウンタの状態とは
比較の対象とはなっていなかった。
路は、同期確立状態においては、入力信号のバイオレー
ションの位置と７レームカウンタより出力されるフレー
ムの位置のみを比較し１両者が一致していれば同期状態
とみなし、それ以外のピット位置における人力信号中の
バイオレージ、ンの有無と７レームカウンタの状態とは
比較の対象とはなっていなかった。
この従来のバイオレーション位置のみ全比較する７レ一
ム同期回路では、同期確立状態において。
ム同期回路では、同期確立状態において。
７レームカウンタから出力される７レ一ム位置以外テハ
イオレーションが検出されてもフレーム同期回路として
、それ全認識できず、誤同期状態に陥った場合それから
の離脱に長時間金要し、最悪の場合それからの離脱がで
きないといつ欠点があったー 〔発明の目的〕 本発明の目的は、バイオレーション検出回路の出力と７
レームカウンタから出力されるフレーム信号とをフレー
ム位置のへではなく、全ピット位置について、バタン照
合を行うことによって、従来のフレーム同期回路の持つ
前述の如き欠点を除去し、良好なフレーム同期復帰特性
を持つフレーム同期回路を提供することにある。
イオレーションが検出されてもフレーム同期回路として
、それ全認識できず、誤同期状態に陥った場合それから
の離脱に長時間金要し、最悪の場合それからの離脱がで
きないといつ欠点があったー 〔発明の目的〕 本発明の目的は、バイオレーション検出回路の出力と７
レームカウンタから出力されるフレーム信号とをフレー
ム位置のへではなく、全ピット位置について、バタン照
合を行うことによって、従来のフレーム同期回路の持つ
前述の如き欠点を除去し、良好なフレーム同期復帰特性
を持つフレーム同期回路を提供することにある。
本発明のフレーム同期回路は、バイオレーション検出回
路でＣＭＩまたはバイポーラ旬′号のパイ、Ｉｔ−ｖ−
ションヲ検出し、このバイオレーション位置でリセット
回路によシフレームカウンタをリセットし、前記リセッ
ト回路でリセットされた前記７レームカウンタの出力と
前記バイオレーション検出回路で検出したバイオレーシ
ョンの位置とを比較し、一致しない場合にはり期保峻回
路を介し、前記リセット回路で前記フど夕）ムカウンタ
をリセットするフレーム同期回路において、前記比較回
路が前記バイオレーションの位置だけではなく、すべて
のピット位置において前記バイオレーション検出回路の
出力と前記７レームカウンタの出力を比較すること全特
徴とする。
路でＣＭＩまたはバイポーラ旬′号のパイ、Ｉｔ−ｖ−
ションヲ検出し、このバイオレーション位置でリセット
回路によシフレームカウンタをリセットし、前記リセッ
ト回路でリセットされた前記７レームカウンタの出力と
前記バイオレーション検出回路で検出したバイオレーシ
ョンの位置とを比較し、一致しない場合にはり期保峻回
路を介し、前記リセット回路で前記フど夕）ムカウンタ
をリセットするフレーム同期回路において、前記比較回
路が前記バイオレーションの位置だけではなく、すべて
のピット位置において前記バイオレーション検出回路の
出力と前記７レームカウンタの出力を比較すること全特
徴とする。
以下、図面を参照し詳細に説明する。
第１図はバイオレーション位Ｉｆｆ検出によるフレーム
同期回路の一般的なブロック図である。バイオレーショ
ン検出回路ｌで入力信号のバイオレーションを検出する
。このバイオレーン１フ位置でリセット回路２により７
レームカウンタ３をリセットする。リセット回路４でリ
セットされた７レームカウンタ３の出力とバイオレージ
、ン検出回路ｌで検出したバイオレーションの位置とを
比較し、一致しない場合には同期保護回路５を介し。
同期回路の一般的なブロック図である。バイオレーショ
ン検出回路ｌで入力信号のバイオレーションを検出する
。このバイオレーン１フ位置でリセット回路２により７
レームカウンタ３をリセットする。リセット回路４でリ
セットされた７レームカウンタ３の出力とバイオレージ
、ン検出回路ｌで検出したバイオレーションの位置とを
比較し、一致しない場合には同期保護回路５を介し。
リセット回路２で７レームカウンタ３をリセットするこ
とになる。また一致した場合にはそのまま同期状態とな
る。
とになる。また一致した場合にはそのまま同期状態とな
る。
次に比較回路４について説明する。第２図、第３図は従
来例の場合のタイミング図である。１１゜１３．１４．
１５はそれぞれ、バイオレーション検出回路１．７レー
ムカウンタ３．比較回路４゜同期保護回路５の出力を示
す。第２図は正常な同期状態であるが、第３図ではバイ
オレージ、ン検出回路において、フレームカウンタの出
力の位置以外でもバイオレーションが検出されているに
もかかわらず、フレームカウンタの出力の位置ｌＯでし
か比較を行わないため、同ｔｉ、Ｉ」状態となってしま
う。
来例の場合のタイミング図である。１１゜１３．１４．
１５はそれぞれ、バイオレーション検出回路１．７レー
ムカウンタ３．比較回路４゜同期保護回路５の出力を示
す。第２図は正常な同期状態であるが、第３図ではバイ
オレージ、ン検出回路において、フレームカウンタの出
力の位置以外でもバイオレーションが検出されているに
もかかわらず、フレームカウンタの出力の位置ｌＯでし
か比較を行わないため、同ｔｉ、Ｉ」状態となってしま
う。
これ全防ぐため不発明では比較回路Ｖこおいて全ピット
位置のバタン比較を行っている。第４図。
位置のバタン比較を行っている。第４図。
第５図が不発明の場合のタイミング図である。第４図は
第２図に対応する正常な同期状態である。
第２図に対応する正常な同期状態である。
第５図は第３図に対応するが、全ピット位置１０の比較
を行っているため比較回路からエラーパルスが出力され
る０例えは、同期保護回路を２フレーム連続の誤りで同
期はずれと仮定すれば同期保護回路出力は第５図に示す
ようにな９．２つ目のエラーパルスの位置で同期はずれ
状態となる。これによρ通常のバイオレーションの位置
以外でもバイオレーションが検出されているような場合
にも誤同期状態に陥ることがなくなる。
を行っているため比較回路からエラーパルスが出力され
る０例えは、同期保護回路を２フレーム連続の誤りで同
期はずれと仮定すれば同期保護回路出力は第５図に示す
ようにな９．２つ目のエラーパルスの位置で同期はずれ
状態となる。これによρ通常のバイオレーションの位置
以外でもバイオレーションが検出されているような場合
にも誤同期状態に陥ることがなくなる。
以上述べたように不発明は、バイオレーション検出回路
の出力と７レームカウンタの出力を全ピ、ト位置のパク
ン全比較するため通常のバイオレージ、ン以外の位置で
もバイオレーションが検出されている場合の誤同Ｍｋ防
ぐという効果を有する・
の出力と７レームカウンタの出力を全ピ、ト位置のパク
ン全比較するため通常のバイオレージ、ン以外の位置で
もバイオレーションが検出されている場合の誤同Ｍｋ防
ぐという効果を有する・
第１図はバイオレーション位置検出によるフレーム同期
ｕ路の一般的なブロック図である。第２図は従来回路に
おける正常な同期状態を示すタイミング図、第３図は従
来回路における誤同期状態全示すタイミング図、第４図
、第５図は不発明の実施例における正常な同期状態およ
び誤同期状態ヶ示すタイミング図である。
ｕ路の一般的なブロック図である。第２図は従来回路に
おける正常な同期状態を示すタイミング図、第３図は従
来回路における誤同期状態全示すタイミング図、第４図
、第５図は不発明の実施例における正常な同期状態およ
び誤同期状態ヶ示すタイミング図である。
Claims (1)
- バイオレーション検出１０１路で０Ｍ１′１ｆｃはバイ
ポーラ符号バイオレーションを検出し、このバイオレー
ジ、ン位置でリセット回路により７レームカウンタをリ
セリトン、前記リセット回路でリセットされた前記フレ
ームカウンタの出力と前記バイオレージ冒ン検出回路で
検出したバイオレージ曹ンの位置とを比較し、一致しな
い場合には同期保護回路を介し、前記リセット回路で前
記７レームカウンタ全リセツトする７レ一ム同期回路に
おいて、前記比較回路が前記バイオレーションの位置だ
けではなく、すべてのビット位置において前記バイオレ
ーション検出回路の出力と前記フレームカウンタの出力
を比較することを特徴とするフレーム同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59000620A JPS60144046A (ja) | 1984-01-06 | 1984-01-06 | フレ−ム同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59000620A JPS60144046A (ja) | 1984-01-06 | 1984-01-06 | フレ−ム同期回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60144046A true JPS60144046A (ja) | 1985-07-30 |
Family
ID=11478768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59000620A Pending JPS60144046A (ja) | 1984-01-06 | 1984-01-06 | フレ−ム同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60144046A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6437141A (en) * | 1987-08-03 | 1989-02-07 | Canon Kk | Communication equipment |
| JPS6444651A (en) * | 1987-08-13 | 1989-02-17 | Matsushita Electric Works Ltd | Home bus system |
-
1984
- 1984-01-06 JP JP59000620A patent/JPS60144046A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6437141A (en) * | 1987-08-03 | 1989-02-07 | Canon Kk | Communication equipment |
| JPS6444651A (en) * | 1987-08-13 | 1989-02-17 | Matsushita Electric Works Ltd | Home bus system |
| JP2511469B2 (ja) * | 1987-08-13 | 1996-06-26 | 松下電工株式会社 | ホ−ムバスシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0096854B1 (en) | Framing system | |
| US4748643A (en) | Start bit detecting circuit | |
| US4347617A (en) | Asynchronous transmission system for binary-coded information | |
| EP0265080B1 (en) | Device for detecting bit phase difference | |
| US3995225A (en) | Synchronous, non return to zero bit stream detector | |
| JPS60144046A (ja) | フレ−ム同期回路 | |
| EP0474241B1 (en) | HDB3 Code violation detector | |
| EP0530030B1 (en) | Circuit for detecting a synchronizing signal in frame synchronized data transmission | |
| CA2052811C (en) | Framing bit sequence detection in digital data communication systems | |
| JPH0124386B2 (ja) | ||
| JP3281724B2 (ja) | バイフエ−ズ信号のペア判定回路 | |
| JPS60213150A (ja) | 符号方式 | |
| US5570394A (en) | Signal transmission system | |
| JPS5917571B2 (ja) | パルス検出回路 | |
| JPH0614640B2 (ja) | フレ−ム同期回路 | |
| JP2576539B2 (ja) | 入出力信号監視回路 | |
| JP2502406Y2 (ja) | ラインエラ―計数装置 | |
| JPS6021503B2 (ja) | Ａｉｓ信号受信回路 | |
| JP2555582B2 (ja) | Ｃｍｉ符号誤り検出回路 | |
| JPS63116537A (ja) | 同期保護回路 | |
| JP2619939B2 (ja) | 同期パターン検出回路 | |
| JPS6410975B2 (ja) | ||
| JPH0691514B2 (ja) | ビツト列一致判定回路 | |
| JPS62108623A (ja) | 信号断検出方式 | |
| JPH0131743B2 (ja) |