JPS62108623A - 信号断検出方式 - Google Patents
信号断検出方式Info
- Publication number
- JPS62108623A JPS62108623A JP24860185A JP24860185A JPS62108623A JP S62108623 A JPS62108623 A JP S62108623A JP 24860185 A JP24860185 A JP 24860185A JP 24860185 A JP24860185 A JP 24860185A JP S62108623 A JPS62108623 A JP S62108623A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- shift register
- output
- cmi
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
ＣＭＩ−ＮＲＺ符号変換モジー−ルを具えて、入力ＣＭ
Ｉ符号をＮＲＺ符号に変換して出力する、ＣＭＩ符号伝
送の受信回路において、ｎビットのシフトレジスタによ
ってＣＭ Ｉ −ＮＲＺ符号変換モジュールのエラーモ
ニタ信号を任意のｎビット遅延させ、ＯＲゲートを設け
てシフトレジスタの各並列出力の論理和をとることによ
って、このＯＲゲートの出力として信号断検出信号を得
るようにして、受信入力信号の断を簡単に確実に検出す
ることができるようにしたものでおる。
Ｉ符号をＮＲＺ符号に変換して出力する、ＣＭＩ符号伝
送の受信回路において、ｎビットのシフトレジスタによ
ってＣＭ Ｉ −ＮＲＺ符号変換モジュールのエラーモ
ニタ信号を任意のｎビット遅延させ、ＯＲゲートを設け
てシフトレジスタの各並列出力の論理和をとることによ
って、このＯＲゲートの出力として信号断検出信号を得
るようにして、受信入力信号の断を簡単に確実に検出す
ることができるようにしたものでおる。
本発明はＣＭＩ符号伝送時の信号断を検出する方式に係
ｐ、特に受信側にＣＭＩ−ＮＲＺ符号変換モジュールを
用いる場合の信号断検出方式に関するものでおる。
ｐ、特に受信側にＣＭＩ−ＮＲＺ符号変換モジュールを
用いる場合の信号断検出方式に関するものでおる。
ＣＭＩ符号伝送を行う場合は、受信側にＣｕｒ −ＮＲ
Ｚ変換モジュールを具えて、受信ＣＭＩ符号をＮＲＺ符
号に変換するが、この場合、入力信号断を簡単に検出で
きることが要望される。
Ｚ変換モジュールを具えて、受信ＣＭＩ符号をＮＲＺ符
号に変換するが、この場合、入力信号断を簡単に検出で
きることが要望される。
ＣＭＩ符号伝送における信号断検出方式としては、従来
、クロック異常による信号断検出方式が知られている。
、クロック異常による信号断検出方式が知られている。
ＣＭＩ符号はクロックを確実に検出できる特徴を有し、
これをＮＲＺ符号に変換するＣｕｒ−ＮＲＺ符号変換モ
ジー−ルにおいては、Ｃｕｒ符号から抽出したクロック
を出力できるように構成されている。
これをＮＲＺ符号に変換するＣｕｒ−ＮＲＺ符号変換モ
ジー−ルにおいては、Ｃｕｒ符号から抽出したクロック
を出力できるように構成されている。
そこで従来の信号断検出方式ではこれを利用して、ＣＭ
Ｉ−ＮＲＺ符号変換モジュールから出力されるクロック
信号をそれより高速で多点す／ブリングして、カウンタ
等を用いてクロックの幅を監視し、クロックの幅が正常
でないとき受信信号の断を検出するようにしている。
Ｉ−ＮＲＺ符号変換モジュールから出力されるクロック
信号をそれより高速で多点す／ブリングして、カウンタ
等を用いてクロックの幅を監視し、クロックの幅が正常
でないとき受信信号の断を検出するようにしている。
従来の信号断検出方式は、符号変換モジュールの外部に
大規模な回路を必要とすることと、伝送路の速度よシも
高速のクロックを必要とし、高速伝送の場合技術的に困
難になる等の問題がめった。
大規模な回路を必要とすることと、伝送路の速度よシも
高速のクロックを必要とし、高速伝送の場合技術的に困
難になる等の問題がめった。
本発明の信号断検出方式においては、このような問題点
を解決するため、ＣＭＩ−ＮＲＺ符号変換モジー−ル（
１０１）を具えたＣｕｒ符号伝送の受信回路において、
第１図に原理的構成を示すごとき手段を具える。
を解決するため、ＣＭＩ−ＮＲＺ符号変換モジー−ル（
１０１）を具えたＣｕｒ符号伝送の受信回路において、
第１図に原理的構成を示すごとき手段を具える。
１０２はｎビットのシフトレジスタである。
１０３はＯＲゲートでおって、シフトレジスタ（１０２
）の各並列出力の論理和をとって信号断検出信号出力を
発生する。
）の各並列出力の論理和をとって信号断検出信号出力を
発生する。
ＣＭＩ−ＮＲ２；符号変換モジュールにおけるエラーモ
ニタ信号は入力符号誤シ時“１”となるが、入力が断に
なったときは“１”、′０”の不規則な繰シ返しになる
。本発明方式ではシフトレジスタを具えて、エラーモニ
タ信号を任意の時間遅延させて、この間における“１″
の発生を監視するようにしているので、信号断を簡単に
しかも確実に検出することができる。
ニタ信号は入力符号誤シ時“１”となるが、入力が断に
なったときは“１”、′０”の不規則な繰シ返しになる
。本発明方式ではシフトレジスタを具えて、エラーモニ
タ信号を任意の時間遅延させて、この間における“１″
の発生を監視するようにしているので、信号断を簡単に
しかも確実に検出することができる。
第２図は本発明の信号断検出方式の一実施例を示したも
のであって、１はＣＭＩ−ＮＲＺ符号変換モジュール、
２はｎビットシフトレジスタ、３ハＯＲゲート、４はＡ
ＮＤゲートである。また１１はＣＭＩ符号からなる受信
信号、１２はＮＲＺ符号に変換された受信信号、１３は
エラーモニタ信号、１４は抽出されたクロック信号、１
５１〜１５％はシフトレジスタ２でシフトされたエラー
モニタ信号、”ハ（Ｍ号断検出信号、１７は信号断検出
信号によって制限された受信信号ＣＮＲＺ）符号である
。
のであって、１はＣＭＩ−ＮＲＺ符号変換モジュール、
２はｎビットシフトレジスタ、３ハＯＲゲート、４はＡ
ＮＤゲートである。また１１はＣＭＩ符号からなる受信
信号、１２はＮＲＺ符号に変換された受信信号、１３は
エラーモニタ信号、１４は抽出されたクロック信号、１
５１〜１５％はシフトレジスタ２でシフトされたエラー
モニタ信号、”ハ（Ｍ号断検出信号、１７は信号断検出
信号によって制限された受信信号ＣＮＲＺ）符号である
。
Ｃｕｒ−ＮＥＺ符号変換モジュール１は、ＣＭＩ符号か
らなる受信信号１１を入力されて、その信号の識別、再
生を行ってＮＲＺ符号に変換された受信信号１２を出力
するとともに、クロックを抽出を行ってクロック信号１
４を出力する。さらにＣＭＩ符号における符号則の誤シ
等の異常を監視する機能を有し、正常時はローレベルで
、異常検出時ハイレベルとなるエラーモニタ信号１５を
出力する。
らなる受信信号１１を入力されて、その信号の識別、再
生を行ってＮＲＺ符号に変換された受信信号１２を出力
するとともに、クロックを抽出を行ってクロック信号１
４を出力する。さらにＣＭＩ符号における符号則の誤シ
等の異常を監視する機能を有し、正常時はローレベルで
、異常検出時ハイレベルとなるエラーモニタ信号１５を
出力する。
シフトレジスタ２はエラーモニタ信号１５ヲ入力されて
、これをクロック信号１４でシフトすることによって任
意のビット数算の１１１遅延させ、全ビットの出力１５
１〜１５．を並列に出力する。ＯＲゲート３はシフトさ
れたニジ−モニタ信号１５１〜１５％の論理和をとって
、これを信号断検出信号１６として出力する。
、これをクロック信号１４でシフトすることによって任
意のビット数算の１１１遅延させ、全ビットの出力１５
１〜１５．を並列に出力する。ＯＲゲート３はシフトさ
れたニジ−モニタ信号１５１〜１５％の論理和をとって
、これを信号断検出信号１６として出力する。
ＡＮＤゲート４には、 Ｃｕｒ−ＮＲＺ符号変換モジュ
ールから受信信号（ＮＥＺ符号）１２が入力されるとと
もに、信号断検出信号１６が禁止信号として加えられる
。従って信号断時は出力受信信号（Ｍη符号）１７は“
０”となシ、誤った信号を受信することが防止される。
ールから受信信号（ＮＥＺ符号）１２が入力されるとと
もに、信号断検出信号１６が禁止信号として加えられる
。従って信号断時は出力受信信号（Ｍη符号）１７は“
０”となシ、誤った信号を受信することが防止される。
このように本発明の信号断検出方式において、シフトさ
れたエラーモニタ信号１５１〜１５ｎの論理和をとって
、これを信号断検出信号とするのは、次のような理由に
よるものである。
れたエラーモニタ信号１５１〜１５ｎの論理和をとって
、これを信号断検出信号とするのは、次のような理由に
よるものである。
すなわち受信信号（ＣＭＩ符号）１１が断になったとき
、 Ｃｕｒ−ＮＲＺ変換モジュール１から出力されるエ
ラーモニタ信号１６は、不規則な“１”、“０”の繰り
返しの信号となシ、従ってエラーモニタ信号１３をその
まま信号断検出信号として用いることはできない。
、 Ｃｕｒ−ＮＲＺ変換モジュール１から出力されるエ
ラーモニタ信号１６は、不規則な“１”、“０”の繰り
返しの信号となシ、従ってエラーモニタ信号１３をその
まま信号断検出信号として用いることはできない。
そこで上述のように、信号断検出信号１３をシフトレジ
スタによってルビットシフトさせた全出力１５１〜１５
嚢の論理和の出力として、信号断検出信号１６を求める
ようにしているが、この信号断検出信号１６はエラーモ
ニタ信号１３が不規則な“１″′。
スタによってルビットシフトさせた全出力１５１〜１５
嚢の論理和の出力として、信号断検出信号１６を求める
ようにしているが、この信号断検出信号１６はエラーモ
ニタ信号１３が不規則な“１″′。
“０”の繰シ返しでめった場合でも、安定な“１”の信
号となるので、前述のようにこれを出力受信信号１７の
禁止信号として、誤った信号の受信を防止することがで
きる。
号となるので、前述のようにこれを出力受信信号１７の
禁止信号として、誤った信号の受信を防止することがで
きる。
なおシフトレジスタ２においてエラーモニタ信号１５を
遅延させるビット数外は、シフトレジスタ２のビット数
を変えることによって、任意に増減することが可能であ
る。エラーモニタ信号１３は前でおる。
遅延させるビット数外は、シフトレジスタ２のビット数
を変えることによって、任意に増減することが可能であ
る。エラーモニタ信号１３は前でおる。
述のように不規則な“１”、“０″の繰り返しなので、
これを信号断と判断する丸めには、シフトレジスタ２の
ビット数外は多いｉｔど高精度である。しかしながらビ
ット数ｎがめまｐ多いと正常状態に復帰したときの立上
υが遅れることになるので、これらを考慮してビット数
算を決定することが必要である。
これを信号断と判断する丸めには、シフトレジスタ２の
ビット数外は多いｉｔど高精度である。しかしながらビ
ット数ｎがめまｐ多いと正常状態に復帰したときの立上
υが遅れることになるので、これらを考慮してビット数
算を決定することが必要である。
以上説明したよ５に本発明の信号断検出方式によれば、
ＣＭＩ符号伝送において受信側にＣＭＩ−ＮＲＺ符号変
換七ジュールを用いた場合、受信信号が断になったとき
これを簡単な回路構成で確実に検出することができると
ともに、高速のクロックを必要としないので、回路規模
を低減することができ経済的に有利である。
ＣＭＩ符号伝送において受信側にＣＭＩ−ＮＲＺ符号変
換七ジュールを用いた場合、受信信号が断になったとき
これを簡単な回路構成で確実に検出することができると
ともに、高速のクロックを必要としないので、回路規模
を低減することができ経済的に有利である。
第１図は本発明方式の原理的構成を示す図、第２図は本
発明方式の一実施例の構成を示す図１・・・ＣＭＩ−Ｎ
ＥＺ符号変換モジュール、２・・・ｎビットシフトレジ
スタ、 ３・・・ＯＲゲート、 ４・・・ＡＮＤゲート
発明方式の一実施例の構成を示す図１・・・ＣＭＩ−Ｎ
ＥＺ符号変換モジュール、２・・・ｎビットシフトレジ
スタ、 ３・・・ＯＲゲート、 ４・・・ＡＮＤゲート
Claims (1)
- 【特許請求の範囲】 ＣＭＩ−ＮＲＺ符号変換モジュール（１０１）を具え、
入力ＣＭＩ符号をＮＲＺ符号に変換して出力するととも
に入力符号誤り時これを検出してエラーモニタ信号を出
力するＣＭＩ符号伝送の受信回路において、ｎビットの
シフトレジスタ（１０２）と、 該シフトレジスタ（１０２）の各並列出力の論理和をと
って出力を発生するＯＲゲート（１０３）とを具え、 前記エラーモニタ信号をシフトレジスタ（１０２）に入
力したときのＯＲゲート（１０５）の出力を信号断検出
信号とすることを特徴とする信号断検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24860185A JPS62108623A (ja) | 1985-11-06 | 1985-11-06 | 信号断検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24860185A JPS62108623A (ja) | 1985-11-06 | 1985-11-06 | 信号断検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62108623A true JPS62108623A (ja) | 1987-05-19 |
Family
ID=17180544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24860185A Pending JPS62108623A (ja) | 1985-11-06 | 1985-11-06 | 信号断検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62108623A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01292939A (ja) * | 1988-05-19 | 1989-11-27 | Fujitsu Ltd | 伝送路障害検出方式 |
-
1985
- 1985-11-06 JP JP24860185A patent/JPS62108623A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01292939A (ja) * | 1988-05-19 | 1989-11-27 | Fujitsu Ltd | 伝送路障害検出方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0090019A1 (en) | CIRCUIT FOR DETECTING ERRORS IN MULTIPLE SOURCE CLOCK SIGNAL COMMUNICATIONS. | |
| US4347617A (en) | Asynchronous transmission system for binary-coded information | |
| US20020008548A1 (en) | Device for detecting abnormality of clock signal | |
| JPS62108623A (ja) | 信号断検出方式 | |
| JP2957665B2 (ja) | Ｈｄｂ３，ａｍｉ符号則違反検出装置 | |
| JPH0644756B2 (ja) | 同期クロツク発生回路 | |
| JP2005142615A (ja) | マンチェスタ符号データ受信装置 | |
| JPS60144046A (ja) | フレ−ム同期回路 | |
| JP2697552B2 (ja) | 符号誤り検出回路 | |
| KR100219596B1 (ko) | 전송 라인의 상태 판별장치 | |
| JPS5945304B2 (ja) | 二線式通信装置における回線障害検出方式 | |
| JPH0124386B2 (ja) | ||
| JP2000174838A (ja) | データ受信装置 | |
| JPS6340384B2 (ja) | ||
| JP2827904B2 (ja) | バイポーラクロック擾乱検出回路 | |
| JP2005341082A (ja) | 情報処理装置、通信装置及びそれらに用いる所定レベル信号検出回路 | |
| JPH0691514B2 (ja) | ビツト列一致判定回路 | |
| JPS63158934A (ja) | スタ−トビツト検出回路 | |
| JPS60232747A (ja) | 復調回路 | |
| JPS63306723A (ja) | 監視信号転送回路 | |
| JPS63215139A (ja) | 平衡複流相互接続回線における信号障害検出方式 | |
| JPS5945738A (ja) | 直列転送デ−タチエツク方式 | |
| JPS6257333A (ja) | 符号誤り検出方式 | |
| JPH0787380B2 (ja) | ＣＭｉ復号回路 | |
| JPS59123329A (ja) | 符号誤り検出方式 |