JPH0253326A - Ｈｄｂ−３デコーダ符号則誤検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 ＮＲＺ信号を所定符号則で符号化されたバイポーラパル
スを復号するＨＤＢ−３デコーダの符号則誤り検出回路
に関し、 特定直換パターンの“Ｂ″ビツト前１ビツトが誤ってい
る場合はその誤りを検出することにより、より一層の符
号則誤り検出精度の向上が図られるＨＤＢ３デコーダの
符号則誤り検出回路の提供を目的とし、 特定置換パターンの“Ｖ”符号及び特定置換パターンが
両極に交互に発生するか否かを検出する第１の符号則誤
り検出手段と、ＨＤＢ−３符号則の誤りである“０Ｂ０
０Ｖ”を特定置換パターン検出手段の出力と第１の符号
誤り検出手段の出力とから検出する第２の符号則誤り検
出手段と、特定置換パターン検出手段からの検出出力、
第１の符号誤り検出手段からの検出出力及び第２の符号
則誤り検出手段からの検出出力とを論理演算して符号則
エラー信号として出力するエラー信号出力手段とを設は
構成する。

〔産業上の利用分野〕

本発明は、ＮＲＺ信号を所定符号則で符号化されたバイ
ポーラパルスを復号するＨＤＢ−３デコーダの符号則誤
り検出回路に関する。

ＰＣＭ伝送にあっては、その用いている符号則に応じた
デコーダ回路が採用されており、その１つとしてＨＤ　
Ｂ　−３（Ｈｉｇｈ−ｄｅｎｓｉｔｙ　ｂｉｐｏｌａｒ
　ｏｆ　ｏｒｄｅｒ　３　ｗｉｔｈ　ａ　ｍａｘｉｍｕ
ｍ　ｏｆ　２　ｚｅｒｏ）デコーダがある。

これは、４ビツトの“０”が連続した状態を置換した“
Ｂ００Ｖ”又は０００Ｖ”の特定の置換パターンを検出
した場合、４ビツトの“００００”に復号するものであ
る。

かかるデコーダにおける特定置換パターンは、正極側と
負極側とに交互に発生するのを原則としていると共に、
“Ｂ”の前１ビツトは反対の極性側に“１”が存在する
ことを原則としている。

従来方式では上記特定置換パターンの検出及び正極側と
負極側とに交互に発生しているか否かの検出は可能であ
るが“Ｂ”ビットの前１ビツトは反対の極性側が“ｌ”
であることの検出がなされていない場合が多い。

従って、エラー検出能力をより一層向上させるためには
、かかる符号則誤りも同時に検出することが必要となる
。

〔従来の技術〕

第４図は従来例を説明するブロック図、第５図は従来例
におけるタイムチャートを説明する図、第６図は特定パ
ターンの状況を説明する図をそれぞれ示す。

第４図は従来のＨＤＢ−３デコーダ回路を構成する機能
ブロックを示し、その構成は、入力信号（バイポーラ信
号）■、■′を保持するＪＫ−フリップフロップ回路（
以下ＪＫ−Ｆ。

Ｆ回路と称する）１と、 ＪＫ−Ｆ、Ｆ回路１から出力する信号■及び信号■′と
、出力信号■′　（但し、■′、■′等コンマが付加さ
れたものは■、■等の反極性を意味し、以下同様とする
）及び入力信号■とを２つの論理積回路（以下ＡＮＤ回
路と称する）２１．２２と１つの否定論理和回路（以下
ＮＯＲ回路と称する）２３とで特定置換パターンを論理
演算し検出する第１の特定置換パターン検出部２と、入
力信号■及び出力信号■と入力信号■′及び出力信号■
′とを論理演算し特定置換パターン中・の“Ｖ”符号等
を２つのＡＮＤ回路３１．．３２と１つのＮＯＲ回路３
３とで演算し検出する第２の特定置換パターン検出部３
と、 第１の特定置換パターン検出部２の出力符号を４つのＤ
−Ｆ、Ｆ回路４１〜４４を縦列に接続してタイミングを
取るシフトレジスタ部４と、第２の特定置換パターン検
出部３の出力を保持しバイオレーション符号Ｖ及び符号
則エラーＥ＋を検出するＤ−Ｆ、Ｆ回路からなるバイオ
レーション符号検出部５と、 シフトレジスタ部４及びバイオレーション符号検出部５
から復号したＮＲＺデータを出力する出力部６と、 第２の特定置換パターン検出部３で検出されたバイオレ
ーション符号ＶがＰ極性側とＮ極性側とで交互に検出さ
れることを検出する交互検出部７と、 シフトレジスタ部４．バイオレーション符号検出回路５
及び交互検出部７からの出力を論理演算し、符号則に違
反するものを符号則エラー信号■として出力するエラー
信号出力回路９とを具備している。

第５図は第４図の各位置におけるパルスの状態を示し、
本例の符号則エラー信号■は信号■のエラーＥｌ　　（
信号［相］）と、信号■′におけるエラーＥ２とを出力
する状況を示す。

ＮＲＺ信号の符号則は、第６図（正の例１）に示すよう
にＮＲＺ信号“０１１０１００００１１００００”をバ
イポーラ信号に符号化するとその下段のＰ側及びＮ側の
ようになり、特に最初の４連続“Ｏ”の部分は負極（Ｎ
極）側の“Ｂ００Ｖ”として符号化し、後の４連続“０
”の部分は、正極（Ｐ極）側の”Ｂ００Ｖ”として符号
化している。

又、第６図（正の例２）に示すＮＲＺ信号“０１１０１
００００１０００００″をバイポーラ信号に符号化する
とその下段のＰ側及びＮ側のようになり、同じく最初の
４連続“０”の部分はＮ極側の“Ｂ００Ｖ”として符号
化し、後の４連続“０”の部分は、Ｐ極側の“０００■
”として符号化している。

即ち、第６図（正の例１）、（正の例２）にあってはＮ
ＲＺ信号を符号化した時の“Ｂ００Ｖ”がＮ極側又はＰ
極側に連続して発生することなく交互に発生しているた
め、符号則に合うものとみなされる。

一方、第６図（誤の例１）ではＢ００Ｖ”がＮ極側に連
続して発生（“Ｖ”を斜線で示す部分）しており、これ
は交互検出部７で符号則に違反するものとして検出され
る。これは第４図に示すエラーＥ２として検出されてい
る。

尚、第４図に示すＰ側、Ｎ側は、バイポーラ信号の入力
を示し、入力Ｐ側は正極性のパルスが入力し、入力Ｎ側
は負極性のパルスが対応して入力する。又、符号“Ｂ″
はバイポーラ則に合ったパルスを、符号“Ｖ″はバイポ
ーラ則に違反するバイオレーションパルスをそれぞれ示
す。

Ｐ側、Ｎ側に入力するバイポーラ信号■、■′はクロッ
クＣＬＫのタイミングでＪＫ−Ｆ、Ｆ回路１に保持され
、クロックＣＬＫのタイミングで保持バイポーラ信号■
、■′としてそれぞれ出力される。

第１の特定置換パターン検出部２及び第２の特定置換パ
ターン検出部３は、同一構成をしておりそれぞれ２つの
ＡＮＤ回路２１．２２　（３１，３２）と１つのＮＯＲ
回路２３（３３）からなっている。

２つのＡＮＤ回路２１．２２　（３１，３２）の出力は
ＮＯＲ回路２３（３３）で否定論理和して出力信号■及
び＠を得ている。

第１の特定置換パターン検出部２へは保持バイポーラ信
号■と人力バイポーラ信号■′及び保持バイポーラ信号
■′と入力バイポーラ信号■とを２つのＡＮＤ回路２１
．２２で論理積し、その時の結果が第５図に示す信号■
及び■となりＮＯＲ回路２３へ出力される。

一方、第２の特定置換パターン検出部３の２つのＡＮＤ
回路３１．３２には、保持バイポーラ信号■と入力バイ
ポーラ信号■及び保持バイポーラ信号■′と人力バイポ
ーラ信号■′とが入力し論理積し、その出力信号［相］
、■をＮＯＲ回路２３で否定論理和して第５図に示す出
力信号０を得ている。

次に、第１の特定置換パターン検出部２の出力信号■は
４つのＤ−Ｆ、Ｆ回路４１〜４４を縦列に接続したシフ
トレジスタ部４にて第２の特定置換パターン検出部３の
出力とのタイミングを取り、出力部６のＮＡＮＤ回路６
１とＡＮＤ回路６２にてバイポーラ信号に復号化してＮ
ＲＺデータ■として出力される。

一方、第２の特定置換パターン検出回路３はバイオレー
ション符号検出回路５と組み合わせて、例えばＥ、のよ
うな符号則に合わぬ余分のパルスとバイオレーション符
号Ｖを識別する。

そして、第２の特定置換パターン検出回路３と交互検出
部７の組み合わせにてこれがＰ側とＮ側とで交互に発生
していることを識別している。

次に、エラー信号出力回路９では第５図に示すＥ、（符
号“Ｖ”）をバイオレーション符号検出回路５の出力＠
′とシフトレジスタ部４内中間２つのＤ−Ｆ、Ｆ回路４
２．４３の出力■、■′との否定論理積を取る出力部６
内ＮＡＮＤ回路６１の出力■とバイオレーション符号検
出回路５の出力０′とをエラー信号出力回路９内ＡＮＤ
回路９１で論理積して符号則エラーＥｌ　としてエラー
信号［相］を出力する。

一方、エラー信号出力回路９では第５図に示すＥ２を交
互検出＃７内ＪＫ−Ｆ、Ｆ回路７１，２つのＡＮＤ回路
７２．７３及び論理和回路（以下ＯＲ回路と称する）７
４とで検出する。

そして、エラー信号出力回路９内ＡＮＤ回路９１の出力
であるエラー信号［相］と交互検出部７の出力信号［相
］とをエラー信号出力回路９内ＯＲ回路９２で論理和し
て、符号則エラー［相］として図示省略している受信部
内関連装置へ送出する。

尚、特定置換パターン“Ｂ００Ｖ”の前ｌビットは、“
Ｂ”と反対極性にありしかも“１”であることか正規の
符号則となっている。

〔発明が解決しようとする課題〕

上述の方法では、第５図に示すように余分のパルスが付
加される等して符号則に合わない符号をエラーＥｌとし
て、バイオレーション符号検出回路５で検出しエラー信
号出力回路９から出力することは可能である。

又、第５図（ｂ）に示すように、（ａｌの部分の正規の
特定置換パターンである“Ｂ００Ｖ”又は“００σＶ”
に引き続き同一極性側に°Ｂ００Ｖ”又は“０００Ｖ”
が連続して発生した場合も、交互検出部７にて符号則エ
ラーＥ２として、エラー（８号出力回路９から出力する
ことも可能である。

しかし、上述の特定置換パターン検出機能としては、特
定置換パターン“Ｂ００Ｖ”の前１ビツトが、“Ｂ′と
反対極性にありしかも“１”であることを検出する機能
を備えてないため、その分エラー検出能力が低下してい
ることになる。

本発明は、特定置換パターンの“Ｂ”ビットの前１ビツ
トが誤っている場合はその誤りを検出することにより、
より一層の符号則誤り検出精度の向上が図られるＨＤＢ
３デコーダの符号則誤り検出回路の提供を目的とする。

〔課題を解決するための手段〕

第１図は本発明の詳細な説明するブロック図を示す。

第１図に示す本発明の原理ブロック図中の３０はＰ極性
とＮ極性に交互に発生するバイポーラパルス中の前記特
定置換パターンを検出する特定置換パターン検出手段で
あり、 ７０は特定置換パターン検出手段３０における検出内容
を基に特定置換パターンの“Ｖ”符号及び特定置換パタ
ーンが両極に交互に発生するか否かを検出する第１の符
号則誤り検出手段であり、８０はＨＤＢ−３符号則の誤
りである“０Ｂ００■”を特定置換パターン検出手段３
０の出力と第１の符号誤り検出手段７０の出力とから検
出する第２の符号則誤り検出手段であり、 ９０は特定置換パターン検出手段３０からの検出出力、
第１の符号誤り検出手段７０からの検出出力及び第２の
符号則誤り検出手段８０からの検出出力とを論理演算し
て符号則エラー信号として出力するエラー信号出力手段
であり、 かかる手段を具備することにより本課題を解決するため
の手段とする。

〔作用〕

特定置換パターン検出手段３０で検出する信号を第１の
符号則誤り検出手段７０及び第２の符号則誤り検出手段
８０に取り込み、第１の符号則誤り検出手段７０ではこ
の信号が両極に交互に発生するか否かを監視し、交互に
発生しない場合はエラー信号として検出する。

一方、第２の符号則誤り検出手段８０では特定置換パタ
ーン“Ｂ００Ｖ”の前１ビツトが、Ｂ″と反対極性にあ
りしかも“１”であるか否かを監視、“０Ｂ００Ｖ”の
場合は符号則誤りとして第１の符号則誤り検出手段７０
で検出した工ラー信号と余分のパルスが付加される等し
て符号則に合わないエラー信号とを合わせて論理演算し
て符号則エラー出力としてエラー信号出力手段９０を介
して送出することにより、特定置換パターンのエラー検
出精度のより一層の向上を図ることが可能となる。

〔実施例〕

以下本発明の要旨を第２図、第３図に示す実施例により
具体的に説明する。

第２図は本発明の詳細な説明するブロック図、第３図は
本発明の実施例におけるタイムチャートを説明する図を
それぞれ示す。尚、企図を通じて同一符号は同一対象物
を示す。

第２図に示す本実施例におけるＨＤＢ−３デコーダは、
第１図で説明した特定置換パターン検出手段３０として
、第４図で説明したのと同様な内容を有する第２の特定
置換パターンキ★出部３、第１の符号則誤り検出手段７
０として、同じく第４図で説明したのと同様な内容を有
する交互検出部７、 第２の符号則誤り検出手段８０として、２つのＮＯＲ回
路８１，８４．１つのＮＡＮＤ回路８２とＡＮＤ回路８
９及び５つのＤ−Ｆ、Ｆ回路８３８５〜８日とからなる
符号則誤り検出部８０　ａ　、。

エラー信号出力手段９０として、１つのＡＮＤ回路９１
と１つのＯＲ回路９３からなるエラー信号出力部９０ａ
とから構成した例である。

尚、上記本実施例は上記機能ブロックの他に第４図で説
明したのと同様な機能ブロック１，２゜４．６を有する
ものとする。

又、第３図に示す本実施例のタイムチャートの信号１〜
信号０は第５図の内容と同様なものであり、信号０〜信
号［相］は符号則誤り検出部８０ａの各箇所における信
号状態を示す。

信号０．０′は第２の特定置換パターン検出部３内のバ
イオレーション■信号［相］、■を交互検出部７内ＪＫ
−Ｆ、Ｆ回路７１に引き込んだ時のＪＫ−Ｆ、Ｆ回路７
１の２つの出力状態を示す。

尚、信号［相］はＰ側の状態を示し、信号０はＮ側の状
態を示す。又、信号Ｏと信号Ｏ′はＪＫ−Ｆ。

Ｆ回路７１の正出力及び反転出力をそれぞれ示す。

交互検出部７内ＡＮＤ回路７２は、信号０と信号０との
論理積を取りその結果を第３図に示すように信号［相］
の状態で出力し、ＡＮＤ回路７３は、信号■と信号Ｏ′
との論理積を取りその結果を第３図に示すように信号０
の状態で出力し、信号［相］と信号［相］とを論理和し
た出力信号［相］は第５図に示す符号（ｂｌの同一極性
側に連続して現れた特定置換パターンのバイオレーショ
ン信号Ｖを検出することになる。

一方、バイオレーション符号検出部５の正出力０はシフ
トレジスタ部４内Ｄ−Ｆ、Ｆ回路４２の正出力■とＤ−
Ｆ、Ｆ回路４３の正出力■とをＮＯＲ回路８１にて否定
論理和して、その結果信号０を得る。

この信号０は更にＤ−Ｆ、Ｆ回路４４の反転出力■′と
をＮＡＮＤ回路８２にて否定論理積演算して、信号０を
得ている。

この信号０はシフトレジスタ部４の出力タイミングで第
３図に示す符号Ｅ、の位置に同期させ“Ｂ”　（Ｎ側）
の前１ビツトのＰ側をＮＯＲ回路８４で検出し、“０”
となっているので符号則誤りＥ３としてイ言号■を送出
する。

エラー出力部９０ａではバイオレーション符号検出部５
の反転出力０′とシフトレジスタ回路４の出力タイミン
グ信号■′、■′とをＮＡＮＤ回路６１にて否定論理積
演算した時の出力信号■と、バイオレーション符号検出
部５の反転出力０′とをＡＮＤ回路９１で論理積分し、
更にその出力信号［相］を交互検出部７からの信号［相
］及び信号＠とでＯＲ回路９３にて論理和演算して符号
則誤り信号■として出力する。

その詳細タイムチャートを第３図に示す。即ち、Ｐ側の
符号ＢＥは“１”であるところが“０”となり、バイオ
レーション符号検出部５で検出されている。

一方、Ｎ側の“Ｂ”の前１ビツトのＰ側は符号則では“
１”であるところが“０”となり、符号則誤りＥ３とし
て検出されている。

尚、符号則誤検出部８０ａ内Ｄ−Ｆ、Ｆ回路８５〜Ｂ８
は、例えばＮＲＺ信号に“０”が連続した場合、“Ｂ０
０Ｖ”が交互に出るが、これが連続した時本来エラーで
ないものがエラーとなる可能性があり、これを防止する
ためにこの段のタイミングを取っている。

従って、この時のタイミングと信号■とをＡＮＤ回路８
９にて論理積した信号０が他のエラーとＯＲ回路９３に
て論理和されて符号則誤すパルス■として出力される。

上述のようにして符号則誤りが検出されることにより、
エラー検出精度がより一層向上される。

〔発明の効果〕

以上のような本発明によれば、簡易な構成により符号則
に反したエラーの検出精度を向上させることが出来る。

【図面の簡単な説明】

第１図は本発明の詳細な説明するブロック図、第２図は
本発明の詳細な説明するブロック図、第３図は本発明の
実施例におけるタイムチャートを説明する図、 第４図は従来例を説明するブロック図、第５図は従来例
におけるタイムチャートを説明する図、 第６図は特定パターンの状況を説明する図、をそれぞれ
示す。 図において、 １．７１はＪＫ−Ｆ、Ｆ回路、 ２．３は第１／第２の特定置換パターン検出部、４はシ
フトレジスタ部、 ５はバイオレーション符号検出部、 ６は出力部、　　　　　　７は交互検出部、９はエラー
信号出力回路、 ２１．２２．３１．３２，６２，７２，７３，８９．９
１はＡＮＤ回路、２３．３ノ、８１．８４はＮＯＲ回路
、３０は特定置換パターン検出手段、 ４１〜４４，８３．８５〜８８はＤ−Ｆ、Ｆ回路、６１
．８２はＮＡＮＤＡＮＤ 回路、　８０は第１／第２の符号則誤り検出手段、７４
．９２．９３はＯＲ回路、　８０ａは符号則誤り検出部
、９０はエラー信号出力手段、 ９０ａはエラー信号出力部、 をそれぞれ示す。

Claims (1)

1. 【特許請求の範囲】 　Ｐ極性とＮ極性に交互に発生する所定符号則に則りＮ
   ＲＺ信号を符号化したバイポーラパルス中に４連続ゼロ
   符号があると特定置換パターンである“Ｂ００Ｖ”又は
   “０００Ｖ”に変換したものを検出する特定置換パター
   ン検出手段（３０）の検出結果から符号則誤りの有無を
   検出するＨＤＢ−３デコーダ符号則誤検出回路であって
   、前記特定置換パターン検出手段（３０）における検出
   内容を基に前記特定置換パターンの“Ｖ”符号及び前記
   特定置換パターンが両極に交互に発生するか否かを検出
   する第１の符号則誤り検出手段（７０）と、 ＨＤＢ−３符号則の誤りである“０Ｂ００Ｖ”を前記特
   定置換パターン検出手段（３０）の出力と前記第１の符
   号誤り検出手段（７０）の出力とから検出する第２の符
   号則誤り検出手段（８０）と、 前記特定置換パターン検出手段（３０）からの検出出力
   、前記第１の符号誤り検出手段（７０）からの検出出力
   及び前記第２の符号則誤り検出手段（８０）からの検出
   出力とを論理演算して符号則エラー信号として出力する
   エラー信号出力手段（９０）とを設け、 前記特定置換パターン中の“Ｖ”符号及び符号則誤りを
   前記第１の符号則誤り検出手段（７０）と前記第２の符
   号則誤り検出手段（８０）とで検出し、その結果により
   前記エラー信号出力手段（９０）にてエラー信号を出力
   することを特徴とするＨＤＢ−３デコーダ符号則誤検出
   回路。