JPS58115961A - 符号復号回路 - Google Patents
符号復号回路Info
- Publication number
- JPS58115961A JPS58115961A JP21213981A JP21213981A JPS58115961A JP S58115961 A JPS58115961 A JP S58115961A JP 21213981 A JP21213981 A JP 21213981A JP 21213981 A JP21213981 A JP 21213981A JP S58115961 A JPS58115961 A JP S58115961A
- Authority
- JP
- Japan
- Prior art keywords
- code
- signal
- shift register
- circuit
- nrz
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
- H04L25/4923—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using ternary codes
- H04L25/4925—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using ternary codes using balanced bipolar ternary codes
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ＢｎＺＳ符号をＮＲＺ符号に復号する符号復
号回路に関するものである。
号回路に関するものである。
ＥｎＺＳ符号は、ＮＲＺ符号の“０＃がｎビット連続し
たとき、特殊なパターンに変俟する符号であり、例えば
ｎ＝８のＢ８ＺＳ符号に於いては、第１図（α）に示す
ＮＲＺ符号の′１＃はバイポーラ則パルスＢとし、０”
が８個連続したとき、バイポーラバイオレーションパル
スｆＶとすると、′Ｂ００ＶＢ００Ｖ″に置換するもの
である。従ってＮＲＺ符号の０＃が連続しても、伝送路
にはバイポーラ則パルスＢ及びバイポーラバイオレーシ
ョンパルスＶが送出されることになる。
たとき、特殊なパターンに変俟する符号であり、例えば
ｎ＝８のＢ８ＺＳ符号に於いては、第１図（α）に示す
ＮＲＺ符号の′１＃はバイポーラ則パルスＢとし、０”
が８個連続したとき、バイポーラバイオレーションパル
スｆＶとすると、′Ｂ００ＶＢ００Ｖ″に置換するもの
である。従ってＮＲＺ符号の０＃が連続しても、伝送路
にはバイポーラ則パルスＢ及びバイポーラバイオレーシ
ョンパルスＶが送出されることになる。
ＢｎＺＳ符号の受信側では、バイポーラバイオレーショ
ンパルスＶが一定のパターンとして挿入されていること
を検出してＮＲＺ符号の′０”の連続であることを識別
してＮＲＺ符号に復号することができるもので、種々の
構成が提業されている。しかし、従来のＢｎＺＳ符号の
復号回路は比較的複雑であった。
ンパルスＶが一定のパターンとして挿入されていること
を検出してＮＲＺ符号の′０”の連続であることを識別
してＮＲＺ符号に復号することができるもので、種々の
構成が提業されている。しかし、従来のＢｎＺＳ符号の
復号回路は比較的複雑であった。
本発明は、簡単な構成によりＢｎＺＳ符号のＮＲＺ符号
への復号を可能とすることを目的とするものである。以
下実施例について詳細に説明する。
への復号を可能とすることを目的とするものである。以
下実施例について詳細に説明する。
第２図は本発明の実施例のブロック線図であり、１はバ
イポーラ・ユニポーラ変換回路、２はオア回路、３はバ
イポーラバイオレーションチェック回路、４．５はシフ
トレジスタ、６，７は検出回路、８はアンド回路である
。バイポーラ・ユニポーラ変換回路１によ、９ ＢｎＺ
Ｓ符号は正極ＮＲＺ信号α及び負極ＮＲＺ信号すに変換
される。それぞれの信号α、ｂはオア（ロ）路２を介し
てＮＲＺ信号Ｃとしてシフトレジスタ４に加えられる。
イポーラ・ユニポーラ変換回路、２はオア回路、３はバ
イポーラバイオレーションチェック回路、４．５はシフ
トレジスタ、６，７は検出回路、８はアンド回路である
。バイポーラ・ユニポーラ変換回路１によ、９ ＢｎＺ
Ｓ符号は正極ＮＲＺ信号α及び負極ＮＲＺ信号すに変換
される。それぞれの信号α、ｂはオア（ロ）路２を介し
てＮＲＺ信号Ｃとしてシフトレジスタ４に加えられる。
又信号α、ｂの生起順序ヲバイボーラバイオレーション
チェック回路３でチェックし、バイポーラ則でない場合
、誤り信号ｄとしてシフトレジスタ５に加えられる。
チェック回路３でチェックし、バイポーラ則でない場合
、誤り信号ｄとしてシフトレジスタ５に加えられる。
ＢＢＺＳ符号を用いた場合、シフトレジスタ４，５は８
ビツト構成とするものであり、原ＮＲＺ符号の″０＃の
連続がなく、バイポーラ則パルスＢのみ入力されている
場合は、シフトレジスタ５の内容はオール“０”であり
、１１４９検出信号イは出力されず、又シフトレジスタ
４からは復号されたＮＲＺ信号ｈ１ が出力される
。
ビツト構成とするものであり、原ＮＲＺ符号の″０＃の
連続がなく、バイポーラ則パルスＢのみ入力されている
場合は、シフトレジスタ５の内容はオール“０”であり
、１１４９検出信号イは出力されず、又シフトレジスタ
４からは復号されたＮＲＺ信号ｈ１ が出力される
。
第１図（ｂ）に示すＢ８ＺＳ符号が入力され、ＮＲＺ符
号の１１ｏ１１の８ビツト連続の置換符号の′Ｂ００Ｖ
Ｂ００Ｖ′がシフトレジスタ４にセットされたとき、バ
イポーラバイオレーションパルスＶｆバイポーラバイオ
レーションチェック回路３で検出することにより、シフ
トレジスタ５は図示の内容となる。検出回路６はシフト
レジスタ４の内容が“１０ｏ１’１００１”のとき検出
信号ｅを１１”とする構成を有し、又検出回路７はシフ
トレジスタ５の内容が”１０００１０００”のとき検出
信号ｆを１”とする構成を有するものである。
号の１１ｏ１１の８ビツト連続の置換符号の′Ｂ００Ｖ
Ｂ００Ｖ′がシフトレジスタ４にセットされたとき、バ
イポーラバイオレーションパルスＶｆバイポーラバイオ
レーションチェック回路３で検出することにより、シフ
トレジスタ５は図示の内容となる。検出回路６はシフト
レジスタ４の内容が“１０ｏ１’１００１”のとき検出
信号ｅを１１”とする構成を有し、又検出回路７はシフ
トレジスタ５の内容が”１０００１０００”のとき検出
信号ｆを１”とする構成を有するものである。
アンド回路８の出力信号ｇはシフトレジスタ４゜５のク
リヤ信号となるもので、検出信号ｅ、ｆが両方共″１”
の場合、シフトレジスタ４，５はクリヤされ、ＮＲＺ信
号んは加”の連続となって出方され、又誤り検出信号ｉ
は“０＃となる。即ちバイポーラバイオレーションパル
スｒが検出されても誤すでないとして処理されることに
なる。なお伝送誤り咎によりバイポーラバイオレーショ
ンが検出され ゛た場合は、検出信号ｅ、ｆが同時
に”１＃となることがないので、誤り検出信号ｉが出力
されることになる。従ってシフトレジスタ５は、置換符
号の検（３） 出と誤シ検出とに利用されるものとなる。
リヤ信号となるもので、検出信号ｅ、ｆが両方共″１”
の場合、シフトレジスタ４，５はクリヤされ、ＮＲＺ信
号んは加”の連続となって出方され、又誤り検出信号ｉ
は“０＃となる。即ちバイポーラバイオレーションパル
スｒが検出されても誤すでないとして処理されることに
なる。なお伝送誤り咎によりバイポーラバイオレーショ
ンが検出され ゛た場合は、検出信号ｅ、ｆが同時
に”１＃となることがないので、誤り検出信号ｉが出力
されることになる。従ってシフトレジスタ５は、置換符
号の検（３） 出と誤シ検出とに利用されるものとなる。
Ｂ８ＺＳ符号は前述の如き置換符号以外に檀々のパター
ンが考えられるが、そのパターンに対応して検出回路６
，７を構成すれば良く、簡単な論理構成で実現すること
ができる。又ｎ＝８以外の種々のＢｎＺＳ符号の復号に
も適用し得るものであり、シフトレジスタ４．５及び検
出回路６．７は、ｎ及び置換符号に対応して構成すれば
良いことになる。
ンが考えられるが、そのパターンに対応して検出回路６
，７を構成すれば良く、簡単な論理構成で実現すること
ができる。又ｎ＝８以外の種々のＢｎＺＳ符号の復号に
も適用し得るものであり、シフトレジスタ４．５及び検
出回路６．７は、ｎ及び置換符号に対応して構成すれば
良いことになる。
以上説明したように、本発明は、ＮＲＺ符号のｎ号の復
号回路に於いて、ＢｎＺＳ符号をユニポーラ信号として
第１のシフトレジスタ４に加え、又ＢｎＺＳ符号のバイ
ポーラバイオレーション金検出した信号を第２のシフト
レジスタ５に加え、第１のシフトレジスタ４の内容が置
換°符号に対応したパターンであることを第１の検出回
路６で検出し、同時に第２の検出回路７で第２のシフト
レジスタ５の内容が置換符号のバイポーラバイオレーシ
ョンパルスのパターンであることを検出したとき、（４
） 第１と第２のシフトレジスタ４．５をクリヤするもので
あり、従って置換符号は原ＮＲＺ符号と同一の０”に変
換されて第１のシフトレジスタ４から出力されることに
なる。又第２のシフトレジスタ５にはバイポーラバイオ
レーションの検出信号が加えられるので、置換符号全検
出してクリヤされる場合以外は、誤シ検出信号を出力す
ることができる。
号回路に於いて、ＢｎＺＳ符号をユニポーラ信号として
第１のシフトレジスタ４に加え、又ＢｎＺＳ符号のバイ
ポーラバイオレーション金検出した信号を第２のシフト
レジスタ５に加え、第１のシフトレジスタ４の内容が置
換°符号に対応したパターンであることを第１の検出回
路６で検出し、同時に第２の検出回路７で第２のシフト
レジスタ５の内容が置換符号のバイポーラバイオレーシ
ョンパルスのパターンであることを検出したとき、（４
） 第１と第２のシフトレジスタ４．５をクリヤするもので
あり、従って置換符号は原ＮＲＺ符号と同一の０”に変
換されて第１のシフトレジスタ４から出力されることに
なる。又第２のシフトレジスタ５にはバイポーラバイオ
レーションの検出信号が加えられるので、置換符号全検
出してクリヤされる場合以外は、誤シ検出信号を出力す
ることができる。
第１図はＥ８ＺＳ符号の説明図、第２図は本発明の実施
例のブロック線図である。 １はバイポーラ・ユニポーラ変換回路、２はオア回路、
３はバイボー２バイオレーシヨンチエツク回路、４．５
はシフトレジスタ、６，７は検出回路である。 特許出願人富士通株式会社
例のブロック線図である。 １はバイポーラ・ユニポーラ変換回路、２はオア回路、
３はバイボー２バイオレーシヨンチエツク回路、４．５
はシフトレジスタ、６，７は検出回路である。 特許出願人富士通株式会社
Claims (1)
- ＢｎＺＳ符号をユニポーラ信号に変侠して加え、且つＮ
ＲＺ信号を出力する第１のシフトレジスタ、前記ＢｎＺ
Ｓ符号のバイポーラバイオレーションを検出した信号を
加える第２のシフトレジスタ、前記第１のシフトレジス
タの内容を加えて置換符号に対応したパターンを検出す
る第１の検出回路、前記第２のシフトレジスタの内容を
加えて置換符号ノバイポーラバイオレーションパルスの
パターンを検出する第２の検出回路、前記第１及び第２
の検出回路が同時に検出したとき前記第１及び第２のシ
フトレジスタをクリヤする回路を備えたことを特徴とす
る符号復号回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21213981A JPS58115961A (ja) | 1981-12-29 | 1981-12-29 | 符号復号回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21213981A JPS58115961A (ja) | 1981-12-29 | 1981-12-29 | 符号復号回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58115961A true JPS58115961A (ja) | 1983-07-09 |
Family
ID=16617531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21213981A Pending JPS58115961A (ja) | 1981-12-29 | 1981-12-29 | 符号復号回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58115961A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5873263A (ja) * | 1981-10-28 | 1983-05-02 | Nec Corp | ＢｎＺＳ復号および誤り検出器 |
-
1981
- 1981-12-29 JP JP21213981A patent/JPS58115961A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5873263A (ja) * | 1981-10-28 | 1983-05-02 | Nec Corp | ＢｎＺＳ復号および誤り検出器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58115961A (ja) | 符号復号回路 | |
| US4502142A (en) | Apparatus for detecting errors in a digital data stream encoded in a double density code | |
| US5510786A (en) | CMI encoder circuit | |
| US4530094A (en) | Coding for odd error multiplication in digital systems with differential coding | |
| JPS642306B2 (ja) | ||
| JPH0253326A (ja) | Ｈｄｂ−３デコーダ符号則誤検出回路 | |
| JPH0616635B2 (ja) | 誤りパルス検出回路 | |
| JPH01260928A (ja) | 符号則エラー検出回路 | |
| SU1283743A1 (ru) | Устройство дл контрол преобразовани информации | |
| JPS61102852A (ja) | Ｃｍｉ符号の副信号重畳方式 | |
| IE47297B1 (en) | Binary data transmission method and corresponding decoding devices | |
| JPS60214141A (ja) | 復号回路 | |
| JP2001119326A (ja) | 伝送路監視装置 | |
| JPS63219226A (ja) | デコ−ド回路 | |
| JPS6360946B2 (ja) | ||
| SU1367164A1 (ru) | Декодер рекуррентной последовательности | |
| SU748871A1 (ru) | Декодирующее устройство дл систем телемеханики | |
| JPH01321732A (ja) | Ｈｄｂ−３符号則誤り検出回路 | |
| JPH0131743B2 (ja) | ||
| JPH0345948B2 (ja) | ||
| JPS63232625A (ja) | Ｈｄｂ−３デコ−ダ回路 | |
| JPH056808B2 (ja) | ||
| JPS62241435A (ja) | スプリツトフエ−ズ符号復号回路 | |
| JPS6243920A (ja) | 復号回路 | |
| JPH0529960A (ja) | Ｂｎｚｓ符号変換部におけるｂｎｚｓコード／デイジタルエラー検出装置 |