JPS6257333A - 符号誤り検出方式 - Google Patents
符号誤り検出方式Info
- Publication number
- JPS6257333A JPS6257333A JP19571585A JP19571585A JPS6257333A JP S6257333 A JPS6257333 A JP S6257333A JP 19571585 A JP19571585 A JP 19571585A JP 19571585 A JP19571585 A JP 19571585A JP S6257333 A JPS6257333 A JP S6257333A
- Authority
- JP
- Japan
- Prior art keywords
- error detection
- bit
- code
- residue
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
符号誤り検出方式であって、符号誤りの有無と共にその
極性をも判定しようとするものである。
極性をも判定しようとするものである。
本発明は符号誤り検出方式に関する。１フレームのデー
タの最終ビットを誤り検出用ビット、例えばパリティビ
ットとして構成し、このパリティビットを除いた各ビッ
トのマーク数との総和をとることにより符号誤りを検出
する方式がある。
タの最終ビットを誤り検出用ビット、例えばパリティビ
ットとして構成し、このパリティビットを除いた各ビッ
トのマーク数との総和をとることにより符号誤りを検出
する方式がある。
この方式によれば、パリティビット以外の各ピントのマ
ークの数が偶数の場合はパリティビットが１、奇数の場
合はパリティビットがＯｌとなるように送信し、受信側
でマーク数とパリティビットとの総和が奇数であれば正
常と判断し、偶数であれば符号誤りとして判断する。
ークの数が偶数の場合はパリティビットが１、奇数の場
合はパリティビットがＯｌとなるように送信し、受信側
でマーク数とパリティビットとの総和が奇数であれば正
常と判断し、偶数であれば符号誤りとして判断する。
本発明はかかる誤り検出用ビットを用いた符号誤り検出
方式に関する。
方式に関する。
従来の符号誤り検出方式に使用されるフレームは、第４
図に示すように、最終ビットの誤り検出用ビットが１ビ
ツトから成るパリティビットＰＢであった。
図に示すように、最終ビットの誤り検出用ビットが１ビ
ツトから成るパリティビットＰＢであった。
このパリティビットから成る誤り検出用ビットはモジュ
ロが２、即ち２つの状態を検出するものである。このよ
うな検出方式は、第５図に示すフリップフロップ１′と
アンドゲート２′から成る２分周回路において可能であ
る。即ち、アンドゲート２′に入力されるデータＤＡＴ
ＡとクロックＣＬＫからＲＺパルスを形成しこれをフリ
ップフロップ１′に入力し、１フレームパルスＦＰごと
にフリップフロップをリセットし、例えば１フレーム８
ビツトの場合、最終の８ビツト目が零に戻れば符号の誤
りはないことになる。
ロが２、即ち２つの状態を検出するものである。このよ
うな検出方式は、第５図に示すフリップフロップ１′と
アンドゲート２′から成る２分周回路において可能であ
る。即ち、アンドゲート２′に入力されるデータＤＡＴ
ＡとクロックＣＬＫからＲＺパルスを形成しこれをフリ
ップフロップ１′に入力し、１フレームパルスＦＰごと
にフリップフロップをリセットし、例えば１フレーム８
ビツトの場合、最終の８ビツト目が零に戻れば符号の誤
りはないことになる。
上記従来技術の動作を具体例を以って示せば第６図のよ
うになる。送信側で第６図（Ａ）のようにフレームを構
成した場合、４ビツト目の“ｌ”が“０″となって受信
されれば（第６図（Ｂ））、マークの総和は偶数となり
符号誤りと判断される（−６Ｘ）、このことは、２ビツ
ト目の“０″が“１”として受信された場合も同様であ
る（第６図（Ｃ））。
うになる。送信側で第６図（Ａ）のようにフレームを構
成した場合、４ビツト目の“ｌ”が“０″となって受信
されれば（第６図（Ｂ））、マークの総和は偶数となり
符号誤りと判断される（−６Ｘ）、このことは、２ビツ
ト目の“０″が“１”として受信された場合も同様であ
る（第６図（Ｃ））。
しかし、両方の場合、誤りであることは判定できるが、
いずれも“１”が“Ｏ″となったのか、“０”が“１”
となったのかの区別はできない。
いずれも“１”が“Ｏ″となったのか、“０”が“１”
となったのかの区別はできない。
これは、従来の符号誤り検出方式がパリティビットＰＢ
を用いた２モジュロ方式であることに基因するものであ
る。
を用いた２モジュロ方式であることに基因するものであ
る。
同軸ケーブルにより電気信号を伝送する場合は“１”側
と“Ｏ”側の雑音分布が対称であるのに対し、光信号を
伝送する場合は“１”側の雑音分布の方が“Ｏ′側のそ
れよりも大きい。
と“Ｏ”側の雑音分布が対称であるのに対し、光信号を
伝送する場合は“１”側の雑音分布の方が“Ｏ′側のそ
れよりも大きい。
このため、符号誤りの極性を検出できない従来技術では
“１”側と“０”側の雑音分布が異なる光信号の伝送路
の状態を、誤り情報を利用して最適に制御することはで
きないという問題点がある。
“１”側と“０”側の雑音分布が異なる光信号の伝送路
の状態を、誤り情報を利用して最適に制御することはで
きないという問題点がある。
本発明の目的は上記問題点を解消し、符号誤りの有無と
極性を判定できるようにして雑音分布が非対称な光信号
のような伝送路の中継器の最適制御を可能にすることに
ある。
極性を判定できるようにして雑音分布が非対称な光信号
のような伝送路の中継器の最適制御を可能にすることに
ある。
その手段は、従来のモジエロ２に代わってモジエロー（
ｉン３）の符号誤り検出ビットを設けることにより符号
誤りの個数とその極性をも検出しようとするものである
。
ｉン３）の符号誤り検出ビットを設けることにより符号
誤りの個数とその極性をも検出しようとするものである
。
本発明によれば、モジエロ門、例えばモジュロ３の誤り
検出用ビットを用いて符号誤りを検出できる。
検出用ビットを用いて符号誤りを検出できる。
従って、従来のように符号誤りの有無だけでなくその個
数及び極性をも検出することができ、異常が“１”側か
“０”側かに起きたかがわかるので、伝送路の中継器の
最適制御が可能となる。
数及び極性をも検出することができ、異常が“１”側か
“０”側かに起きたかがわかるので、伝送路の中継器の
最適制御が可能となる。
以下、本発明を、実施例により添付図面を参照して説明
する。
する。
第１図は、本発明に使用されるフレームの構成図である
。
。
１フレームＩＦの最後尾にＮビットの、例えば３の倍数
となるような２ビツトの誤り検出用ビットＥＢを付加す
る（第１図）。
となるような２ビツトの誤り検出用ビットＥＢを付加す
る（第１図）。
一般的には、送信側でフレーム内のデータビットを計数
し、その結果をｒ’ｌ（ｔ’１＝３）で割算し剰余を求
める。剰余は０．１．２．・・・Ｎ−１のいずれかとな
る。この剰余に、誤り検出用ビットを加算し、その結果
を１で割算した剰余が任意に定めた一定値Ａ （０＜Ａ
＜ｌ’ｌ）に、なるよう誤り検出ビットを決定する。
し、その結果をｒ’ｌ（ｔ’１＝３）で割算し剰余を求
める。剰余は０．１．２．・・・Ｎ−１のいずれかとな
る。この剰余に、誤り検出用ビットを加算し、その結果
を１で割算した剰余が任意に定めた一定値Ａ （０＜Ａ
＜ｌ’ｌ）に、なるよう誤り検出ビットを決定する。
他方、受信側では、データビットと誤り検出用ビットを
続けて計数し、結果をｒで割った剰余Ｂを求める。Ａと
Ｂを比較することにより伝送路で生じた符号誤りを推定
できる。
続けて計数し、結果をｒで割った剰余Ｂを求める。Ａと
Ｂを比較することにより伝送路で生じた符号誤りを推定
できる。
かかる、受信側の検出回路としては、第２図に示すよう
な、３分周回路が考えられる。
な、３分周回路が考えられる。
即ち、フリップフロップ１，２のＱ出力をアンドゲート
５に人力しその出力とフレームパルスＦＰをオアゲート
４に入力し、その結果をリセットＲのパルスとする。
５に人力しその出力とフレームパルスＦＰをオアゲート
４に入力し、その結果をリセットＲのパルスとする。
このような回路構成によりフリップフロップ１゜２のＱ
出力が、それぞれＯ２０であれば“Ｏ”、１．０であれ
ば“１′、０．１であれば２″というモジュロ３の状態
を、第１図に示す２ビットの誤り検出用ビットにより検
出することができる。
出力が、それぞれＯ２０であれば“Ｏ”、１．０であれ
ば“１′、０．１であれば２″というモジュロ３の状態
を、第１図に示す２ビットの誤り検出用ビットにより検
出することができる。
例えば、第３図（Ａ）の構成のフレームを送信側で形成
し、受信側では剰余“２”を検出した場合（第３図（Ｂ
））には符号誤り率が充分小さい範囲では“１”が“０
”に変わったことが推定される。
し、受信側では剰余“２”を検出した場合（第３図（Ｂ
））には符号誤り率が充分小さい範囲では“１”が“０
”に変わったことが推定される。
また剰余が“１”の場合（第３図（Ｃ））には受信され
たフレームで“１”が１つ余計に計測されたことになり
、“Ｏ″が１″に変わったことが推定される。
たフレームで“１”が１つ余計に計測されたことになり
、“Ｏ″が１″に変わったことが推定される。
本発明によれば、モジュロｉ、例えばモジュロ３の誤り
検出用ビットを用いて符号誤りを検出できる。
検出用ビットを用いて符号誤りを検出できる。
従って、従来のように符号誤りの有無だけでなくその個
数及び極性をも検出することができ、異常が“１”側か
“０”側かに起きたかがわかるので伝送路の中継器の最
適制御が可能となる。
数及び極性をも検出することができ、異常が“１”側か
“０”側かに起きたかがわかるので伝送路の中継器の最
適制御が可能となる。
第１図は本発明に使用されるフレーム構成図、第２図は
本発明の実施例の構成図、第３図は本発明の動作説明図
、第４図は従来方式に使用されるフレーム構成図、第５
図は従来方式の構成図、第６図は従来方式の動作説明図
である。 １．２・・・フリップフロップ、 ３・・・アンドゲート、 ４・・・オアゲート、 ５・・・アンドゲート。
本発明の実施例の構成図、第３図は本発明の動作説明図
、第４図は従来方式に使用されるフレーム構成図、第５
図は従来方式の構成図、第６図は従来方式の動作説明図
である。 １．２・・・フリップフロップ、 ３・・・アンドゲート、 ４・・・オアゲート、 ５・・・アンドゲート。
Claims (1)
- 【特許請求の範囲】 送信側で、データビットの後に誤り検出用ビットとして
Ｎビットを付加し、 受信側で、上記データビットと誤り検出用ビットをモジ
ュロＭ（Ｍ＝２＾Ｎまたは２＾Ｎ−１、Ｍ≧３）で計測
すると共にその剰余を算出することにより、伝送路にお
ける符号誤りの個数とその極性を検出することを特徴と
する符号誤り検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19571585A JPS6257333A (ja) | 1985-09-06 | 1985-09-06 | 符号誤り検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19571585A JPS6257333A (ja) | 1985-09-06 | 1985-09-06 | 符号誤り検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6257333A true JPS6257333A (ja) | 1987-03-13 |
Family
ID=16345766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19571585A Pending JPS6257333A (ja) | 1985-09-06 | 1985-09-06 | 符号誤り検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6257333A (ja) |
-
1985
- 1985-09-06 JP JP19571585A patent/JPS6257333A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4462051A (en) | Demodulator for an asynchronous binary signal | |
| GB1469465A (en) | Detection of errors in digital information transmission systems | |
| JPS5831136B2 (ja) | ディジタル信号伝送方式 | |
| US4797625A (en) | Device for detecting bit phase difference | |
| US4481648A (en) | Method and system for producing a synchronous signal from _cyclic-redundancy-coded digital data blocks | |
| US3875333A (en) | Method of eliminating errors of discrimination due to intersymbol interference and a device for using the method | |
| ES418941A1 (es) | Un metodo para registrar un bloque de datos digitales, des-codificar dichos datos registrados y detectar errores de formato en dichos datos registrados. | |
| JPS6257333A (ja) | 符号誤り検出方式 | |
| US5510786A (en) | CMI encoder circuit | |
| JPS61148939A (ja) | フレ−ム同期方式 | |
| JPH0314259B2 (ja) | ||
| US4530094A (en) | Coding for odd error multiplication in digital systems with differential coding | |
| US7752506B1 (en) | FIFO memory error circuit and method | |
| JPS60236532A (ja) | エラ−検出方式 | |
| JPH1131084A (ja) | パリティチェック回路 | |
| JPH0510435Y2 (ja) | ||
| KR880001024B1 (ko) | 데이터 전송방법 | |
| JP2555582B2 (ja) | Ｃｍｉ符号誤り検出回路 | |
| KR880001023B1 (ko) | 셀프콜록킹 데이타 전송시스템 | |
| JPS6221426B2 (ja) | ||
| JPS63152238A (ja) | ｍＢ１Ｐ符号の誤り検出回路 | |
| JPS60144046A (ja) | フレ−ム同期回路 | |
| JPS62108623A (ja) | 信号断検出方式 | |
| US8643514B1 (en) | Method for decoding data | |
| JPH0118607B2 (ja) |