JPH0314259B2 - - Google Patents
Info
- Publication number
- JPH0314259B2 JPH0314259B2 JP58236580A JP23658083A JPH0314259B2 JP H0314259 B2 JPH0314259 B2 JP H0314259B2 JP 58236580 A JP58236580 A JP 58236580A JP 23658083 A JP23658083 A JP 23658083A JP H0314259 B2 JPH0314259 B2 JP H0314259B2
- Authority
- JP
- Japan
- Prior art keywords
- detection
- data
- flip
- flop
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 44
- 230000005540 biological transmission Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 238000012544 monitoring process Methods 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
- F02M—SUPPLYING COMBUSTION ENGINES IN GENERAL WITH COMBUSTIBLE MIXTURES OR CONSTITUENTS THEREOF
- F02M26/00—Engine-pertinent apparatus for adding exhaust gases to combustion-air, main fuel or fuel-air mixture, e.g. by exhaust gas recirculation [EGR] systems
- F02M26/52—Systems for actuating EGR valves
- F02M26/53—Systems for actuating EGR valves using electric actuators, e.g. solenoids
- F02M26/54—Rotary actuators, e.g. step motors
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Combustion & Propulsion (AREA)
- Mechanical Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
本発明はデイジタルデータの検出方式に関す
る。
る。
(ロ) 従来技術
最近、ローカルネツトワークなど近距離で高速
のデータを信頼性よく伝送するのにプロトコル・
コントローラ（単にデータの制御だけでなく送受
信機間の約束ごとまで制御するように構成された
制御機）の開発が盛んである。
のデータを信頼性よく伝送するのにプロトコル・
コントローラ（単にデータの制御だけでなく送受
信機間の約束ごとまで制御するように構成された
制御機）の開発が盛んである。
このようなコントローラを用いた伝送システム
では伝送手段として専用の同軸ケーブル、撚り線
対、光フアイバなどを用いると共にデータ保護の
観点から誤り訂正機能などのハードウエアを持つ
ため高価になるという欠点があつた。
では伝送手段として専用の同軸ケーブル、撚り線
対、光フアイバなどを用いると共にデータ保護の
観点から誤り訂正機能などのハードウエアを持つ
ため高価になるという欠点があつた。
一方、ホームオートメーシヨン（HA）や防
犯、防災監視システムなどで低速で少量のデータ
伝送を安価に行なうシステムでは価格低減のため
の誤り訂正機能をもたないのが普通である。しか
も、このような安価にデータ伝送を行なうシステ
ムでは伝送媒体として既設の商用電源配線や、電
波、赤外線などを用いることが多く、伝送環境は
非常に悪くノイズによる影響を受け易い。従つ
て、テータ量も少ないことを考慮して、これらの
安価な伝送システムではパリテイチエツクを行な
う方法（特開昭55−66193号公報）や同一データ
を繰返し送信してデータの一致を確認する方法
（特開昭54−144570号公報）が採用されている。
犯、防災監視システムなどで低速で少量のデータ
伝送を安価に行なうシステムでは価格低減のため
の誤り訂正機能をもたないのが普通である。しか
も、このような安価にデータ伝送を行なうシステ
ムでは伝送媒体として既設の商用電源配線や、電
波、赤外線などを用いることが多く、伝送環境は
非常に悪くノイズによる影響を受け易い。従つ
て、テータ量も少ないことを考慮して、これらの
安価な伝送システムではパリテイチエツクを行な
う方法（特開昭55−66193号公報）や同一データ
を繰返し送信してデータの一致を確認する方法
（特開昭54−144570号公報）が採用されている。
しかしながら、伝送環境が特に悪い場合には送
信をしたデータが一度では受けつけられず、授受
が成功するまで何回も繰返し送信しなければなら
ず応答が遅くなるという欠点があつた。
信をしたデータが一度では受けつけられず、授受
が成功するまで何回も繰返し送信しなければなら
ず応答が遅くなるという欠点があつた。
(ハ) 発明の目的
本発明の目的はノイズの多い伝送環境において
も誤りなくデータの授受を可能にするデイジタル
データの検出方式を提供することにある。
も誤りなくデータの授受を可能にするデイジタル
データの検出方式を提供することにある。
(ニ) 発明の構成
本発明は、データの１ビツトの中で同一の検出
結果が得られる期間に複数の検出用クロツクパル
スを用いて複数個のデータを得ると共に、それら
の複数個のデータから多数決論理に従つた値を検
出出力として得るようにしたことを特徴とする構
成である。
結果が得られる期間に複数の検出用クロツクパル
スを用いて複数個のデータを得ると共に、それら
の複数個のデータから多数決論理に従つた値を検
出出力として得るようにしたことを特徴とする構
成である。
(ホ) 実施例
第１図は以下の実施例で採用するマンチエスタ
符号によるデータと、その一般的な復号（検出）
方法の原理を説明するための波形図である。マン
チエスタ符号は２進値をレベルの変化に対応づけ
て表現するものであり、レベル変化は第１図の
Daに示すように各ビツトデータ区間ａ，ｂ，ｃ，
ｄの中央で起り、例えば立下り（ハイレベルから
ローレベルへ変化）を“１”、立上り（ローレベ
ルからハイレベルへ変化）を“０”と表現してい
るものであり、受信側では各ビツトの前半と後半
の各中央に位置する第１、第２検出クロツクパル
スP1，P2を用いて前記変化を検出することによ
りデータ内容を検出する。例えば第１図のビツト
データ区間ａでは第１検出クロツクパルスP1に
よつてハイレベルが検出され、第２検出クロツク
パルスP2によつてローレベルが検出されるので、
その２つの検出出力よりビツトデータ区間ａはデ
ータ情報が“１”として検出されることになる。
尚、前記検出クロツクパルスはデイジタルPLL
回路により発生され、このPLL回路は入力デー
タによる同期制御を受け、第１、第２検出クロツ
クパルスP1，P2が常に各ビツトデータ区間の前
半と後半の中央に位置するように制御される。
符号によるデータと、その一般的な復号（検出）
方法の原理を説明するための波形図である。マン
チエスタ符号は２進値をレベルの変化に対応づけ
て表現するものであり、レベル変化は第１図の
Daに示すように各ビツトデータ区間ａ，ｂ，ｃ，
ｄの中央で起り、例えば立下り（ハイレベルから
ローレベルへ変化）を“１”、立上り（ローレベ
ルからハイレベルへ変化）を“０”と表現してい
るものであり、受信側では各ビツトの前半と後半
の各中央に位置する第１、第２検出クロツクパル
スP1，P2を用いて前記変化を検出することによ
りデータ内容を検出する。例えば第１図のビツト
データ区間ａでは第１検出クロツクパルスP1に
よつてハイレベルが検出され、第２検出クロツク
パルスP2によつてローレベルが検出されるので、
その２つの検出出力よりビツトデータ区間ａはデ
ータ情報が“１”として検出されることになる。
尚、前記検出クロツクパルスはデイジタルPLL
回路により発生され、このPLL回路は入力デー
タによる同期制御を受け、第１、第２検出クロツ
クパルスP1，P2が常に各ビツトデータ区間の前
半と後半の中央に位置するように制御される。
ところで、第１図のビツトデータ区間ｃ，ｄに
示すようにノイズN1，N2によつてデータ情報が
正規のレベルとは反転したものになるとビツト誤
りとして検出される。また、ノイズの侵入態様に
よつては誤つたデータが検出されることもありう
る。これらの場合には、いずれも所望のデータが
得られない。
示すようにノイズN1，N2によつてデータ情報が
正規のレベルとは反転したものになるとビツト誤
りとして検出される。また、ノイズの侵入態様に
よつては誤つたデータが検出されることもありう
る。これらの場合には、いずれも所望のデータが
得られない。
第２図は本発明の検出方式を説明するための波
形図であり、データDaはビツトデータ区間ａ，
ｂでは正規の値であるが、ビツトデータ区間ｃは
負極性のノイズN1が入り込んだ状態となつてい
る。φ1，φ2，φ3は各ビツトデータ区間ａ，ｂ，
ｃの前半の値を検出する第１、第２、第３検出ク
ロツクパルスであり、φ4，φ5，φ6は後半の値を
検出する第４、第５、第６検出クロツクパルスで
ある。このように第２図では各ビツトデータ区間
の前半と後半の各々で３つの検出クロツクパルス
による複数の検出出力を得ると共に、その多数決
論理をとるので、ビツトデータ区間ｃのようにノ
イズN1によりデータが犯された場合であつても、
その前半の多数決論理はハイレベルとなり、後半
の多数決論理のローレベルと湊合して、この区間
のデータは“１”と判断される。即ち、本発明に
よればノイズによつてデータの一部が犯されてい
ても正しいデータを簡単に再生できるのである。
形図であり、データDaはビツトデータ区間ａ，
ｂでは正規の値であるが、ビツトデータ区間ｃは
負極性のノイズN1が入り込んだ状態となつてい
る。φ1，φ2，φ3は各ビツトデータ区間ａ，ｂ，
ｃの前半の値を検出する第１、第２、第３検出ク
ロツクパルスであり、φ4，φ5，φ6は後半の値を
検出する第４、第５、第６検出クロツクパルスで
ある。このように第２図では各ビツトデータ区間
の前半と後半の各々で３つの検出クロツクパルス
による複数の検出出力を得ると共に、その多数決
論理をとるので、ビツトデータ区間ｃのようにノ
イズN1によりデータが犯された場合であつても、
その前半の多数決論理はハイレベルとなり、後半
の多数決論理のローレベルと湊合して、この区間
のデータは“１”と判断される。即ち、本発明に
よればノイズによつてデータの一部が犯されてい
ても正しいデータを簡単に再生できるのである。
第３図は、このような本発明の方式を達成する
検出回路を示しており、１はＤ端子Ｄにデータ
Daが入力されクロツク端子Ｔに第４図に示す検
出用クロツクパルス列φaが印加される第1Dフリ
ツプフロツプ、２はＤ端子Ｄに第1Dフリツプフ
ロツプ１の出力Q1が与えられ、クロツク端子Ｔ
に前記検出用パルス列φaが与えられる第2Dフリ
ツプフロツプである。３は図示のように接続され
たANDゲート４，５，６とORゲート７と第3D
フリツプフロツプ８からなる多数決論理回路であ
り、第3Dフリツプフロツプ８のクロツク端子Ｔ
には線路９を通して第４図に示す検出用パルス列
φbが供給される。前記検出用パルス列φaは第３
図に示す第１、第２、第４、第５パルスφ1，φ2，
φ4，φ5からなり、一方検出用パルス列φbは第３、
第６パルスφ3，φ6からなる。１０は前記ORゲー
ト７の出力と第3Dフリツプフロツプ８の出力
を２入力とする排他的論理和ゲート、１１は前記
排他的論理和ゲート１０の出力がＤ端子Ｄに与え
られ検出用パルス列φbがクロツク端子Ｔに与え
られる第4Dフリツプフロツプである。この第4D
フリツプフロツプ１１と排他的論理和ゲート１０
は誤りなくデータを検出したか否かを指示する監
視回路を形成する。監視回路の出力はＥ、多数決
論理回路３の出力はｓで示される。
検出回路を示しており、１はＤ端子Ｄにデータ
Daが入力されクロツク端子Ｔに第４図に示す検
出用クロツクパルス列φaが印加される第1Dフリ
ツプフロツプ、２はＤ端子Ｄに第1Dフリツプフ
ロツプ１の出力Q1が与えられ、クロツク端子Ｔ
に前記検出用パルス列φaが与えられる第2Dフリ
ツプフロツプである。３は図示のように接続され
たANDゲート４，５，６とORゲート７と第3D
フリツプフロツプ８からなる多数決論理回路であ
り、第3Dフリツプフロツプ８のクロツク端子Ｔ
には線路９を通して第４図に示す検出用パルス列
φbが供給される。前記検出用パルス列φaは第３
図に示す第１、第２、第４、第５パルスφ1，φ2，
φ4，φ5からなり、一方検出用パルス列φbは第３、
第６パルスφ3，φ6からなる。１０は前記ORゲー
ト７の出力と第3Dフリツプフロツプ８の出力
を２入力とする排他的論理和ゲート、１１は前記
排他的論理和ゲート１０の出力がＤ端子Ｄに与え
られ検出用パルス列φbがクロツク端子Ｔに与え
られる第4Dフリツプフロツプである。この第4D
フリツプフロツプ１１と排他的論理和ゲート１０
は誤りなくデータを検出したか否かを指示する監
視回路を形成する。監視回路の出力はＥ、多数決
論理回路３の出力はｓで示される。
次に第３図の検出回路を第４図の波形図を参照
して説明する。
して説明する。
まず、ビツトデータ区間ａの前半では第１、第
２検出用クロツクパルスφ1，φ2により、第１、
第2Dフリツプフロツプ１，２に検出データが格
納される。次に第３検出用クロツクパルスφ3に
より前記格納されていた２つのデータQ1，Q2と
現在のデータの３つの値とから前半の値が第3D
フリツプフロツプ８に格納される。従つてビツト
データ区間ａの前半の終りでは検出出力ｓとして
“０”が生じる。同様にビツトデータ区間ａの後
半では終り部分ｋに検出出力ｓは“１”となる。
従つて後続回路（図示せず）でビツトデータ区間
ａの情報は“１”と判断される。尚、前記後続回
路では後半の終り部分ｋに検出出力ｓをゲートす
る手段を具備していて、このゲート出力により判
定するものとする。例えば区間ａではゲート出力
は“１”が得られるから、この区間ａの情報は
“１”であると判定される。このようにした場合
には第３図のように検出出力の前半と後半の変化
により判定しなくてよい。第4Dフリツプフロツ
プ１１の出力Ｅはビツトデータ区間の終りでは
“０”となつて情報が誤りなく検出されたことを
表わす。データがノイズN1によつて一部変形さ
せられているビツトデータ区間ｃでも各部波形は
第４図に示すようになつて、情報が誤りなく検出
される。前記ビツトデータ区間ｃに更に正極性の
ノイズが混入した場合を第５図に示す。第５図
イ，ロは負極性のノイズN2のノイズ幅が比較的
狭く、３つの検出用パルスφ4，φ5，φ6に対応す
る部分のうち、２つの検出用パルスに対してはロ
ーレベルとなつているので、最終的な検出出力ｓ
の終り部分ｋはハイレベルとなつており誤動作は
生じない。しかし、第５図ハ，ニに示すように前
記３つの検出用パルスφ4，φ5，φ6の少くとも２
つに対応する部分がハイレベルとなる幅広なノイ
ズN2が存在する場合には明らかに検出出力ｓの
終り部分ｋはローレベルとなるので、ビツトデー
タ区間ｃの情報は誤つて検出されることになる。
同時に、第４フリツプフロツプ１１の出力の終り
部分ｋはハイレベルとなり誤つて検出されたこと
（即ち誤受信）を表わす。このように幅広なノイ
ズが混入すると所期の目的が達成しえないが、こ
のような幅広なノイズは比較的少ない。尚、検出
用クロツクパルスの間隔を大きめにとることによ
つて幅広ノイズによる誤動作の発生を抑えること
ができる。
２検出用クロツクパルスφ1，φ2により、第１、
第2Dフリツプフロツプ１，２に検出データが格
納される。次に第３検出用クロツクパルスφ3に
より前記格納されていた２つのデータQ1，Q2と
現在のデータの３つの値とから前半の値が第3D
フリツプフロツプ８に格納される。従つてビツト
データ区間ａの前半の終りでは検出出力ｓとして
“０”が生じる。同様にビツトデータ区間ａの後
半では終り部分ｋに検出出力ｓは“１”となる。
従つて後続回路（図示せず）でビツトデータ区間
ａの情報は“１”と判断される。尚、前記後続回
路では後半の終り部分ｋに検出出力ｓをゲートす
る手段を具備していて、このゲート出力により判
定するものとする。例えば区間ａではゲート出力
は“１”が得られるから、この区間ａの情報は
“１”であると判定される。このようにした場合
には第３図のように検出出力の前半と後半の変化
により判定しなくてよい。第4Dフリツプフロツ
プ１１の出力Ｅはビツトデータ区間の終りでは
“０”となつて情報が誤りなく検出されたことを
表わす。データがノイズN1によつて一部変形さ
せられているビツトデータ区間ｃでも各部波形は
第４図に示すようになつて、情報が誤りなく検出
される。前記ビツトデータ区間ｃに更に正極性の
ノイズが混入した場合を第５図に示す。第５図
イ，ロは負極性のノイズN2のノイズ幅が比較的
狭く、３つの検出用パルスφ4，φ5，φ6に対応す
る部分のうち、２つの検出用パルスに対してはロ
ーレベルとなつているので、最終的な検出出力ｓ
の終り部分ｋはハイレベルとなつており誤動作は
生じない。しかし、第５図ハ，ニに示すように前
記３つの検出用パルスφ4，φ5，φ6の少くとも２
つに対応する部分がハイレベルとなる幅広なノイ
ズN2が存在する場合には明らかに検出出力ｓの
終り部分ｋはローレベルとなるので、ビツトデー
タ区間ｃの情報は誤つて検出されることになる。
同時に、第４フリツプフロツプ１１の出力の終り
部分ｋはハイレベルとなり誤つて検出されたこと
（即ち誤受信）を表わす。このように幅広なノイ
ズが混入すると所期の目的が達成しえないが、こ
のような幅広なノイズは比較的少ない。尚、検出
用クロツクパルスの間隔を大きめにとることによ
つて幅広ノイズによる誤動作の発生を抑えること
ができる。
第１図のような検出方式に比べ、本発明では各
ビツトデータ区間ごとに誤受信の確率が3/3に低
減されるとすると、16ビツト長のデータを誤受信
する確率は（２／３）16＝１／660に低減される。
ビツトデータ区間ごとに誤受信の確率が3/3に低
減されるとすると、16ビツト長のデータを誤受信
する確率は（２／３）16＝１／660に低減される。
以上において、マンチエスタ符号によるデータ
の検出について説明したが、本発明はこれに限る
ことなく、例えばNRZ符号によるデータに対し
ても有効である。
の検出について説明したが、本発明はこれに限る
ことなく、例えばNRZ符号によるデータに対し
ても有効である。
(ヘ) 発明の効果
本発明によればデータを誤受信する確率が低減
されるので、伝送環境が悪い場合であつても、デ
ータ伝送を繰返し送信する必要性が少なくなると
共に応答が早くなるという効果がある。また
CRC（Cyclic Redundancy Check）などの誤り
訂正回路と比較してハードウエア量が非常に少な
くて済むという長所もあり、本発明は極めて有用
である。
されるので、伝送環境が悪い場合であつても、デ
ータ伝送を繰返し送信する必要性が少なくなると
共に応答が早くなるという効果がある。また
CRC（Cyclic Redundancy Check）などの誤り
訂正回路と比較してハードウエア量が非常に少な
くて済むという長所もあり、本発明は極めて有用
である。
第１図は本発明の実施例において使用するマン
チエスタ符号を説明するための波形図である。第
２図は本発明の検出方式を説明するための信号波
形図である。第３図は本発明の方式を実施した検
出回路を示す回路図、第４図及び第５図はその説
明図である。 φ1〜φ6……検出用クロツクパルス。
チエスタ符号を説明するための波形図である。第
２図は本発明の検出方式を説明するための信号波
形図である。第３図は本発明の方式を実施した検
出回路を示す回路図、第４図及び第５図はその説
明図である。 φ1〜φ6……検出用クロツクパルス。
Claims (1)
- 【特許請求の範囲】 １ 時系列的に入力されるデイジタルデータの１
ビツト期間の同一レベル期間内に於いて、 直列接続された第１及び第２のフリツプフロツ
プに第１及び第２のタイミングで順次上記デイジ
タルデータを取り込み、上記第１及び第２のフリ
ツプフロツプの出力が一致するとき続く第３のタ
イミングで上記出力を第３のフリツプフロツプに
取り込むと共に、上記出力が異なるとき続く第３
のタイミングで上記デイジタルデータを上記第３
のフリツプフロツプに取り込み、 上記第３のフリツプフロツプの出力を検出値と
して得ることを特徴とするデイジタルデータの検
出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58236580A JPS60127850A (ja) | 1983-12-14 | 1983-12-14 | デイジタルデ−タの検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58236580A JPS60127850A (ja) | 1983-12-14 | 1983-12-14 | デイジタルデ−タの検出方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60127850A JPS60127850A (ja) | 1985-07-08 |
| JPH0314259B2 true JPH0314259B2 (ja) | 1991-02-26 |
Family
ID=17002737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58236580A Granted JPS60127850A (ja) | 1983-12-14 | 1983-12-14 | デイジタルデ−タの検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60127850A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5233617A (en) * | 1990-04-13 | 1993-08-03 | Vlsi Technology, Inc. | Asynchronous latch circuit and register |
| US5493242A (en) * | 1993-06-30 | 1996-02-20 | Vlsi Technology, Inc. | Status register with asynchronous read and reset and method for providing same |
| JP2012023486A (ja) * | 2010-07-13 | 2012-02-02 | On Semiconductor Trading Ltd | 半導体装置 |
| JP6605011B2 (ja) * | 2017-12-04 | 2019-11-13 | 株式会社バンダイ | 情報保持媒体及び情報処理システム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50702A (ja) * | 1973-05-02 | 1975-01-07 | ||
| JPS5853257A (ja) * | 1981-09-26 | 1983-03-29 | Toshiba Corp | デイジタルデ−タ受信回路 |
-
1983
- 1983-12-14 JP JP58236580A patent/JPS60127850A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50702A (ja) * | 1973-05-02 | 1975-01-07 | ||
| JPS5853257A (ja) * | 1981-09-26 | 1983-03-29 | Toshiba Corp | デイジタルデ−タ受信回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60127850A (ja) | 1985-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4083005A (en) | Three-level serial digital data communication system | |
| US4475212A (en) | Frequency-independent, self-clocking encoding technique and apparatus for digital communications | |
| EP0040632B1 (en) | Data processing system with serial data transmission between subsystems | |
| US4097859A (en) | Three-level to two-level decoder | |
| US4259663A (en) | Contention interference detection by comparison of transmitted and received signal information | |
| JPH0459819B2 (ja) | ||
| GB2139051A (en) | Burst signal receiving apparatus | |
| US6694377B1 (en) | Communications interface for the serial transmission of digital data, and corresponding data transmission method | |
| US5390195A (en) | Miller-squared decoder with erasure flag output | |
| JP3520388B2 (ja) | データ受信装置、データ受信方法及び電子機器 | |
| US4813044A (en) | Method and apparatus for detecting transient errors | |
| JPS63296425A (ja) | 通信方法及び符号化装置 | |
| JP2812665B2 (ja) | 通信網のデータ衝突検出回路および検出方法 | |
| JPH0314259B2 (ja) | ||
| US7180886B2 (en) | Synchronized data communication on a one-wired bus | |
| US4510612A (en) | System comprising mutually synchronizing first and second active functional units | |
| US5510786A (en) | CMI encoder circuit | |
| US4809301A (en) | Detection apparatus for bi-phase signals | |
| JP2001223677A (ja) | データ通信方法及び装置 | |
| US11258461B2 (en) | Data processing device and method | |
| KR940008244Y1 (ko) | 비식스제트에스(b6zs) 코딩 에러 검출회로 | |
| JP3488378B2 (ja) | シリアルデータ通信装置およびシリアルデータ通信装置のエラーチェック方法 | |
| JPS5841704B2 (ja) | ダイコ−ドフゴウデンソウホウシキ | |
| US20090135959A1 (en) | Apparatus and method for detecting a missing pulse in complementary coded irregular signals | |
| JPS60245351A (ja) | デジタルデ−タの検出方法 |