JPH0510435Y2 - - Google Patents
Info
- Publication number
- JPH0510435Y2 JPH0510435Y2 JP13835787U JP13835787U JPH0510435Y2 JP H0510435 Y2 JPH0510435 Y2 JP H0510435Y2 JP 13835787 U JP13835787 U JP 13835787U JP 13835787 U JP13835787 U JP 13835787U JP H0510435 Y2 JPH0510435 Y2 JP H0510435Y2
- Authority
- JP
- Japan
- Prior art keywords
- parity
- data
- transmission
- flip
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005540 biological transmission Effects 0.000 claims description 24
- 238000001514 detection method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案はシリアルデータ伝送装置に関し、特に
符号誤り検出回路に関する。
符号誤り検出回路に関する。
従来、この種の符号誤り検出回路では、パリテ
イチエツク方式が広く使われている。これは、パ
リテイ区間内のデータに含まれる論理１の数が偶
数か奇数かを示すパリテイビツトを送信端で生成
してデータと共に伝送し、受信端で上記生成の場
合と同様に論理１の数の規則が受信したパリテイ
ビツトと一致することを調べるものである。
イチエツク方式が広く使われている。これは、パ
リテイ区間内のデータに含まれる論理１の数が偶
数か奇数かを示すパリテイビツトを送信端で生成
してデータと共に伝送し、受信端で上記生成の場
合と同様に論理１の数の規則が受信したパリテイ
ビツトと一致することを調べるものである。
上述した従来のパリテイチエツク方式によるシ
リアルデータ伝送用符号誤り検出回路は、パリテ
イ区間内のデータと、対応するパリテイビツトの
うちの１ビツトの符号誤りしか検出できないとい
う欠点がある。
リアルデータ伝送用符号誤り検出回路は、パリテ
イ区間内のデータと、対応するパリテイビツトの
うちの１ビツトの符号誤りしか検出できないとい
う欠点がある。
本考案のシリアルデータ伝送用符号誤り検出回
路は、 いずれも送信側に設けられ、送信データと前回
のパリテイビツトからパリテイビツトを生成して
送信データに付加するパリテイ発生器と、該パリ
テイビツトを入力し、次回の送信データの送信ま
で保持し、パリテイ発生器に出力するフリツプフ
ロツプと、 いずれも受信側に設けられ、今回の受信データ
に含まれるパリテイビツトを入力し、次回の受信
データの受信まで保持するフリツプフロツプと、
フリツプフロツプに保持されている前回受信した
パリテイビツトと今回の受信データおよびパリテ
イビツトを入力し、パリテイ発生器のパリテイ則
にしたがつてパリテイチエツクを行なうパリテイ
チエツク器を有する。
路は、 いずれも送信側に設けられ、送信データと前回
のパリテイビツトからパリテイビツトを生成して
送信データに付加するパリテイ発生器と、該パリ
テイビツトを入力し、次回の送信データの送信ま
で保持し、パリテイ発生器に出力するフリツプフ
ロツプと、 いずれも受信側に設けられ、今回の受信データ
に含まれるパリテイビツトを入力し、次回の受信
データの受信まで保持するフリツプフロツプと、
フリツプフロツプに保持されている前回受信した
パリテイビツトと今回の受信データおよびパリテ
イビツトを入力し、パリテイ発生器のパリテイ則
にしたがつてパリテイチエツクを行なうパリテイ
チエツク器を有する。
本考案は、受信側と送信側にそれぞれ前回のパ
リテイビツトを保持するフリツプフロツプを設
け、受信側で前回のパリテイビツトを付加してパ
リテイビツトを２重にチエツクし、送信データの
１ビツトと、パリテイビツトを併せた２ビツトの
符号誤りを検出するようにしたものである。
リテイビツトを保持するフリツプフロツプを設
け、受信側で前回のパリテイビツトを付加してパ
リテイビツトを２重にチエツクし、送信データの
１ビツトと、パリテイビツトを併せた２ビツトの
符号誤りを検出するようにしたものである。
次に、本考案の実施例について図面を参照して
説明する。
説明する。
第１図は本考案のシリアルデータ伝送用符号誤
り検出回路の一実施例のブロツク図である。
り検出回路の一実施例のブロツク図である。
レジスタ２は、送信データ入力端子１より入力
した送信データを入力し、シフトレジスタ３とパ
リテイ発生器４へ出力し、シフトレジスタ３のデ
ータロードが終るまで保持する。パリテイ発生器
４は、送信データおよびフリツプフロツプ５が保
持している前回のパリテイビツトP0を入力し、
偶数パリテイとして、両者の論理１の数が偶数／
奇数のとき今回のパリテイビツトP1＝“１”／
“０”をシフトレジスタ３およびフリツプフロツ
プ５へ出力する。シフトレジスタ３は入力した送
信データとパリテイビツトP1を並／直列交換し
て送信端子６より伝送路７へ出力する。フリツプ
フロツプ５は、シフトレジスタ３がデータをロー
ドするときのフロツクパルスにより、パリテイ発
生器４が出力したパリテイビツトP1を入力し、
次回のクロツクパルスまで保持する。シフトレジ
スタ９は、伝送路７上の送信データを受信端子８
より入力し直／並列交換して出力するとともに受
信データ出力端子１２およびパリテイチエツク器
１０に、パリテイビツトP1をパリテイチエツク
器１０とフリツプフロツプ１１へ出力する。フリ
ツプフロツプ１１はパリテイチエツク器１０の出
力を制御するタイミングパルスにより、入力され
たパリテイビツトP1を入力し次回のクロツクパ
ルスまで保持し、パリテイチエツク器１０に出力
する。パリテイチエツク器１０は、前回のパリテ
イビツトP0と、今回の受信データおよび今回の
パリテイビツトP1を入力し、パリテイ発生器４
のパリテイ則にしたがつて、受信データと前回の
パリテイビツトP0に含まれる論理１のビツト数
が偶数個あり、今回受信したパリテイビツトＰが
偶数個を示す“１”であれば“０”を、そうでな
ければ符号誤りであるので“１”を符号誤り通知
端子１３にある時間だけ出力する。
した送信データを入力し、シフトレジスタ３とパ
リテイ発生器４へ出力し、シフトレジスタ３のデ
ータロードが終るまで保持する。パリテイ発生器
４は、送信データおよびフリツプフロツプ５が保
持している前回のパリテイビツトP0を入力し、
偶数パリテイとして、両者の論理１の数が偶数／
奇数のとき今回のパリテイビツトP1＝“１”／
“０”をシフトレジスタ３およびフリツプフロツ
プ５へ出力する。シフトレジスタ３は入力した送
信データとパリテイビツトP1を並／直列交換し
て送信端子６より伝送路７へ出力する。フリツプ
フロツプ５は、シフトレジスタ３がデータをロー
ドするときのフロツクパルスにより、パリテイ発
生器４が出力したパリテイビツトP1を入力し、
次回のクロツクパルスまで保持する。シフトレジ
スタ９は、伝送路７上の送信データを受信端子８
より入力し直／並列交換して出力するとともに受
信データ出力端子１２およびパリテイチエツク器
１０に、パリテイビツトP1をパリテイチエツク
器１０とフリツプフロツプ１１へ出力する。フリ
ツプフロツプ１１はパリテイチエツク器１０の出
力を制御するタイミングパルスにより、入力され
たパリテイビツトP1を入力し次回のクロツクパ
ルスまで保持し、パリテイチエツク器１０に出力
する。パリテイチエツク器１０は、前回のパリテ
イビツトP0と、今回の受信データおよび今回の
パリテイビツトP1を入力し、パリテイ発生器４
のパリテイ則にしたがつて、受信データと前回の
パリテイビツトP0に含まれる論理１のビツト数
が偶数個あり、今回受信したパリテイビツトＰが
偶数個を示す“１”であれば“０”を、そうでな
ければ符号誤りであるので“１”を符号誤り通知
端子１３にある時間だけ出力する。
すなわち、本実施例はパリテイビツトを次のパ
リテイ区間に加えて新しいパリテイビツトを生成
しチエツクしている。一例として、伝送路７の平
均符号誤り率を10-4、パリテイ区間内送受信デー
タを８ビツトとしたとき、２ビツト符号誤りのう
ちの11％を検出できる。
リテイ区間に加えて新しいパリテイビツトを生成
しチエツクしている。一例として、伝送路７の平
均符号誤り率を10-4、パリテイ区間内送受信デー
タを８ビツトとしたとき、２ビツト符号誤りのう
ちの11％を検出できる。
以上説明したように本考案は、送信側と受信側
にそれぞれ前回のパリテイビツトを保持するフリ
ツプフロツプを設け、前回のパリテイビツトをパ
リテイビツトを付加して、パリテイビツトを２重
にチエツクし、送信データのうちの１ビツトと、
パリテイビツトを併せた２ビツトの符号誤りを検
出することにより、符号誤りの検出率が向上する
効果がある。
にそれぞれ前回のパリテイビツトを保持するフリ
ツプフロツプを設け、前回のパリテイビツトをパ
リテイビツトを付加して、パリテイビツトを２重
にチエツクし、送信データのうちの１ビツトと、
パリテイビツトを併せた２ビツトの符号誤りを検
出することにより、符号誤りの検出率が向上する
効果がある。
第１図は本考案のシリアルデータ伝送用符号誤
り検出回路の一実施例のブロツク図である。 １……送信データ入力端子、２……レジスタ、
３，９……シフトレジスタ、４……パリテイ発生
器、５，１１……フリツプフロツプ、６……送信
端子、７……伝送路、８……受信端子、１０……
パリテイチエツク器、１２……受信データ出力端
子、１３……符号誤り通知端子。
り検出回路の一実施例のブロツク図である。 １……送信データ入力端子、２……レジスタ、
３，９……シフトレジスタ、４……パリテイ発生
器、５，１１……フリツプフロツプ、６……送信
端子、７……伝送路、８……受信端子、１０……
パリテイチエツク器、１２……受信データ出力端
子、１３……符号誤り通知端子。
Claims (1)
- 【実用新案登録請求の範囲】 シリアルデータ伝送装置において、 いずれも送信側に設けられ、送信データと前回
のパリテイビツトからパリテイビツトを生成して
送信データに付加するパリテイ発生器と、該パリ
テイビツトを入力し、次回の送信データの送信ま
で保持し、パリテイ発生器に出力するフリツプフ
ロツプと、 いずれも受信側に設けられ、今回の受信データ
に含まれるパリテイビツトを入力し、次回の受信
データの受信まで保持するフリツプフロツプと、
フリツプフロツプに保持されている前回受信した
パリテイビツトと今回の受信データおよびパリテ
イビツトを入力し、パリテイ発生器のパリテイ則
にしたがつてパリテイチエツクを行なうパリテイ
チエツク器を有するシリアルデータ伝送用符号誤
り検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13835787U JPH0510435Y2 (ja) | 1987-09-09 | 1987-09-09 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13835787U JPH0510435Y2 (ja) | 1987-09-09 | 1987-09-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6442641U JPS6442641U (ja) | 1989-03-14 |
| JPH0510435Y2 true JPH0510435Y2 (ja) | 1993-03-15 |
Family
ID=31400617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13835787U Expired - Lifetime JPH0510435Y2 (ja) | 1987-09-09 | 1987-09-09 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0510435Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2796726B2 (ja) * | 1989-03-17 | 1998-09-10 | 株式会社日立製作所 | データ処理装置 |
-
1987
- 1987-09-09 JP JP13835787U patent/JPH0510435Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6442641U (ja) | 1989-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS602813B2 (ja) | コンピュ−タ間通信方法及びそのシステム | |
| GB1311076A (en) | Data terminal-computer interface system | |
| JPH03191633A (ja) | データ転送方式 | |
| JPH0510435Y2 (ja) | ||
| JPS63290033A (ja) | デ−タ送受信回路 | |
| JPS59181869A (ja) | 網制御装置 | |
| KR920004806Y1 (ko) | 직렬통신 잡음 제거회로 | |
| JPH03769Y2 (ja) | ||
| JPH04267631A (ja) | パリティビット付加方式 | |
| JPH0231828B2 (ja) | ||
| SU1336254A1 (ru) | Система дл исправлени ошибок при передаче N-разр дных кодовых слов | |
| JP3488378B2 (ja) | シリアルデータ通信装置およびシリアルデータ通信装置のエラーチェック方法 | |
| JPH0817367B2 (ja) | データ比較同期式シリアル通信方式 | |
| KR940006297Y1 (ko) | 리시버 및 트랜스미터 회로 | |
| JP2555582B2 (ja) | Ｃｍｉ符号誤り検出回路 | |
| JPH02312418A (ja) | 車両用通信装置 | |
| JPS6075142A (ja) | シリアルデ−タ伝送方法 | |
| JPS5918897B2 (ja) | 送信局における伝送結果判定装置 | |
| JPS5814105B2 (ja) | 半二重伝送方式 | |
| JPS6281836A (ja) | 通信制御方式 | |
| JPS6020774B2 (ja) | 直列並列変換装置 | |
| JPH02240753A (ja) | 非同期通信用ｉｃ | |
| JPH06244822A (ja) | データ通信方式 | |
| JPS60167052A (ja) | デ−タ転送方法 | |
| JPH0439928B2 (ja) |