JPH03769Y2 - - Google Patents

Description

【考案の詳細な説明】 〈技術分野〉 本考案は、非同期確認方式のデータ授受装置の
補助回路に関するものである。

非同期確認方式のデータ授受装置においては、
データの送り側と受け側からそれぞれ確認のため
の信号を相手に送り、それぞれの側で相手の信号
を確認しながらデータの授受を行なう。

〈従来例〉 非同期確認の一般的な手順は、第１図ａのよう
になつている。即ち、データの送り側がデータを
送つてストローブ信号Ｓをアサートすると、受け
側ではそれを確認してアクノーリツジ信号ACK
をアサートする。なお、信号はローレベルをアク
テイブレベルとしている。送り側ではアクノーリ
ツジ信号ACKがアサートされたことを確認して、
ストローブ信号Ｓをネゲートし、ストローブ信号
がネゲートされたことを確認した受け側ではアク
ノーリツジ信号ACKをネゲートする。これで１
回のデータ授受のトランザクシヨンを終り、次の
回のデータ授受も同様にして行なわれる。

従来のデータ授受装置の中には、次の回のデー
タ授受を開始するにあたり、前回のアクノーリツ
ジ信号ACKがネゲートされていることを確認す
るようになつていないものがある。そのような装
置においては、第２図ｂのように、前回のアクノ
ーリツジ信号ACKがまだアサート状態にあるう
ちに次の回のストローブ信号Ｓがアサートされる
ことがある。そうすると、データの送り側は、ア
サート状態にある前回のアクノーリツジ信号
ACKを、新しいアクノーリツジ信号のアサート
と誤認して、ストローブ信号Ｓを破線のようにネ
ゲートするので、データの授受に誤動作を生じ
る。

〈目的〉 本考案の目的は、ストローブ信号が前回のアク
ノーリツジ信号のネゲートを確認しないで発せら
れても、データ授受に誤動作が生じないようにし
た非同期確認補助回路を提供することにある。

〈要点〉 本考案は、 データの送り側から受け側に与えられるストロ
ーブ信号とデータの受け側から送り側に返される
アクノーリツジ信号を互いに確認しながらデータ
の授受を行なう非同期確認方式のデータ授受装置
に組み合わされる非同期確認補助回路であつて、 ストローブ信号がネゲートされるタイミングで
リセツトされ、ストローブ信号のアセート状態と
アクノーリツジ信号のネゲート状態が同時に成立
したことによりセツトされて、両信号のアサート
状態のレベルに相当するレベルの出力信号を生じ
るフリツプフロツプ回路、 このフリツプフロツプ回路の出力信号とストロ
ーブ信号について、それらのネゲートレベルの信
号の論理和となる信号を、実効的なストロープ信
号として受け側にあたえる第１の論理回路、 及び 前記フリツプフロツプ回路の出力信号とアクノ
ーリツジ信号について、それらのネゲート側の信
号の論理和となる信号を、実効的なアクノーリツ
ジ信号として送り側に与える第２の論理回路 を具備する非同期確認補助回路 によつて上記の目的を達成したものである。

〈実施例〉 以下、実施例によつて本考案を詳細に説明す
る。

第２図は非同期確認データ授受装置と本考案実
施例の補助回路との組合せ回路図、第３図はその
動作説明図である。

〈構成〉 第２図において、１はデータの送り側、２はデ
ータの受け側、３は本考案実施例の非同期確認補
助回路である。

送り側１と受け側２は、アドレス／データ線Ｌ
０と制御線Ｌ１〜Ｌ５によつて接続される。アド
レス／データ線Ｌ０は、アドレス／データのビツ
ト数に対応した複数本の線からなる。制御線は、
Ｌ１がリード／ライト信号線、Ｌ２がアドレスス
トローブ信号線Ｌ３がデータストローブ信号線、
Ｌ４がバリツドペリフエラルアドレス信号線、Ｌ
５がデータアクノーリツジ信号線である。

アドレスストローブ信号ASは、アドレス線上
のデータが有効になつたときに送り側１によつて
アサートされ、データストローブ信号DSは、デ
ータ線上のデータが有効になつたときに送り側１
によつてアサートされる。これらのストローブ信
号に対する受け側２のアクノーリツジ信号として
は、データアクノーリツジ信号のDTACKEXT
とバリツドペリフエラルアドレス信号VPAEXT
のいるれかが利用される。制御線Ｌ２〜Ｌ５の信
号は全てローレベルがアクテイブである。

非同期確認補助回路３は、フリツプフロツプ回
路FFと、ナンドゲートNAND、及びオアゲート
OR１〜OR５の組合せによつて構成される。非
同期確認補助回路３のオアゲートOR２〜OR５
は、制御線Ｌ２〜Ｌ５にそれぞれ直列に接続され
る。これらのオアゲートには、フリツプフロツプ
回路FFの逆 相側の出力信号バスアベイラブル信号
BUSAVLが、他方の入力信号として与えられ
る。

フリツプフロツプ回路FFは、Ｒ端子がハイレ
ベルにプルアツプされ、Ｄ端子がロードレベルに
プルダウンされ、Ｓ端子にオアゲートOR１の出
力信号が与えられ、Ｔ端子にアドレスストローブ
信号ASが与えられるようになつている。オアゲ
ートOR１には、アドレスストローブ信号ASとナ
ンドゲートNANDの出力信号が入力信号として
与えられる。ナンドゲートNANDには、受け側
２のバリツドペリフエラルアドレス信号
VPAEXTとデータアクノーリツジ信号
DTACKEXTが入力信号として与えられる。

フリツプフロツプ回路FFは、オアゲートOR１
の出力信号がローレベルになつたときセツトさ
れ、アドレスストローブ信号ASがハイレベルに
なつたときにリセツトされる。これによつて、そ
の出力であるバスアベイラブル信号BUSAVLが
それぞれローレベル及びハイレベルとなる。

オアゲートOR１にはアドレスストローブ信号
ASとナンドゲートNANDの出力信号が入力され
ているので、これらの入力信号がともにローレベ
ルになつたとき、フリツプフロツプ回路FFはセ
ツトされる。ナンドゲートNANDの出力信号は、
バリツドベリフエラルアドレス信号VPAEXTと
データアクノーリツジ信号DTACKHXTがとも
にハイレベルになつたときローレベルになる。バ
リツドペリフエラルアドレス信号VPAEXTとデ
ータアクノーリツジ信号DACKEXTは、利用さ
れないほうが常にハイレベルの状態にある。した
がつて、ナンドゲートNANDの出力信号は、両
信号のいずれか利用されるほうがハイレベルにな
つたときにローレベルになる。

これによつて、フリツプフロツプ回路FFは、
バリツドペリフエラルアドレス信号VPAEXTと
データアクノーリツジ信号DACKEXTのいずれ
か利用されるほうがハイレベルになり、アドレス
ストローブ信号ASがローレベルになつたときセ
ツトされ、アドレスストローブ信号ASがハイレ
ベルになつたときにセツトされる。

このようなフリツプフロツプ回路FFの出力信
号BUSAVLがオアゲートOR１〜OR５に与えら
れるので、送り側１から受け側２には、アドレス
ストローダブ信号ASとデータストローブ信号DS
が、それぞれフリツプフロツプ回路FFの出力信
号BUSAVLと論理和されて、それぞれASEXT
およびDSEXTとして与えられ、受け側２から送
り側１には、バリツドペリフエラルアドレス信号
VPAEXT及びデータアクノーリツジ信号
DTACKEXTがそれぞれフリツプフロツプ回路
FFの出力信号BUSAVLと論理和されて、それぞ
れVPA及びDTACKとして与えられる。

〈動作〉 このように構成された回路の動作は次の通りで
ある。以下の説明では、アドレスストローブ信号
AS（ASEXT）とデータアクノーリツジ信号
DTACK（DTACKEXT）のとの関係について説
明するが、アドレスストローブ信号AS
（ASEXT）はデータストローブ信号DS
（DSEXT）と読替えてもよく、また、データア
クノーリツジ信号DTACK（DTACKEXT）はバ
リツドペリフエラルアドレス信号VPA
（VPAEXT）と読替えてもよい。

第３図において、アドレスストローブ信号AS
は、ｔ１時点でネゲートされ、その後ｔ２時点で
アサートされて新たなトランザクシヨンが開始さ
れる。このとき、受け側のデータアクノーリツジ
信号DTACKEXT（以下外部データアクノーリツ
ジ信号という）は、前回のトランザクシヨンによ
るアサート状態を続けている。

フリツプフロツプ回路FFは、ｔ１時点におけ
るアドレスストローブ信号ASのネゲートによつ
てリセツトされ、バスアベイラブル信号
BUSAVLがハイレベルになつている。バスアベ
イラブル信号BUSAVLがハイレベルになつたこ
とにより、オアゲートOR２を通じて受け側２に
与えられるアドレスストローブ信号ASEXT（以
下外部アドレスストローブ信号という）と、オア
ゲートOR５を通じて送り側１に与えられるデー
タアクノーリツジ信号DTACKがネゲートされ
る。この状態で、ｔ２時点でアドレスストローブ
信号ASがアサートされても、フリツプフロツプ
回路FFのバスアベイラブル信号BUSAVLがハイ
レベルであるため、外部アドレスストローブ信号
ASEXTはネゲート状態を続ける。また、データ
アクノーリツジ信号DTACKもバスアベイラブル
信号BUSAVLによつてネゲート状態にある。

その後、ｔ３時点で外部データアクノーリツジ
信号DTACKEXTがネゲートされると、フリツ
プフロツプ回路FFがセツトされ、バスアベイラ
ブル信号BUSAVLがローレベルに変る。そうす
ると、オアゲートOR２を通じて出力される外部
アドレスストロープ信号ASEXTがアサートさ
れ、受け側２には、このとき初めてアドレススト
ロープ信号のアサートが伝えられる。

すなわち、アドレスストローブ信号ASのアサ
ートが、外部データアクノーリツジ信号
DTACKEXTのネゲートより前に生じても、受
け側２には、そのデータアクノーリツジ信号
DTACKEXTがネゲートした後に伝えられる。
また、このとき、バスアベイラブル信号
BUSAVLは外部データアクノーリツジ信号
DTACKEXTのネゲート後にローレベルになる
ので、オアゲートOR５を通じて送り側１に与え
られるデータアクノーリツジ信号DTACKはネゲ
ート状態を続ける。

受け側２は、外部アドレスストローブ信号
ASEXTのアサートを確認して、外部データアク
ノーリツジ信号DTACKEXTをアサートする。
このとき、オアゲートOR５の入力信号がともに
ローレベルになるので、それ通じて送り側１に与
えられるデータアクノーリツジ信号DTACKがア
サートされる。送り側１は、こデータアクノーリ
ツジ信号DTACKのアサートを確認してアドレス
ストローブ信号ASをネゲートする。これで１回
のデータ授受のトランザクシヨンを終わり、以
下、同様な動作を繰返す。

〈効果〉 以上のように、本考案によれば、ストローブ信
号が前回のアクノーリツジ信号のネゲートを確認
しないで発せられても、データ授受に誤動作が生
じないようにした非同期確認補助回路が実現でき
る。

【図面の簡単な説明】

第１図は、従来例の動作説明図、第２図は、本
考案実施例のと非同期確認データ授受装置の接続
関係を示すず、第３図は、本考案実施例の回路の
動作説明図である。 １……データの送り側、２……データの受け
側、３……非同期確認補助回路、FF……フリツ
プフロツプ回路、NAND……ナンドゲート、OR
１〜OR５……オアゲート。

Claims (1)

1. 【実用新案登録請求の範囲】 データの送り側から受け側に与えられるストロ
   ーブ信号とデータの受け側から送り側に返される
   アクノーリツジ信号を互いに確認しながらデータ
   の授受を行なう非同期確認方式のデータ授受装置
   に組み合わされる非同期確認補助回路であつて、 ストローブ信号がネゲートされるタイミングで
   リセツトされ、ストローブ信号のアサート状態と
   アクノーリツジ信号のネゲート状態が同時に成立
   したことによりセツトされて、両信号のアサート
   状態のレベルに相当するレベルの出力信号を生じ
   るフリツプフロツプ回路、 このフリツプフロツプ回路の出力信号とストロ
   ーブ信号について、それらのネゲートレベルの信
   号の論理和となる信号を、実効的なストロープ信
   号として受け側にあたえる第１の論理回路、 及び 前記フリツプフロツプ回路の出力信号とアクノ
   ーリツジ信号について、それらのネゲート側の信
   号の論理和となる信号を、実効的なアクノーリツ
   ジ信号として送り側に与える第２の論理回路 を具備する非同期確認補助回路。