JP4511872B2 - 通信装置及びそれに用いる所定レベル信号検出回路 - Google Patents

通信装置及びそれに用いる所定レベル信号検出回路 Download PDF

Info

Publication number
JP4511872B2
JP4511872B2 JP2004155539A JP2004155539A JP4511872B2 JP 4511872 B2 JP4511872 B2 JP 4511872B2 JP 2004155539 A JP2004155539 A JP 2004155539A JP 2004155539 A JP2004155539 A JP 2004155539A JP 4511872 B2 JP4511872 B2 JP 4511872B2
Authority
JP
Japan
Prior art keywords
detection
predetermined level
detecting
transmission information
change
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004155539A
Other languages
English (en)
Other versions
JP2005341082A (ja
Inventor
和好 島田
和広 結城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Communication Systems Ltd
Original Assignee
NEC Corp
NEC Communication Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Communication Systems Ltd filed Critical NEC Corp
Priority to JP2004155539A priority Critical patent/JP4511872B2/ja
Publication of JP2005341082A publication Critical patent/JP2005341082A/ja
Application granted granted Critical
Publication of JP4511872B2 publication Critical patent/JP4511872B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Logic Circuits (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)
  • Monitoring And Testing Of Transmission In General (AREA)
  • Manipulation Of Pulses (AREA)

Description

本発明通信装置及びそれに用いる所定レベル信号検出回路に関し、特にAMI(Alternate Mark Inversion)やB8ZS(Bipolar with 8 Zero Substitution code)等の伝送路符号のBSI(Bit Sequence Independence)化を行う通信装置のオール1信号検出回路に関する。
一般の通信装置においては、符号の平衡度、零符号連続の抑圧、符号の波及度軽減、所要の電力スペクトラム作成等の目的で、AMIやB8ZS等の伝送路符号のBSI化を行っているため、受信部に伝送路符号/伝送情報変換回路を備えている。
上記の通信装置では、図4に示すように、上記の伝送路符号/伝送情報変換回路11のほかに、オール“1”の信号を検出するオール1信号検出回路として、それぞれの装置で異なる伝送速度やフレーム構成に合わせた装置や機能に特有の伝送路クロック抽出回路12と期間内伝送情報ビット照合回路13と伝送情報連続“1”ビットカウンタ回路14とを備えている。
この場合、上記の通信装置においては、単にオール“1”の信号を検出する目的のみにも関わらず、上述したような大きな回路構成で、しかも装置や類似機能毎に違った回路を採用する必要性がある。
上記のオール“1”信号[AIS(Alarm Indication Signal)情報]を伝送する方法としては、送信側の無線機において、入力信号断または前段における装置障害を示す信号を検出した時、入力信号に替えてPN(Pseudo Noise)信号を伝送し、受信側の無線機において、受信信号とこれをPN信号の1フレーム分遅延させた信号との排他的論理和をとることによって、一致を示す同一符号の連続信号が発生した時に装置障害を示す信号を発生して後段へ伝送する方法がある(例えば、特許文献1参照)。
特開平6−121007号公報
上述した従来のオール1信号検出回路では、それぞれの装置で異なる伝送速度やフレーム構成に合わせた装置や機能に特有の伝送路クロック抽出回路と期間内伝送情報ビット照合回路と「伝送情報連続“1”ビットカウンタ回路とを用意して実現しているため、他の装置等では応用が利かず、汎用性がないという問題がある。
また、上記のオール1信号検出回路では、用意する必要がある各々の回路構成が全て大きくなるという問題がある。これらの問題は上述した特許文献1記載のAMI情報伝送方法では解決することができない。
そこで、本発明の目的は上記の問題点を解消し、汎用性のある容易な回路構成で、所定レベルの信号を検出するという同一機能を実現することができる通信装置及びそれに用いる所定レベル信号検出回路を提供することにある。
本発明による通信装置は、障害発生区間を識別するために上位装置からの警報の転送情報として全て同一レベルの所定レベル信号を受信し、伝送路符号を伝送情報に変換する変換手段を含む通信装置であって、
前記伝送路符号のレベル変化を検出しかつ変化なしの状態が予め設定された一定ビット分以上連続することを検出する第1の検出手段と、前記変換手段から出力される伝送情報のレベル変化を検出しかつ変化なしの状態が予め設定された一定ビット分以上連続することを検出する第2の検出手段と、前記変換手段から出力される伝送情報の予め設定した所定レベルを検出する第3の検出手段と、前記第1の検出手段の検出結果と前記第2の検出手段の検出結果と前記第3の検出手段の検出結果とに対して論理演算を行う演算手段とを備えている。
本発明による所定レベル信号検出回路は、障害発生区間を識別するために上位装置からの警報の転送情報として全て同一レベルの所定レベル信号を受信し、伝送路符号を伝送情報に変換する変換手段を含む通信装置において所定レベル信号を検出する所定レベル信号検出回路であって、
前記伝送路符号のレベル変化を検出しかつ変化なしの状態が予め設定された一定ビット分以上連続することを検出する第1の検出手段と、前記変換手段から出力される伝送情報のレベル変化を検出しかつ変化なしの状態が予め設定された一定ビット分以上連続することを検出する第2の検出手段と、前記変換手段から出力される伝送情報の予め設定した所定レベルを検出する第3の検出手段と、前記第1の検出手段の検出結果と前記第2の検出手段の検出結果と前記第3の検出手段の検出結果とに対して論理演算を行う演算手段とを備えている。
すなわち、本発明の情報処理装置は、障害発生区間の識別を容易にする目的等で、上位装置からの警報の転送情報として「オール“1”信号:AIS(Alarm Indication Signal)」を受信する装置において、その信号を「伝送路符号の“1”/“0”変化」と、「伝送情報の“1”/“0”変化」と、「伝送情報の“1”」との論理積のみで検出可能とすることで、構成する全ての回路を伝送速度やフレーム構成の異なる他の装置や機能でも時定数の変更等で容易に応用が可能となる簡単な回路で実現可能としている。
一般の通信装置は、符号の平衡度、零符号連続の抑圧、符号の波及度軽減、所要の電力スペクトラム作成等の目的で、AMI(Alternate Mark Inversion)やB8ZS(Bipolar with 8 Zero Substitution code)等の伝送路符号のBSI(Bit Sequence Independence)化を行っているため、受信部に「伝送路符号/伝送情報変換回路」を備えている。
これに対し、本発明の所定レベル信号検出回路では、伝送路信号を入力して伝送路符号の“1”/“0”の変化なしの状態が一定ビット分以上続いたかを検出する伝送路符号1/0変化検出回路と、伝送路符号/伝送情報変換回路の出力を入力して伝送情報の“1”/“0”の変化なしの状態が一定ビット分以上続いたかを検出する伝送情報1/0変化検出回路と、伝送路符号/伝送情報変換回路の出力を入力して伝送情報が“1”であることを判定する伝送情報1判定回路と、それら伝送路符号1/0変化検出回路と伝送情報1/0変化検出回路と伝送情報1判定回路とにおける各々の出力を入力してAIS信号を出力する論理積回路とを備えている。
これによって、本発明の所定レベル信号検出回路では、各装置等で異なる伝送速度やフレーム構成に各々個別に合わせる必要があり、しかも回路構成が大きくなる装置毎の伝送路クロック抽出回路、期間内伝送情報ビット照合回路、伝送情報ビット“1”連続カウンタ回路を用いなくても、他の装置でもマルチバイブレータの時定数を変更する等で応用することが可能でかつ汎用性のある容易な回路構成にて、オール“1”信号を検出するという同一機能が実現可能となる。
本発明は、以下に述べるような構成及び動作とすることで、汎用性のある容易な回路構成で、所定レベルの信号を検出するという同一機能を実現することができるという効果が得られる。
次に、本発明の実施例について図面を参照して説明する。図1は本発明の一実施例による情報処理装置の構成を示すブロック図である。図1において、本発明の一実施例による情報処理装置は通信装置に用いられる装置であり、伝送路符号/伝送情報変換回路1と、伝送路符号1/0変化検出回路2と、伝送路情報1/0変化検出回路3と、伝送情報1判定回路4と、論理積回路5とから構成されている。
伝送路符号/伝送情報変換回路1は、伝送情報を伝送路に送出する際に、AMI(Alternate Mark Inversion)やB8ZS(Bipolar with 8 Zero Substitution code)等の伝送路符号のBSI(Bit Sequence Independence)化を行うための回路であり、受信部に設けられている。
伝送路符号1/0変化検出回路2は伝送路信号を入力し、伝送路符号の“1”/“0”の変化なしの状態が一定ビット分以上続いたかを検出し、マルチバイブレータ等で実現される。
伝送路情報1/0変化検出回路3は伝送路符号/伝送情報変換回路1の出力を入力し、伝送情報の“1”/“0”の変化なしの状態が一定ビット分以上続いたかを検出し、マルチバイブレータ等で実現される。
伝送情報1判定回路4は伝送路符号/伝送情報変換回路1の出力を入力し、伝送情報が“1”であるかを判定する。論理積回路5は上記の伝送路符号1/0変化検出回路2と伝送情報1/0変化検出回路3と伝送情報1判定回路4との各々の出力を入力し、それらが全て“1”の時にAIS(Alarm Indication Signal)信号を出力する。
図2は本発明の一実施例の動作概念例を示す図である。この図2においては、BSI化した符号を「伝送路符号」と、装置が担う所要の伝送信号を「伝送情報」とそれぞれ表現している。
装置の各「動作状態」における「伝送路符号」と「伝送路符号1/0変化」と「伝送情報」と「伝送情報1/0変化」と「AIS信号」検出の状態とは、「BSI化符号」の「AMI」と「B8ZS」との各場合で示している。
「動作状態」が「上位群装置障害」となった場合、「伝送路符号1/0変化」が「あり」、「伝送情報」が「ALL“1”信号」、「伝送情報1/0変化」が「なし」の3条件が重なり、「AIS信号」が検出される。これはAMI符号でもB8ZS符号でも同様である。
図2において、「*」印が付加された部分は、伝送路符号“1”/“0”変化のありなしの条件を加えない場合のAIS誤検出の可能性がある箇所で、伝送情報が“1”または“0”で固定されるため、仮に“1”で固定された場合に発生する。
図3は本発明の一実施例による動作例を示すタイムチャートである。これら図1〜図3“参照して本発明の一実施例による動作例について説明する。
「伝送情報」はAMI符号時の「伝送路符号」と同一論理となるが、B8ZS符号時は伝送情報が8ビット連続で“0”の場合、第4,5,7,8の計4ビットが“1”に変換されて符号化されるため、「伝送路符号」とは異なったものとなる。
また、「符号1/0変化」も「情報1/0変化」も“0”または“1”が、9ビット連続した場合に、ありかなしかを判定するとして例示している。図3ではAMI符号時も、B8ZS符号時も、それぞれ同様に、「伝送情報」が“1”、「符号1/0変化」が“あり”、「情報1/0変化」が“なし”の3条件が重なった場合、「AIS検出」が“あり”となることを示している。
このように、本実施例では、各装置等で異なる伝送速度やフレーム構成に各々個別に合わせる必要があり、しかも回路構成が大きくなる装置毎の「伝送路クロック抽出回路」と「期間内伝送情報ビット照合回路」と「伝送情報ビット“1”連続カウンタ回路」とを用いなくても、他の装置でもマルチバイブレータの時定数を変更する等で応用することができかつ汎用性のある容易な回路構成にて、オール“1”信号を検出するという同一機能を実現することができる。
尚、装置によっては伝送路符号のBSI化を行っていないことも考えられ、その場合には受信部に「伝送路符号/伝送情報変換回路」を持たないため、「伝送路符号1/0変化検出回路」及び「伝送情報1/0変化検出回路」は同一機能品となるため、それらのうちの一方のみの構成でも実現が可能となる。
また、最終的にAIS信号を出力する「論理積回路」は、論理構成によっては論理和での実現も可能となる。さらに、ALL“0”検出用の回路にも論理変更での応用が可能である。
本発明は、安定動作か不安定動作かを検出する検出回路等の通信装置以外の制御系への応用も考えられる。
本発明の一実施例による情報処理装置の構成を示すブロック図である。 本発明の一実施例の動作概念例を示す図である。 本発明の一実施例による動作例を示すタイムチャートである。 従来例による通信装置の構成を示すブロック図である。
符号の説明
1 伝送路符号/伝送情報変換回路
2 伝送路符号1/0変化検出回路
3 伝送路情報1/0変化検出回路
4 伝送情報1判定回路
5 論理積回路

Claims (12)

  1. 障害発生区間を識別するために上位装置からの警報の転送情報として全て同一レベルの所定レベル信号を受信し、伝送路符号を伝送情報に変換する変換手段を含む通信装置であって、
    前記伝送路符号のレベル変化を検出しかつ変化なしの状態が予め設定された一定ビット分以上連続することを検出する第1の検出手段と、前記変換手段から出力される伝送情報のレベル変化を検出しかつ変化なしの状態が予め設定された一定ビット分以上連続することを検出する第2の検出手段と、前記変換手段から出力される伝送情報の予め設定した所定レベルを検出する第3の検出手段と、前記第1の検出手段の検出結果と前記第2の検出手段の検出結果と前記第3の検出手段の検出結果とに対して論理演算を行う演算手段とを有することを特徴とする通信装置。
  2. 前記変換手段は、少なくともAMI(Alternate Mark Inversion)及びB8ZS(Bipolar with 8 Zero Substitution code)の伝送路符号のBSI(Bit Sequence Independence)化を行うために設けられたことを特徴とする請求項1記載の通信装置。
  3. 前記所定レベルは、2値レベルの“1”及び“0”のいずれかであることを特徴とする請求項1または請求項2記載の通信装置。
  4. 前記第1の検出手段は、前記伝送路符号の前記“1”及び前記“0”への変化を検出し、
    前記第2の検出手段は、前記伝送情報の前記“1”及び前記“0”への変化を検出し、
    前記第3の検出手段は、前記伝送情報の前記“1”及び前記“0”のうちの一方を検出することを特徴とする請求項3記載の通信装置。
  5. 前記演算手段は、前記第1の検出手段の検出結果と前記第2の検出手段の検出結果と前記第3の検出手段の検出結果との論理積及び論理和のいずれかをとり、その演算結果をAIS(Alarm Indication Signal)として出力することを特徴とする請求項1から請求項4のいずれか記載の通信装置。
  6. 前記第1及び第2の検出手段は、時定数を変更可能なマルチバイブレータから少なくともなることを特徴とする請求項1から請求項5のいずれか記載の通信装置。
  7. 障害発生区間を識別するために上位装置からの警報の転送情報として全て同一レベルの所定レベル信号を受信し、伝送路符号を伝送情報に変換する変換手段を含む通信装置において所定レベル信号を検出する所定レベル信号検出回路であって、
    前記伝送路符号のレベル変化を検出しかつ変化なしの状態が予め設定された一定ビット分以上連続することを検出する第1の検出手段と、前記変換手段から出力される伝送情報のレベル変化を検出しかつ変化なしの状態が予め設定された一定ビット分以上連続することを検出する第2の検出手段と、前記変換手段から出力される伝送情報の予め設定した所定レベルを検出する第3の検出手段と、前記第1の検出手段の検出結果と前記第2の検出手段の検出結果と前記第3の検出手段の検出結果とに対して論理演算を行う演算手段とを有することを特徴とする所定レベル信号検出回路。
  8. 前記変換手段は、少なくともAMI(Alternate Mark Inversion)及びB8ZS(Bipolar with 8 Zero Substitution code)の伝送路符号のBSI(Bit Sequence Independence)化を行うために設けられたことを特徴とする請求項7記載の所定レベル信号検出回路。
  9. 前記所定レベルは、2値レベルの“1”及び“0”のいずれかであることを特徴とする請求項7または請求項8記載の所定レベル信号検出回路。
  10. 前記第1の検出手段は、前記伝送路符号の前記“1”及び前記“0”への変化を検出し、
    前記第2の検出手段は、前記伝送情報の前記“1”及び前記“0”への変化を検出し、
    前記第3の検出手段は、前記伝送情報の前記“1”及び前記“0”のうちの一方を検出することを特徴とする請求項9記載の所定レベル信号検出回路。
  11. 前記演算手段は、前記第1の検出手段の検出結果と前記第2の検出手段の検出結果と前記第3の検出手段の検出結果との論理積及び論理和のいずれかをとり、その演算結果をAIS(Alarm Indication Signal)として出力することを特徴とする請求項7から請求項10のいずれか記載の所定レベル信号検出回路。
  12. 前記第1及び第2の検出手段は、時定数を変更可能なマルチバイブレータから少なくともなることを特徴とする請求項7から請求項11のいずれか記載の所定レベル信号検出回路。
JP2004155539A 2004-05-26 2004-05-26 通信装置及びそれに用いる所定レベル信号検出回路 Expired - Fee Related JP4511872B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004155539A JP4511872B2 (ja) 2004-05-26 2004-05-26 通信装置及びそれに用いる所定レベル信号検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004155539A JP4511872B2 (ja) 2004-05-26 2004-05-26 通信装置及びそれに用いる所定レベル信号検出回路

Publications (2)

Publication Number Publication Date
JP2005341082A JP2005341082A (ja) 2005-12-08
JP4511872B2 true JP4511872B2 (ja) 2010-07-28

Family

ID=35494157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004155539A Expired - Fee Related JP4511872B2 (ja) 2004-05-26 2004-05-26 通信装置及びそれに用いる所定レベル信号検出回路

Country Status (1)

Country Link
JP (1) JP4511872B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5744356A (en) * 1980-08-29 1982-03-12 Nec Corp Ais signal detecting circuit
JPS62154833A (ja) * 1985-12-26 1987-07-09 Fujitsu Ltd 警報検出回路
JPS6393232A (ja) * 1986-10-08 1988-04-23 Nec Corp Ais検出回路
JPH063888B2 (ja) * 1988-11-30 1994-01-12 日本電気株式会社 Ais検出回路
JP3331461B2 (ja) * 1998-01-16 2002-10-07 日本電気エンジニアリング株式会社 Ais検出回路

Also Published As

Publication number Publication date
JP2005341082A (ja) 2005-12-08

Similar Documents

Publication Publication Date Title
JP5624781B2 (ja) 通信システム、データ送信装置、およびデータ受信装置
JP5238369B2 (ja) データ受信装置、データ受信方法及びデータ受信プログラム
JPS61281721A (ja) 情報エラー訂正方法
JP4511872B2 (ja) 通信装置及びそれに用いる所定レベル信号検出回路
JP2000092033A (ja) 高速データ送受信方式
JP2005142778A (ja) 電力線通信装置
JP2705625B2 (ja) 光ファイバケーブル断検出方式
JP4578328B2 (ja) シリアル信号伝送方法
KR100246560B1 (ko) 에러 검출장치
JP2848229B2 (ja) 受信回路
JP2001119326A (ja) 伝送路監視装置
JP2007221346A (ja) データ信号監視装置および信号監視方法
JP4839895B2 (ja) 光通信システム
JPH03297237A (ja) データ伝送装置
JP2000134184A (ja) 擬似キャリア伝送システム
JP2555582B2 (ja) Cmi符号誤り検出回路
JPS61263326A (ja) フレ−ム同期検出方法
JP2005295127A (ja) 差動伝送回路を用いた異常伝送方法
JP2640909B2 (ja) デジタル情報伝送路の異常検出方式
JPS62108623A (ja) 信号断検出方式
JP5354455B2 (ja) シリアル通信装置
KR100456460B1 (ko) 전화선 모뎀에서의 프레임 헤더 오류 검출 장치
JPS5945304B2 (ja) 二線式通信装置における回線障害検出方式
JP2008078974A (ja) 非同期送受信回路
JPH11266282A (ja) 相補信号反転接続補正回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070423

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100420

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100507

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140514

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees