JPS59123329A - 符号誤り検出方式 - Google Patents

符号誤り検出方式

Info

Publication number
JPS59123329A
JPS59123329A JP57230970A JP23097082A JPS59123329A JP S59123329 A JPS59123329 A JP S59123329A JP 57230970 A JP57230970 A JP 57230970A JP 23097082 A JP23097082 A JP 23097082A JP S59123329 A JPS59123329 A JP S59123329A
Authority
JP
Japan
Prior art keywords
pulse train
frequency
code
transmission line
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57230970A
Other languages
English (en)
Other versions
JPH0328860B2 (ja
Inventor
Shinya Kukida
久木田 信哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP57230970A priority Critical patent/JPS59123329A/ja
Publication of JPS59123329A publication Critical patent/JPS59123329A/ja
Publication of JPH0328860B2 publication Critical patent/JPH0328860B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はテイジタル通信方式において、N個の’l占
幸1aヒ゛ソトヲ1つのブロックとし、そのフ゛ロック
の11”、引タビットのIVI ’?h目のビットの辛
11百il−刊をM1番■に挿入する4“j: 46形
式を用いた場合の符号誤り検出力式に関する。
〈背 景〉 従来からテイジタル通信回線の品質は伝送路の符−け誤
りを!iij、祝して保っている5、一般にはその伝送
路の両”1fijにある端局中継))ト;の受(i’i
装置で符号誤りを監視している。しかし、伝送路の中間
にある周設ih“の中間中継装置でオンラインの状態で
監視できれは障害点がその中間中継装置の前段方向であ
るかデ1かがl′11す、叫宵点の探索範囲が狭くなり
イ呆守か容易となる。
しかし7、従来のパリディ検出方式で符号誤りのす;(
、′祝をおこなうと、数ないし数百ブロックで416成
される1フレーl、分を読み、その”1″の個数が?j
数か偶数かで判断ぜねばならないので、フレーム同期を
とる必要があり、回路規模も大きくなり、消費霜1力も
大きくなるという欠点かある。
そとで、テイジタル通信方式において、N個の情報ビッ
トを1つのブロックとし、そのブロックの情報ピントの
M番目のビットの補杓−号をMI番目に挿入する4”)
’ ”;月診式にて、・受bt側にてフロック同j(月
をとり、そのM市1ミ]のヒ゛ノドとf〜’I’iYI
」のヒツトの]、11仙的論哩和を取ることで符弓誤り
を検出する)ノrleか1.1;j案されている6、尚
、灯り誤りに1、一般的にランタノ・に発生する2ので
、1ブロツクNビツト中の2ヒツトを監視することでも
伝送路の状態を十分な精度で監視することができる3、 ところかブロック同期をとるに(l、11、]10常フ
レーム同期と回等の手法が用いらJt、ヒツト同期のと
ノシ/こクロック信号と、同期判定回路、同期保J回j
l′11等の回路とを一要する4、 く発明のれ要〉 との発明の目的v才、通常のフロック同期にょる9、」
け誤す検出方式と比べて、更に回路規模が小さく、消費
1b7カか小さい簡易な符弓i)逼り検出方式を払冒其
することにある。
この発明は前記の目的を達成するために、ディ/タル通
伯カ式において、N個の情報ヒントを1つのフ゛ロック
とし、このフ゛ロックの情幸1φヒ′ソトの■\4番1
」のヒントの袖彷号をM’石〒1月に挿入する符号形式
において、受信側にて原受(gパルス列を、あらかじめ
知られているM 査1.1のヒ゛ソトと1vJ1番目の
ヒツトの時間差たけ遅延させたパルス列と、原受イハパ
ルス列との排他的論理第11をとることにより生じ/ζ
パルス列から、伝送路周波数のN分の1の周波数のクロ
ックイ71号を抽出し、伝送路符号誤りかなけれに、上
記排他的Mi!!l理和をとって生じたパルス列中にN
ビットおきに生ずる1−パターンを上記抽出クロック仙
弓をあらかしめ知られる時間たり遅延さぜだクロックイ
ー閃でん′しみたし、そのブロックのM ’tf7 「
Iのヒ゛ソ1〜あるいfd M ’ jh目のヒ゛ノド
の伝送路周波数りによって上記1パターンがOパターン
となること6′:(突出−する6、 〈実力了見1列〉 以下、この発明の一実Mlx例につき、図に従って説明
する6、 第1図−1この発明に用いられる?1月系列のフレーム
+i+、成を示し、A−二1フレームの構成、■3は1
ブロツクの構成を示す。第2図はこの発明の実施例の杓
号誤り横出回路のブロック図、第3図は第21ス1の各
部の波形のクィノ、チャー1・を示り、A。
B 、 C、I) 、 Eばそノ1.それr>’−,2
図中のa、b、c、d、c点に7=j I心している0
、図中1ならびに4(は遅延回路、2(徒θjaU器、
3t」−リミッタ]曽幅嵜)、Fはフレームビット、M
 fd: IVIh[TI:lのヒツト包↓域、]V1
1附、1〜4 ’ tl♀目のヒツト悔↓1成、Nt、
1N封1[、Iのヒツト]j貝」或を示す。
この元IJ]に用いられる符吋414成は、伝送路の゛
0″連続数、並ひに°゛]″連続数を抑制し、伝送路の
B S I化を図るものである1、すなわち、M番1−
1のヒント符号か1″′でりれば、A4’iiF目のピ
ノ)・イ]弓θ寸” 0 ”、Mンi♀目のヒノトイ:
」け/バ’ 0 ”であれは、八rI lン]f目のヒ
ーノトイ−」−号’tJ、”  I  ”とする1、し
たかつて1バ送路イy]号誤りが無けJLIl、:、人
力☆11.11’ ] ]、 t7こ入力された受信パ
ルス列(第3図)を、貯11F、 ll’l f隋]を
用イテM ii、j目ty) ヒフ +−省)号泣?J
 M′肘1.1のヒノトイ′]′r′、′を同一時間関
係として回に:?’r J 2で刊仙的1.1Ilj]
lIlオ[lをとると、第3図Cに実高jで示し/こよ
うに、1フロンク艮に等しい周1υ1で1パターンが1
・′イコリ1尺される。、−の伯弓を伝送f%周波数の
N分の1の周波数を通過域とするP波怜、2に通ずこと
により」二接榴すり返し]パターンに幻し、決寸った位
相関係にある。第3図1〕に示すクロック信弓を抽 。
出し、この抽出クロック鞘用いて、■〕型フリツブフ「
1ノブ13にて上記1バクーンを検出しで、その端子1
4の出力である符−号誤り数を泪′減する。
すなわち、1■番[」のヒツト符弓が1″であれは、l
Vf ’ R′1目のビット符−けt」:正常なら′O
″であり、排他的8il+1理和回路12の出力ば′1
 ″であるべきだか、信性−かの原因によってM番目の
ビット矛!j号あるい’d: +111“番目のビット
符号が誤って伝送されると、JJt他的討1理和回b″
り)]2の出カケ」:均)73図Cに点Ml!で示ずよ
うに“’ (1”となる3、く効 果〉 以上、詳細に説明したように、この発明では受信パルス
列に従属する伝送路周波数のN分の1の周波数IJM、
分を抽出することにより、通常のブロック回期に必要な
同期判定回路、同期保護回路を必要とぜJ−1回路規模
が小さく、消費電力も小さく、周設鍮゛の中間中細≦装
置に安易に設置できる符−弓誤リ・代用回路が実現でき
るので、テイジタル通信回線の18頼度及び保守効率も
向上できる効果がある。
【図面の簡単な説明】
第1図U、ンレーム(7′J成を示す図、第2図はこの
9e明の実施例の11号誤り快出回路を示すブロック図
、第3図は第2図の各部の波形例を示ずタイムチャー1
・である。 1:遅延回路、2:F波器、3:増幅回路、4:遅延回
路。 特許用1p、n人  日本電気株式会社代  理  人
   草  野      卓沖 1 図 片 2 又

Claims (1)

    【特許請求の範囲】
  1. fi)  −j”イジタル通伯方式において、N個の1
    d報ビツトを1つのフ゛ロックとし、そのフ゛ロックの
    十白幸1φヒ゛ソトのM石目のヒツトの袖を丁−号をM
    j?l「lff]に4申入する符i号形式か用いられ、
    受信側にて原受悄パルス列ケ1φ査1」のヒノ[・とj
    裟′番目のピントとの時間、1んたなす遅延させたパル
    ス列と、」二接原受信パルスとの排他的論理和をとるこ
    とにより生ずるパルス列から、伝送路イ■号の繰り返し
    周波数のN分の1の周波数のクロックGi号を抽出し、
    その抽出され/也りロックの位相を同期タイミングとし
    て、上記排他的論理和によるパルス列から符号M4りを
    検出する杓ニー4誤り(突出力式。
JP57230970A 1982-12-29 1982-12-29 符号誤り検出方式 Granted JPS59123329A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57230970A JPS59123329A (ja) 1982-12-29 1982-12-29 符号誤り検出方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57230970A JPS59123329A (ja) 1982-12-29 1982-12-29 符号誤り検出方式

Publications (2)

Publication Number Publication Date
JPS59123329A true JPS59123329A (ja) 1984-07-17
JPH0328860B2 JPH0328860B2 (ja) 1991-04-22

Family

ID=16916170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57230970A Granted JPS59123329A (ja) 1982-12-29 1982-12-29 符号誤り検出方式

Country Status (1)

Country Link
JP (1) JPS59123329A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5162918A (ja) * 1974-11-29 1976-05-31 Yaskawa Denki Seisakusho Kk Hantenrensochetsukunikakarudensohoho
JPS5894253A (ja) * 1981-11-30 1983-06-04 Fujitsu Ltd 符号誤り検出方式

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5162918A (ja) * 1974-11-29 1976-05-31 Yaskawa Denki Seisakusho Kk Hantenrensochetsukunikakarudensohoho
JPS5894253A (ja) * 1981-11-30 1983-06-04 Fujitsu Ltd 符号誤り検出方式

Also Published As

Publication number Publication date
JPH0328860B2 (ja) 1991-04-22

Similar Documents

Publication Publication Date Title
US4287596A (en) Data recovery system for use with a high speed serial link between two subsystems in a data processing system
US4392226A (en) Multiple source clock encoded communications error detection circuit
US3335224A (en) Signal distortion detection by sampling digital diphase signals at twice the bit repetition rate
JPS59123329A (ja) 符号誤り検出方式
EP0356487A1 (en) Data bit detector for fiber optic system
KR100403625B1 (ko) 다중 임계값을 이용한 발신자 정보 복조 장치 및 복조 방법
JPS62274948A (ja) フレーム同期装置
JPS58123261A (ja) フレ−ム同期検出回路
JP2779047B2 (ja) スペクトル拡散通信方式及びその通信システム
JPS58178652A (ja) フレ−ム信号伝送方式
JPH0450777B2 (ja)
JPS6340384B2 (ja)
JPS642306B2 (ja)
JPH0210619B2 (ja)
JP2981332B2 (ja) フレーム同期方法
JP2590935B2 (ja) デジタル伝送データ再生回路
KR100207644B1 (ko) 섹터동기신호 발생방법 및 장치
JPH03145834A (ja) タイミング抽出回路
JPH06252911A (ja) Cmi信号のタイミング抽出回路
JPS5848194A (ja) 火災感知器のアドレス符号送受信回路
JPH0468633A (ja) 二次データチャネル伝送方式
JPS62108623A (ja) 信号断検出方式
JPH04302529A (ja) ディジタル伝送用復号器
JPS60142652A (ja) 復号回路
JPS6066540A (ja) 同期方式