JPS6066540A - 同期方式 - Google Patents
同期方式Info
- Publication number
- JPS6066540A JPS6066540A JP58175625A JP17562583A JPS6066540A JP S6066540 A JPS6066540 A JP S6066540A JP 58175625 A JP58175625 A JP 58175625A JP 17562583 A JP17562583 A JP 17562583A JP S6066540 A JPS6066540 A JP S6066540A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transmitted
- block
- information
- spl
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/043—Pseudo-noise [PN] codes variable during transmission
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、データ伝送におけるデータの同期方式に関す
る。特に、複数ピント毎にブロック化して情報を伝送す
るとき、情報ブロックのυｊめであることを示す同期符
号系列の形式に関する。
る。特に、複数ピント毎にブロック化して情報を伝送す
るとき、情報ブロックのυｊめであることを示す同期符
号系列の形式に関する。
従来、情報をブロック毎に分割し、ブロックの前にＰＮ
パターンをつけて伝送する方式では、バースト的に情報
の一部が削除された場合などに、同期を再度取りなおす
方法が必要である。これを第１図について説明すると、
連続した信号から再生したクロックにより人力信号を周
期ｔでサンプリングし、ＰＮパターン数をＸまで検出し
た後に、それがＰＮパターンの系列でなかった場合は、
■ピノ１−シフトシてがら再び同様の操作を行う。した
がゲζ、ＸまでのＰＮパターンの検出には、最大ｔＸｘ
Ｘｎ時間だ＆ｊ必要となり、同期するまでに非電に長い
時間を要する欠点があった。ここに、ｒｌはＩブロック
のビット数、τは単位パルスの時間長である。
パターンをつけて伝送する方式では、バースト的に情報
の一部が削除された場合などに、同期を再度取りなおす
方法が必要である。これを第１図について説明すると、
連続した信号から再生したクロックにより人力信号を周
期ｔでサンプリングし、ＰＮパターン数をＸまで検出し
た後に、それがＰＮパターンの系列でなかった場合は、
■ピノ１−シフトシてがら再び同様の操作を行う。した
がゲζ、ＸまでのＰＮパターンの検出には、最大ｔＸｘ
Ｘｎ時間だ＆ｊ必要となり、同期するまでに非電に長い
時間を要する欠点があった。ここに、ｒｌはＩブロック
のビット数、τは単位パルスの時間長である。
本発明は、前記の欠点を除去し、信号の同期が取りやす
く、かつ信号の復号が迅速にでき、その回路構成も節ｎ
１なデータの同期方式を提供することを目的とする。
く、かつ信号の復号が迅速にでき、その回路構成も節ｎ
１なデータの同期方式を提供することを目的とする。
本発明は、多数の情報を連続した複数ビットからなるブ
ロックに分割してブロック毎に伝送するときに、前記の
各ブロック化された情報系列の前には、情報ブロックの
送出の初めであることを示す特定のビット系列（ＰＮパ
ターン）が必要であり、受信側では、その同期信号を速
く容易に検出する回路がめられる。
ロックに分割してブロック毎に伝送するときに、前記の
各ブロック化された情報系列の前には、情報ブロックの
送出の初めであることを示す特定のビット系列（ＰＮパ
ターン）が必要であり、受信側では、その同期信号を速
く容易に検出する回路がめられる。
本発明は、送信側では、その特定のビット系列をＳＰＬ
（スプリット ↑青幸艮はずべてＮＲＺ （ノン・リターン・トウ・セ
ロ）信号形式とし、その信号速度は同しにして送出する
。受信側では、ＳＰＬｉｒ号の検出およびプロ、り毎に
分割された情報を復号し、従来のように長時間を同期に
費やすることなく、迅速に正當に同期が取れることがで
きるようにしたことを特徴とする。
（スプリット ↑青幸艮はずべてＮＲＺ （ノン・リターン・トウ・セ
ロ）信号形式とし、その信号速度は同しにして送出する
。受信側では、ＳＰＬｉｒ号の検出およびプロ、り毎に
分割された情報を復号し、従来のように長時間を同期に
費やすることなく、迅速に正當に同期が取れることがで
きるようにしたことを特徴とする。
本発明の実施例について図面を参照して説明する。
第２図は本発明実施例回路の構成図である。受信回路ｌ
はソフトレジスタにより構成され、入力データ信号列１
１を入力する。タイミング回路２はこの人力データ信号
列β１からクロック信号ｐ２、サンプリングパルスｅ４
とを再生する。このりＩＩＩツク信号１２は受信回路１
のり１コック人力に与えられる。受信回路１からは入力
データ信号列βユが遅延した出力β３が送出され 検出
回路３に人力する。検出回路３は、入力信号ｐ３から２
種類の特定パターン ■ ｒＯＪｒｌ．Ｊ または Ｉｌｌ ｒＯＪ■ Ｉｌ
ｌ ｒＯＪ ｒｌＪ または ｒｏｊ Ｉｌｌ ｒＯＪ を識別する回路で、それぞれ■の場合は出力ρ６に、■
の場合は出力β５に検出出力を送出する。
はソフトレジスタにより構成され、入力データ信号列１
１を入力する。タイミング回路２はこの人力データ信号
列β１からクロック信号ｐ２、サンプリングパルスｅ４
とを再生する。このりＩＩＩツク信号１２は受信回路１
のり１コック人力に与えられる。受信回路１からは入力
データ信号列βユが遅延した出力β３が送出され 検出
回路３に人力する。検出回路３は、入力信号ｐ３から２
種類の特定パターン ■ ｒＯＪｒｌ．Ｊ または Ｉｌｌ ｒＯＪ■ Ｉｌ
ｌ ｒＯＪ ｒｌＪ または ｒｏｊ Ｉｌｌ ｒＯＪ を識別する回路で、それぞれ■の場合は出力ρ６に、■
の場合は出力β５に検出出力を送出する。
これらの検出出力は制御回路６に入力する。制御回路６
の出力は、２個のプリセッタブルカウンタ４および５に
与えられる。タイミング回路２で再生されたザンプリン
グパルスβ鴫は入カデーク信号の２倍の周波数のクロッ
ク信号であり、ごれがｊ１ｉ１］御ｌ路６、プリセッタ
ブルカウンタ４および５にクロック信何として与えられ
る。プリセッタブルカウンタ４または５は、このクロッ
ク信号を１６回計数する毎に出力１９またはβ１ｏを送
出するように構成されている。
の出力は、２個のプリセッタブルカウンタ４および５に
与えられる。タイミング回路２で再生されたザンプリン
グパルスβ鴫は入カデーク信号の２倍の周波数のクロッ
ク信号であり、ごれがｊ１ｉ１］御ｌ路６、プリセッタ
ブルカウンタ４および５にクロック信何として与えられ
る。プリセッタブルカウンタ４または５は、このクロッ
ク信号を１６回計数する毎に出力１９またはβ１ｏを送
出するように構成されている。
ソフトレジスタ７および８ムこはデータ人力ｐ１が与え
られる。その出力β１２およびｐユ３は比較回路９に与
えられる。比較回路９の出力ｎ１４は同期杉？出出力で
ある。
られる。その出力β１２およびｐユ３は比較回路９に与
えられる。比較回路９の出力ｎ１４は同期杉？出出力で
ある。
第３図はこの実施例回路の動作を説明するためのタイム
チャー１・である。この例は１〕′″８である。
チャー１・である。この例は１〕′″８である。
本発明の方式では、送信装置から１ブｌ」ツク）σに同
期をとるためのＰＮ信号を送（Ｆ３するが、そのＰＮ信
号のみをＳＰＬ （スプリット）他号形ｊ（で送信し、
他の信号をＮＲＺ（ノン・リターン・１−ウ・セロ）信
号形式で送信する。ずなわち第３閉１で、１つのブロッ
クは８ビットであるが、その最初の１ビットにはＰＮ信
号をＳ Ｉ） Ｉ−信号形：、Ｉ：、で送信し、必ず「
Ｏｊ」または「１０」とする。その他のピントはそのビ
ット内で信号が変化することはない。したがって、受信
装置では、ごのビット周波数のクロックの２倍の周波数
のりし１ツクで９′ンプリングを行い、信号の変化が検
出出力された点からこのクロックを１６回計数したとこ
ろにもう一度伯号の変化の現われるかどうしかを調べれ
ばよい。このようにすると、同期始点が短時間で識別が
つく。
期をとるためのＰＮ信号を送（Ｆ３するが、そのＰＮ信
号のみをＳＰＬ （スプリット）他号形ｊ（で送信し、
他の信号をＮＲＺ（ノン・リターン・１−ウ・セロ）信
号形式で送信する。ずなわち第３閉１で、１つのブロッ
クは８ビットであるが、その最初の１ビットにはＰＮ信
号をＳ Ｉ） Ｉ−信号形：、Ｉ：、で送信し、必ず「
Ｏｊ」または「１０」とする。その他のピントはそのビ
ット内で信号が変化することはない。したがって、受信
装置では、ごのビット周波数のクロックの２倍の周波数
のりし１ツクで９′ンプリングを行い、信号の変化が検
出出力された点からこのクロックを１６回計数したとこ
ろにもう一度伯号の変化の現われるかどうしかを調べれ
ばよい。このようにすると、同期始点が短時間で識別が
つく。
このＰＮ信号のパターンは、その前後の信４・シずなわ
ち信号Ｃと信号Ｐの信号の状態によって、第４図Ｆ８１
〜ｆｈｌのいずれかに示す形となる。ＰＮ信号が「１」
であってパターンが「ｏｌ」と現われるときには第４図
（ａｌ〜（ｄｌであり、ＰＮ信号がｒＯＪであってパタ
ーンがｒｌ ＯＪと現われるときには第４図（０１〜（
ｈｌである。これに、信号ＣとＰがそれぞれｒＯＪ 「
ｏ」、ｒＯＪ ｒｌＪ、ｒｌＪ ｒＯＪ、＋−１４ｒ（
Ｊのいずれがであるかにより、４通りが現われることに
なる。
ち信号Ｃと信号Ｐの信号の状態によって、第４図Ｆ８１
〜ｆｈｌのいずれかに示す形となる。ＰＮ信号が「１」
であってパターンが「ｏｌ」と現われるときには第４図
（ａｌ〜（ｄｌであり、ＰＮ信号がｒＯＪであってパタ
ーンがｒｌ ＯＪと現われるときには第４図（０１〜（
ｈｌである。これに、信号ＣとＰがそれぞれｒＯＪ 「
ｏ」、ｒＯＪ ｒｌＪ、ｒｌＪ ｒＯＪ、＋−１４ｒ（
Ｊのいずれがであるかにより、４通りが現われることに
なる。
この第４図のパターンのうち、（ｂｌと（ｇｌとのみは
ＰＮ信号を境に信号が変化する場合であり、これを」二
連■の特定パターン ■ ｒＯＪ ｒｌＪ または ｒｌＪ ｒＯＪとする。
ＰＮ信号を境に信号が変化する場合であり、これを」二
連■の特定パターン ■ ｒＯＪ ｒｌＪ または ｒｌＪ ｒＯＪとする。
これ以外のパターンばＰＮ信号を境に■ ｒｌＪ ｒＯ
Ｊ ｒｌＪ または ｒＯＪ ｒｌＪ ｒＯ，Ｊ となり、これを上述■の特定パターンとする。
Ｊ ｒｌＪ または ｒＯＪ ｒｌＪ ｒＯ，Ｊ となり、これを上述■の特定パターンとする。
第２図に示す回路では、検出回路３がら■の場合は出カ
フ！６に信号が送出され、■の場合は出力１５に信号が
送出される。■の場合はプリセックプルカウンタ５で計
数を行い、■の場合はプリセッタブルカウンタ４で計数
を行う。
フ！６に信号が送出され、■の場合は出力１５に信号が
送出される。■の場合はプリセックプルカウンタ５で計
数を行い、■の場合はプリセッタブルカウンタ４で計数
を行う。
第２図に示す回路の動作をさらに詳しく説明する。デー
タ信号列β１を受信回路１で受信し、信号β３が再生ク
ロックβ２に同期した出力として検出回路３に入力され
、ｒｌＪ ｒＯＪまたはｒＯＪ「１」を検出したときに
は、信号６Ｃで制御回路６へ通報すると同時に、制御ａ
１１回路６では、サンプリングパルスβ４のクロックを
１５個カウントし、信号ｐ８でプリセックプルカウンタ
５へｍｆｉｌｄするぞのときの１ブロツク分の信号は捨
てζ、プリセックプルカウンタ５は、その時点から起’
０Ｊシ、サンプリングパルス１４のクロックを１６個カ
ウントしたときに、信号１１ｏを送出する。シフトレジ
スタ８ば、信号ｆｆ１Ｏの立上がりでデータ入力信号ｐ
１を取り込みシフトする。シフトされた８１１１１Ｉの
データが信号Ａ１３としてパラレル出力され、比較回路
９で信号β１ｏが入る毎に比較される。ｌ）Ｎ信号の一
致がとれた場合には信号β１４が送出される。
タ信号列β１を受信回路１で受信し、信号β３が再生ク
ロックβ２に同期した出力として検出回路３に入力され
、ｒｌＪ ｒＯＪまたはｒＯＪ「１」を検出したときに
は、信号６Ｃで制御回路６へ通報すると同時に、制御ａ
１１回路６では、サンプリングパルスβ４のクロックを
１５個カウントし、信号ｐ８でプリセックプルカウンタ
５へｍｆｉｌｄするぞのときの１ブロツク分の信号は捨
てζ、プリセックプルカウンタ５は、その時点から起’
０Ｊシ、サンプリングパルス１４のクロックを１６個カ
ウントしたときに、信号１１ｏを送出する。シフトレジ
スタ８ば、信号ｆｆ１Ｏの立上がりでデータ入力信号ｐ
１を取り込みシフトする。シフトされた８１１１１Ｉの
データが信号Ａ１３としてパラレル出力され、比較回路
９で信号β１ｏが入る毎に比較される。ｌ）Ｎ信号の一
致がとれた場合には信号β１４が送出される。
次に信号ｐ３の受信データでｒｌＪ ｒＯＪ ＦＩＪま
たは「Ｏｊ ｒｌＪ ｒＯＪの信号が検出されたときに
は、信号７！５で制御回路６へ通報されるが、このとき
、信号Ａ１１でプリセッタブルカウンタ５とシフトレジ
スタ８の値をすべてクリアして初期化する。制御回路６
でサンプリングパルスＩ！４を１５ （１７Ｊカウント
したら信号１７でプリセッタブルカウンタ４へ１ｌｌｉ
報する。プリセックプルカウンタ４でサンプリングパ
ルス７！４を１６個カウントシたら出力信号β９の立上
がりでシフトレジスタ７へデータ入力信号β１をロード
する。前記同様にソフトレジスタ７より出力されたデー
タ信号Ｒ１２と比較回路９のデータと比較し、一致して
いたら信号ｎ１４として出力する。
たは「Ｏｊ ｒｌＪ ｒＯＪの信号が検出されたときに
は、信号７！５で制御回路６へ通報されるが、このとき
、信号Ａ１１でプリセッタブルカウンタ５とシフトレジ
スタ８の値をすべてクリアして初期化する。制御回路６
でサンプリングパルスＩ！４を１５ （１７Ｊカウント
したら信号１７でプリセッタブルカウンタ４へ１ｌｌｉ
報する。プリセックプルカウンタ４でサンプリングパ
ルス７！４を１６個カウントシたら出力信号β９の立上
がりでシフトレジスタ７へデータ入力信号β１をロード
する。前記同様にソフトレジスタ７より出力されたデー
タ信号Ｒ１２と比較回路９のデータと比較し、一致して
いたら信号ｎ１４として出力する。
シフトレジスタ８の出力データが一致する場合は、第４
図ｔｂｌ、田）に示すようにＰＮパターン（ＳＰＬ）以
外のデータが全てｒＯＪが「１」が続いたときである。
図ｔｂｌ、田）に示すようにＰＮパターン（ＳＰＬ）以
外のデータが全てｒＯＪが「１」が続いたときである。
それ以外は第４図ｆａ）、（Ｃ）、（ｄ）、（ｅ）、（
ｆｌ、（ｈｌに示すように、ｒｌＪ ｒＯＪ ｒｌＪま
たはｒＯＪ ｒｌＪ ｒＯｊが検出されるのでシフトレ
ジスタ７の出力の一致がとれる。またこのときシフ］・
レジスタ８はす七ノ！・される。第３図は、１ブロツク
の情報構成とタイミング回路２によっ一ζ内生されたク
ロック信号７！２および前記クロック信号７！２より作
成されたサンプリングパルスｐ、１のクイムチャ−１・
である、ＰＮの（直がザンソ゛リングされてから１６１
周目７次の値かｎｊ６出せる。情１ｆ４ ｉＪ： ２個
に１回のザンブリング値である。
ｆｌ、（ｈｌに示すように、ｒｌＪ ｒＯＪ ｒｌＪま
たはｒＯＪ ｒｌＪ ｒＯｊが検出されるのでシフトレ
ジスタ７の出力の一致がとれる。またこのときシフ］・
レジスタ８はす七ノ！・される。第３図は、１ブロツク
の情報構成とタイミング回路２によっ一ζ内生されたク
ロック信号７！２および前記クロック信号７！２より作
成されたサンプリングパルスｐ、１のクイムチャ−１・
である、ＰＮの（直がザンソ゛リングされてから１６１
周目７次の値かｎｊ６出せる。情１ｆ４ ｉＪ： ２個
に１回のザンブリング値である。
第４図は、ＰＮパターンの「０」か（−１」かを示すと
きに前後のデータによってどのような絹合わせが発生す
るかを示すものである。第４図（１す、（Ｃ）以外は必
ずｒｃｌＪ Ｉｌｌ ｒｏｊまたは［１１［ＯＪ ｒｌ
Ｊのパターンが示されるので、これでｌ）Ｎパターンと
判別される。第４図ｆｂｌ、（８）に−）いてばｒＯＪ
ＩｌｌまたはｒｌＪｌ−Ｏｊの変化点以後周期りでサ
ンプリングした値でデータ列とＰ Ｎパターン列を比較
しなければならない。前記のデータ列を作成する間にｒ
ＯＪ Ｉｌｌ ｒＯＪまたはＩＩＪ ｒＯＪ Ｉｌｌが
検出されれば、それが優先される。前記のように、同期
信号をＮ ＲＺ信月形式からＳＰＬ信号形式にすること
により、ｔｊＬ来てｉｌｌ最大ｘＸｔＸｎの時間が掘・
要であったが本発明では最大ｔｘ （ｘ＋１）の時間で
同期がとれる。
きに前後のデータによってどのような絹合わせが発生す
るかを示すものである。第４図（１す、（Ｃ）以外は必
ずｒｃｌＪ Ｉｌｌ ｒｏｊまたは［１１［ＯＪ ｒｌ
Ｊのパターンが示されるので、これでｌ）Ｎパターンと
判別される。第４図ｆｂｌ、（８）に−）いてばｒＯＪ
ＩｌｌまたはｒｌＪｌ−Ｏｊの変化点以後周期りでサ
ンプリングした値でデータ列とＰ Ｎパターン列を比較
しなければならない。前記のデータ列を作成する間にｒ
ＯＪ Ｉｌｌ ｒＯＪまたはＩＩＪ ｒＯＪ Ｉｌｌが
検出されれば、それが優先される。前記のように、同期
信号をＮ ＲＺ信月形式からＳＰＬ信号形式にすること
により、ｔｊＬ来てｉｌｌ最大ｘＸｔＸｎの時間が掘・
要であったが本発明では最大ｔｘ （ｘ＋１）の時間で
同期がとれる。
本発明は、以上説明したように、情怖ブロックの同期信
号の形式のみをＳＰＩ、形式とすることにより、従来よ
りも信号復元が迅速にできその回路構成も節単にするこ
とができる優れた効果がある。
号の形式のみをＳＰＩ、形式とすることにより、従来よ
りも信号復元が迅速にできその回路構成も節単にするこ
とができる優れた効果がある。
第１図は従来例１ブロツクの情報構成とサンプリングパ
ルスとのタイムチャー１−０ 第２図は本発明一実施例同期装置のブロック構成図。 第３図はその入力データ信号列７！１、クロック信号ｐ
２およびサンプリングパルスρ鴫のタイムチャート。 第４図はＰＮパターンが「０」か「１」かを示すときに
、前後のデータとの組合せを示す図。 ■・・・受信回路、２・・・タイミング回路、３・・・
検出回路、４．５・・・プリセッタブルカウンタ、６・
・・カ、す御回路、７．８・・・シフトレジスク、９・
・・比較回路。 箒 １１２１ １１ 革 ２ 図 Ｊ仇Ｐ Ａ＋−ψＪＬＪ１ニー針？− 革 ３ 図 （ρＮｂｌ″１Ｊノヒき） （ＰＮすゝｒｏ、 ノヒき
）尼 ４ 図
ルスとのタイムチャー１−０ 第２図は本発明一実施例同期装置のブロック構成図。 第３図はその入力データ信号列７！１、クロック信号ｐ
２およびサンプリングパルスρ鴫のタイムチャート。 第４図はＰＮパターンが「０」か「１」かを示すときに
、前後のデータとの組合せを示す図。 ■・・・受信回路、２・・・タイミング回路、３・・・
検出回路、４．５・・・プリセッタブルカウンタ、６・
・・カ、す御回路、７．８・・・シフトレジスク、９・
・・比較回路。 箒 １１２１ １１ 革 ２ 図 Ｊ仇Ｐ Ａ＋−ψＪＬＪ１ニー針？− 革 ３ 図 （ρＮｂｌ″１Ｊノヒき） （ＰＮすゝｒｏ、 ノヒき
）尼 ４ 図
Claims (1)
- （１） 情報を複数ビットからなるブロックに分割して
、このブロック毎に伝送するデータ伝送方式において、 送信装置には、 各ブロック化された情報系列の前に付加する一情報のブ
ロックの送出の初めであることを示す特定のＰＮパター
ンのピッ１一系列をスプリント信号形式で送信し、他の
複数ビットの信号はずべてノン・リターン・トウ・ゼロ
信号形式として送信し、いずれも同じ信号速度で情報を
ブロック毎に送出する送出手段を備え、 受信装置には、 １１ｊ記送出手段により送出されたスプリット符号を検
出する検出手段と、 前記検出手段によりスプリット符号を検出することによ
りブロック毎に分割された情報の同期をとる同期手段と を備えたことを特徴とする同期方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58175625A JPS6066540A (ja) | 1983-09-21 | 1983-09-21 | 同期方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58175625A JPS6066540A (ja) | 1983-09-21 | 1983-09-21 | 同期方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6066540A true JPS6066540A (ja) | 1985-04-16 |
Family
ID=15999354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58175625A Pending JPS6066540A (ja) | 1983-09-21 | 1983-09-21 | 同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6066540A (ja) |
-
1983
- 1983-09-21 JP JP58175625A patent/JPS6066540A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4080589A (en) | Error density detector | |
| US3761891A (en) | Circuit arrangement for synchronizing transmitters and receivers in data transmission systems | |
| JPS6066540A (ja) | 同期方式 | |
| WO1989006885A1 (en) | Data bit detector for fiber optic system | |
| JP2003134098A (ja) | シリアル受信装置 | |
| JPS60224346A (ja) | 同期クロツク発生回路 | |
| JP2779047B2 (ja) | スペクトル拡散通信方式及びその通信システム | |
| JP3001414B2 (ja) | 符号誤り訂正装置 | |
| JPH1198200A (ja) | 調歩同期式シリアルデータ送受信方法と送信装置，受信装置および送受信装置 | |
| JPH04329721A (ja) | データ受信方法 | |
| JP2590935B2 (ja) | デジタル伝送データ再生回路 | |
| JPS58123261A (ja) | フレ−ム同期検出回路 | |
| CN112073151A (zh) | 一种基于fpga的遥测pcm解码和帧同步方法 | |
| SU1282349A1 (ru) | Приемник биимпульсного сигнала | |
| RU1795557C (ru) | Преобразователь последовательного кода в параллельный | |
| JPS61218240A (ja) | フレ−ム同期方式 | |
| GB1417325A (en) | Method of indicating slippage during data transmission | |
| JPH05327657A (ja) | データ復号回路 | |
| JPH0450777B2 (ja) | ||
| SU1427588A1 (ru) | Устройство дл приема биимпульсного сигнала | |
| JPH0623082Y2 (ja) | シリアル信号の受信回路 | |
| JPH08204692A (ja) | 伝送信号のクロックタイミング抽出方法 | |
| JPH0588577B2 (ja) | ||
| JPH05260038A (ja) | ブロック同期選択制御回路 | |
| JPS62172832A (ja) | Ｃｍｉ符号受信回路 |