JPS59105789A - コ−ド信号検出回路 - Google Patents
コ−ド信号検出回路Info
- Publication number
- JPS59105789A JPS59105789A JP57215430A JP21543082A JPS59105789A JP S59105789 A JPS59105789 A JP S59105789A JP 57215430 A JP57215430 A JP 57215430A JP 21543082 A JP21543082 A JP 21543082A JP S59105789 A JPS59105789 A JP S59105789A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- gate
- input
- output
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/025—Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
- H04N7/035—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、文字多重放送を受信する文字放送受信機にお
いて、伝送されてくる文字信号中のフレーミングコード
信号の１ピット誤り訂正および検出を行なうコード信号
検出回路に関するものである。
いて、伝送されてくる文字信号中のフレーミングコード
信号の１ピット誤り訂正および検出を行なうコード信号
検出回路に関するものである。
従来技術の一例として、文字放送受信機に使われている
コード信号検出回路を示し、説明する。
コード信号検出回路を示し、説明する。
第１図は、文字放送信号波形を示す概略図である。文字
信号はテレビジョン映像信号の垂直帰線期間中の１水平
期間、もしくは複数の水平期間に重畳されて伝送される
信号である。第１図において、Ａ区間は、これ以降に続
（情報を抜き取るためのクロック信号の同期合わせな行
なうピット同期信号でクロックランイン（ＣＲ）信号と
呼ばれる。
信号はテレビジョン映像信号の垂直帰線期間中の１水平
期間、もしくは複数の水平期間に重畳されて伝送される
信号である。第１図において、Ａ区間は、これ以降に続
（情報を抜き取るためのクロック信号の同期合わせな行
なうピット同期信号でクロックランイン（ＣＲ）信号と
呼ばれる。
Ｂ区間は、Ｃ区間以降のデータパケットの同期をとるた
めの信号でフレーミングｅ−ド（ＦＣ）信号と呼ばれて
いる。現在、日本の文字放送において割付けられている
ＦＣは、第１図に示すように「１１１００１０１」であ
る。
めの信号でフレーミングｅ−ド（ＦＣ）信号と呼ばれて
いる。現在、日本の文字放送において割付けられている
ＦＣは、第１図に示すように「１１１００１０１」であ
る。
第２図は、ＦＣ信号を検出する従来のコード検出回路で
ある。この回路は、昭和５２年７月２０日に郵政省電波
技術審議会文字放送作業班圧提出された資料「文字放送
の新方式案（パケット方式）Ｊ（＃＃ｆより配布）４−
１−１−ＷＧ−９にて公知の回路である。ｐ′Ｃ信号の
検出は、検出の正確さを増すためにＦＣ信号中の１ピツ
トが誤っても検出できるようになっている。
ある。この回路は、昭和５２年７月２０日に郵政省電波
技術審議会文字放送作業班圧提出された資料「文字放送
の新方式案（パケット方式）Ｊ（＃＃ｆより配布）４−
１−１−ＷＧ−９にて公知の回路である。ｐ′Ｃ信号の
検出は、検出の正確さを増すためにＦＣ信号中の１ピツ
トが誤っても検出できるようになっている。
第２図において、４は時系列で直列に得られるＦＣ信号
を並列の信号に変換するシフトレジスタ、５はノットゲ
ート、６はナントゲート、７は負論理オアゲートである
。この回路はシフトレジスタ４により時系列で直列のＦ
Ｃ信号を８ビツトの並列信号とし、ＦＣ中の論理が”Ｏ
“となる部分はノットゲート５にて反転しておく。ここ
で正しくＦＣがシフトレジスタ４より出力されると、第
２図の上側のナントゲート６を通り、負論理オアゲート
７よりＦＣ検出信号が出力される、ＦＣ信号が１ビット
誤った状態でシフトレジスタ４より出力されるとナント
ゲート６とノットゲート５よりなる回路部でＦＣ検出信
号が出力される。この回路は上から順にそれぞれ異った
入力信号にノットゲート５が１個接続されているので１
ビット誤り訂正が行なえる。またシフトレジスタ４より
出力される並列８ビツトの信号をアドレスに見なすこと
Ｋよって第６図に示すようにＲＯＭ （Ｒｅａｄ ０ｎ
ｌｙ Ｍｅｍｏｒｙ ） ８にて置き換えることができ
る。
を並列の信号に変換するシフトレジスタ、５はノットゲ
ート、６はナントゲート、７は負論理オアゲートである
。この回路はシフトレジスタ４により時系列で直列のＦ
Ｃ信号を８ビツトの並列信号とし、ＦＣ中の論理が”Ｏ
“となる部分はノットゲート５にて反転しておく。ここ
で正しくＦＣがシフトレジスタ４より出力されると、第
２図の上側のナントゲート６を通り、負論理オアゲート
７よりＦＣ検出信号が出力される、ＦＣ信号が１ビット
誤った状態でシフトレジスタ４より出力されるとナント
ゲート６とノットゲート５よりなる回路部でＦＣ検出信
号が出力される。この回路は上から順にそれぞれ異った
入力信号にノットゲート５が１個接続されているので１
ビット誤り訂正が行なえる。またシフトレジスタ４より
出力される並列８ビツトの信号をアドレスに見なすこと
Ｋよって第６図に示すようにＲＯＭ （Ｒｅａｄ ０ｎ
ｌｙ Ｍｅｍｏｒｙ ） ８にて置き換えることができ
る。
しかし、第２図で示す回路では１ピツ）誤りを訂正する
回路の配線が非常圧多くなり、故障や誤動作が多いとい
う欠点がある。また第６図で示す回路ではシフトレジス
タ４からの出力信号はＲＯＭのアドレスとして入力され
、ＦＣと認められるとパルスが出力されるが、ノくルス
が出力される時は、ＦＣと入力信号が全て一致した時と
１ビット誤った時の９個のアドレスだけ必要であれば良
いｔこめ、例えば１にピットのＲＯＭを使用したとき利
用効率は９／２５６となり、ＲＯＭの利用効率が非常に
悪い。
回路の配線が非常圧多くなり、故障や誤動作が多いとい
う欠点がある。また第６図で示す回路ではシフトレジス
タ４からの出力信号はＲＯＭのアドレスとして入力され
、ＦＣと認められるとパルスが出力されるが、ノくルス
が出力される時は、ＦＣと入力信号が全て一致した時と
１ビット誤った時の９個のアドレスだけ必要であれば良
いｔこめ、例えば１にピットのＲＯＭを使用したとき利
用効率は９／２５６となり、ＲＯＭの利用効率が非常に
悪い。
本発明の目的は、前述した従来技術の欠点を無くし、少
ない部品点数で構成でき、かつＦＣ信号が変化しても同
一の回路で対応できるようにしたコード信号検出回路を
提供するにある。
ない部品点数で構成でき、かつＦＣ信号が変化しても同
一の回路で対応できるようにしたコード信号検出回路を
提供するにある。
本発明の要点は、上記目的を達成するために１ビット誤
り訂正を行なうコード信号検出回路にプライオリティエ
ンコーダ素子を２゛個用℃・、並列データの中から正ま
たは負の論理レベルで最も上位もしくは下位にあるビッ
トを検出する性質を利用して、１ビット誤りの場合にお
〜・ても正しくコード検出できるようにしたものである
。さらにラッチと排他的論理和ゲートを追加して、ＦＣ
信号のパターンが異っても同一回路で対応できるように
したものである。
り訂正を行なうコード信号検出回路にプライオリティエ
ンコーダ素子を２゛個用℃・、並列データの中から正ま
たは負の論理レベルで最も上位もしくは下位にあるビッ
トを検出する性質を利用して、１ビット誤りの場合にお
〜・ても正しくコード検出できるようにしたものである
。さらにラッチと排他的論理和ゲートを追加して、ＦＣ
信号のパターンが異っても同一回路で対応できるように
したものである。
以下、本発明を第４図〜第７図を用いて説明する。
第４図は、本発明によるコード信号検出回路の一実施例
を示すブロック図である。４はシフトレジスタで、直列
のデータ列を入力として８ピツトの並列データを出力す
る。５はノットゲート、９はエンコーダ素子（例えば７
”１社の５Ｎ７４１４Ｂ ） １０は２人力ナンドゲー
ト、１１しま排他的論理和ゲート、１２は６人カナント
°ゲー）、１３に’！。
を示すブロック図である。４はシフトレジスタで、直列
のデータ列を入力として８ピツトの並列データを出力す
る。５はノットゲート、９はエンコーダ素子（例えば７
”１社の５Ｎ７４１４Ｂ ） １０は２人力ナンドゲー
ト、１１しま排他的論理和ゲート、１２は６人カナント
°ゲー）、１３に’！。
負論理入力オアゲートである。
第１図に示す文字信号中のＦＣ信号力′−１ビツトの誤
りもなくシフトレジスタ４に入力されると第７図の真理
値表に示すようにエンコーダ累子９０入力信号はすべて
”Ｂ″となり、出力ＡＯ，ＡＩＡ、、ＧＳ 等の出力信
号は”Ｈ”になる。まＴこＦＣ信号にビット誤りがある
場合はエンコータ゛素子９０入力信号として誤ったピッ
ト（”Ｌ−）カを入力されることになる。
りもなくシフトレジスタ４に入力されると第７図の真理
値表に示すようにエンコーダ累子９０入力信号はすべて
”Ｂ″となり、出力ＡＯ，ＡＩＡ、、ＧＳ 等の出力信
号は”Ｈ”になる。まＴこＦＣ信号にビット誤りがある
場合はエンコータ゛素子９０入力信号として誤ったピッ
ト（”Ｌ−）カを入力されることになる。
そこで、第４図で示すようにエンコーダ素子９を２個使
用し、入力信号６部分を１Ａと２Ｈ。
用し、入力信号６部分を１Ａと２Ｈ。
１Ｂと２Ｇ、１ｃと２Ｆ、１Ｄと２Ｅ、１Ｅと２Ｄ。
１Ｆと２Ｃ，１Ｇと２Ｂ、１Ｈと２Ａ とｕＳ５関係
で接続する。さらに出力信号は、ｉ４と２Ａ、。
で接続する。さらに出力信号は、ｉ４と２Ａ、。
ＩＡ、と２Ａ、、１Ａ、と２Ａ１で排他的論理和をとり
その出力の３人力ナンド１２の出力と１ＧＳと２ＧＳと
の出力を入力とし、た２人カナンド１０の出力を負論理
２人力オアゲート１３の入力とじて接続する。この負論
理２人力オアゲート１３の出力がＦＣ検出信号である。
その出力の３人力ナンド１２の出力と１ＧＳと２ＧＳと
の出力を入力とし、た２人カナンド１０の出力を負論理
２人力オアゲート１３の入力とじて接続する。この負論
理２人力オアゲート１３の出力がＦＣ検出信号である。
先に述べた様に２個のエンコーダ素子９に全て”Ｂ”の
信号が入力されるとＧＳが”Ｒ”となり２人力ナンド１
０よりＦＣ’検出信号が出力される。１ピット誤った入
力、つまり２個のエンコーダ素子９に入力される信号中
ただ１ビツトだＩｒｊ−”Ｌ”のとき、この２個のエン
コーダ素子９０入力が１Ａと２Ｅ、１Ｂと２Ｇ。
信号が入力されるとＧＳが”Ｒ”となり２人力ナンド１
０よりＦＣ’検出信号が出力される。１ピット誤った入
力、つまり２個のエンコーダ素子９に入力される信号中
ただ１ビツトだＩｒｊ−”Ｌ”のとき、この２個のエン
コーダ素子９０入力が１Ａと２Ｅ、１Ｂと２Ｇ。
１Ｃと２Ｆ、１Ｄと２Ｅ、１Ｅと２Ｄ、１Ｆと２Ｃ，１
Ｇと２Ｂ、１Ｂと２Ａ という関係で接続されている
ため、下表の真理値表に示すように、出力１Ａ。
Ｇと２Ｂ、１Ｂと２Ａ という関係で接続されている
ため、下表の真理値表に示すように、出力１Ａ。
と２Ａ、、１Ａ、と２ Ａ１ ＋ １Ａ６と２Ａｏは互
いに異なる出力がでてくる。つまり逆にいうと２ピット
以上誤りがある時には必らず１ケ所は同じ一致したレベ
ルの信号が出て（る。このため１ビット誤り時には排他
的論理和ゲート１１の出力は全てＨ″となり３人力ナン
ドゲート１２よりＦＣ検出信号が得られる。
いに異なる出力がでてくる。つまり逆にいうと２ピット
以上誤りがある時には必らず１ケ所は同じ一致したレベ
ルの信号が出て（る。このため１ビット誤り時には排他
的論理和ゲート１１の出力は全てＨ″となり３人力ナン
ドゲート１２よりＦＣ検出信号が得られる。
以 下 余 白
＊ ＝ Ｄｏｎ’ｔ Ｃａｒｅ
次にＦＣ信号のパターンが変化してもＦＣ信号を検出す
ることができるコード信号検出回路の一例を示す。
ることができるコード信号検出回路の一例を示す。
第４図におけるノットゲート５の代りに排他的論理和ゲ
ート１５と８ビツトラツチ１４を第６図の様に結線する
。
ート１５と８ビツトラツチ１４を第６図の様に結線する
。
このラッチにあらかじめＦＣ信号のパターンに対応する
コートをラッチさせることにより排他的論理和ゲート１
５でシフトレジスタ４からの出力を反転させたり、その
まま通過させることができる。即ち、前述した様にエン
コーダ素子９０入力はＦＣ’信号が来たとき全てＢ”と
なるように設定できる。具体的には例えば第１図で示す
ＦＣ信号のパターン（ｔｌｌｏｏｔｏｌ）が来たときに
はラッチは上位ビットからＤＯ［１１１０１０に設定し
、例えば第５図のＦＣ信号のパターン（Ｎ１００１１１
）が来たときには０００１１０００と設定すれば、エ
ンコーダ素子９０入力信号を全てＨとできる。以下後段
の動作は前述した通りである。
コートをラッチさせることにより排他的論理和ゲート１
５でシフトレジスタ４からの出力を反転させたり、その
まま通過させることができる。即ち、前述した様にエン
コーダ素子９０入力はＦＣ’信号が来たとき全てＢ”と
なるように設定できる。具体的には例えば第１図で示す
ＦＣ信号のパターン（ｔｌｌｏｏｔｏｌ）が来たときに
はラッチは上位ビットからＤＯ［１１１０１０に設定し
、例えば第５図のＦＣ信号のパターン（Ｎ１００１１１
）が来たときには０００１１０００と設定すれば、エ
ンコーダ素子９０入力信号を全てＨとできる。以下後段
の動作は前述した通りである。
以上述べた本発明によれば、部品点数が少なく、かつＲ
ＯＭを使用することなく、コード信号検出回路を構成で
きる。加えて、フレーミングコード信号パターンが変化
しても特定の値をラッチ回路に設定することによって、
異なるフレーミングコードも検出できる。
ＯＭを使用することなく、コード信号検出回路を構成で
きる。加えて、フレーミングコード信号パターンが変化
しても特定の値をラッチ回路に設定することによって、
異なるフレーミングコードも検出できる。
第１図および第５図は、文字放送信号のＦＣ信号波形を
示す概略図、第２図および第３図は従来技術を用いたコ
ード信号検出回路を示すブロック図、第４図および第６
図は本発明によるコード信号検出回路の一実施例を示す
ブロック図である。 ５・・・・・・・・・・・・・・・・・・ノットゲート
９・・・・・・・・・・・・・・・・・・プライオリテ
ィエンコーダ１０・・・・・・・・・・・・・・・２人
力ナンドゲート１１・１５・・・・・・・排他的論理和
素子１２・・−・・・・・・・−・・３人力ナンドゲー
ト１６・・〜・・・・・・・・・・・負論理２人力オア
ゲート１４・・・・・・・・・・・・・・ラッチト・・
・・・・・・・・・・・・・・・水平同期信号２・・・
・・・・・・・・・・・・・・・バースト信号６・・・
・・・・・・・・・・・・・・・文字信号堕（口 第３謹 第２図 劉Ｓ図
示す概略図、第２図および第３図は従来技術を用いたコ
ード信号検出回路を示すブロック図、第４図および第６
図は本発明によるコード信号検出回路の一実施例を示す
ブロック図である。 ５・・・・・・・・・・・・・・・・・・ノットゲート
９・・・・・・・・・・・・・・・・・・プライオリテ
ィエンコーダ１０・・・・・・・・・・・・・・・２人
力ナンドゲート１１・１５・・・・・・・排他的論理和
素子１２・・−・・・・・・・−・・３人力ナンドゲー
ト１６・・〜・・・・・・・・・・・負論理２人力オア
ゲート１４・・・・・・・・・・・・・・ラッチト・・
・・・・・・・・・・・・・・・水平同期信号２・・・
・・・・・・・・・・・・・・・バースト信号６・・・
・・・・・・・・・・・・・・・文字信号堕（口 第３謹 第２図 劉Ｓ図
Claims (1)
- ＶＢＬ期間に文字信号を重畳する文字多重放送で、この
文字信号中にあるコード信号を検出する装置において、
直列のデータを並列データに変換するために少なくとも
１個のシフトレジスタを有し、該シフトレジスタより出
力された並列データの中から、正または負の論理レベル
で最も上位もしくは最も下位にあるビットを検出するプ
ライオリティエンコーダ素子と排他的論理和ゲート素子
から回路を構成することを特徴とするコード信号検出回
路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57215430A JPS59105789A (ja) | 1982-12-10 | 1982-12-10 | コ−ド信号検出回路 |
| US06/559,216 US4587521A (en) | 1982-12-10 | 1983-12-08 | Code signal generator or detector for video frame code |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57215430A JPS59105789A (ja) | 1982-12-10 | 1982-12-10 | コ−ド信号検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59105789A true JPS59105789A (ja) | 1984-06-19 |
| JPS638676B2 JPS638676B2 (ja) | 1988-02-24 |
Family
ID=16672201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57215430A Granted JPS59105789A (ja) | 1982-12-10 | 1982-12-10 | コ−ド信号検出回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4587521A (ja) |
| JP (1) | JPS59105789A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62151087A (ja) * | 1985-12-25 | 1987-07-06 | Matsushita Electric Ind Co Ltd | コ−ド信号検出装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2174567A (en) * | 1985-04-29 | 1986-11-05 | Philips Electronic Associated | Deriving frame interval signals |
| JPS6256094A (ja) * | 1985-09-03 | 1987-03-11 | Video Res:Kk | ビデオ・テ−プ・レコ−ダの録画・再生デ−タ検出方式 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3891792A (en) * | 1974-06-25 | 1975-06-24 | Asahi Broadcasting | Television character crawl display method and apparatus |
| US4032885A (en) * | 1976-03-01 | 1977-06-28 | The United States Of America As Represented By The Secretary Of The Navy | Digital correlator |
| US4230990C1 (en) * | 1979-03-16 | 2002-04-09 | John G Lert Jr | Broadcast program identification method and system |
| JPS5745750A (en) * | 1980-09-01 | 1982-03-15 | Fanuc Ltd | Transmission switching device having open line detecting function and industrial robot using said device |
| US4418364A (en) * | 1981-09-28 | 1983-11-29 | Rca Corporation | Video player apparatus having caption generator |
| JPS5864844A (ja) * | 1981-10-15 | 1983-04-18 | Victor Co Of Japan Ltd | 同期検出方式 |
| US4533948A (en) * | 1982-04-30 | 1985-08-06 | General Instrument Corporation | CATV Communication system |
| US4517600A (en) * | 1982-05-17 | 1985-05-14 | Rca Corporation | Error concealment system using dropout severity information for selection of concealment method |
-
1982
- 1982-12-10 JP JP57215430A patent/JPS59105789A/ja active Granted
-
1983
- 1983-12-08 US US06/559,216 patent/US4587521A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62151087A (ja) * | 1985-12-25 | 1987-07-06 | Matsushita Electric Ind Co Ltd | コ−ド信号検出装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4587521A (en) | 1986-05-06 |
| JPS638676B2 (ja) | 1988-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6226103B2 (ja) | ||
| US4524445A (en) | Method and circuit arrangement for synchronous detection | |
| JPS62217746A (ja) | スタ−トビツト検出回路 | |
| JPS59105789A (ja) | コ−ド信号検出回路 | |
| JPH01302946A (ja) | コード・バイオレーション検出回路 | |
| JPS62216557A (ja) | 位相▲あい▼▲まい▼度除去回路 | |
| GB1464492A (en) | Error detecting and correcting methods and circuits | |
| JPS642306B2 (ja) | ||
| JPS61261873A (ja) | 同期信号記録方法 | |
| JPS6386641A (ja) | 調歩同期デ−タ信号の入力レベル判定回路 | |
| JPH067385Y2 (ja) | インタ−フェ−ス回路 | |
| SU932636A2 (ru) | Устройство дл обнаружени ошибок | |
| US6889272B1 (en) | Parallel data bus with bit position encoded on the clock wire | |
| SU1075267A2 (ru) | Имитатор дискретного канала св зи | |
| JPH04329721A (ja) | データ受信方法 | |
| JPS6360946B2 (ja) | ||
| SU1295399A2 (ru) | Устройство дл контрол цифровых узлов | |
| JP2591113B2 (ja) | ハミング符号化器 | |
| SU618859A1 (ru) | Устройство дл выделени рекуррентоного синхросигнала с исправлением ошибок | |
| JPS58220545A (ja) | デイジタル伝送方式 | |
| SU1231494A2 (ru) | Устройство дл генерации тестовых последовательностей | |
| JP2000196684A (ja) | 再生中継装置 | |
| JP3544596B2 (ja) | シンクロ／デジタル変換器におけるビット飛び検出方法 | |
| JPH0430234A (ja) | エラー検出回路 | |
| JPS6178229A (ja) | 誤り訂正制御回路 |