JPH01302946A - コード・バイオレーション検出回路 - Google Patents
コード・バイオレーション検出回路Info
- Publication number
- JPH01302946A JPH01302946A JP63132950A JP13295088A JPH01302946A JP H01302946 A JPH01302946 A JP H01302946A JP 63132950 A JP63132950 A JP 63132950A JP 13295088 A JP13295088 A JP 13295088A JP H01302946 A JPH01302946 A JP H01302946A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- detection
- output
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 100
- 238000006243 chemical reaction Methods 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 10
- 229920000297 Rayon Polymers 0.000 description 2
- 239000002964 rayon Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011181 container closure integrity test Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
- H04L1/245—Testing correct operation by using the properties of transmission codes
- H04L1/247—Testing correct operation by using the properties of transmission codes three-level transmission codes, e.g. ternary
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、コード・バイオレーション検出回路に関する
。より詳細には、ＣＣＩＴＴ Ｉ４３０レイヤ１の８
点におけるコード・バイオレーション検出回銘に関し、
特に８点での接続の極性によらず、コード・バイオレー
ションを検出するコード・バイオレーション検出回路に
関する。
。より詳細には、ＣＣＩＴＴ Ｉ４３０レイヤ１の８
点におけるコード・バイオレーション検出回銘に関し、
特に８点での接続の極性によらず、コード・バイオレー
ションを検出するコード・バイオレーション検出回路に
関する。
従来の技術
近年、情報社会の発生に伴い、デジタル信号による通信
の必要性が高まっており、ＣＣＩＴＴ（国際電信電話諮
問委員会）においても、統合サービスデジタル網（ＩＳ
ＤＮ：Ｉｎｔｅｇｒａｔｅｃｌ ＳｅｒｖｉｃｅｓＤｉ
ｇｉｔａｌ Ｎｅｔｗｏｒｋ）の国際標準化が進められ
ている。
の必要性が高まっており、ＣＣＩＴＴ（国際電信電話諮
問委員会）においても、統合サービスデジタル網（ＩＳ
ＤＮ：Ｉｎｔｅｇｒａｔｅｃｌ ＳｅｒｖｉｃｅｓＤｉ
ｇｉｔａｌ Ｎｅｔｗｏｒｋ）の国際標準化が進められ
ている。
第６図は、ｌ５ＤＮにおけるインタフェースのＣＣＩＴ
Ｔ参照モデルを示すものである。
Ｔ参照モデルを示すものである。
第６図において、回線終端ＮＴ１６は回線系と宅内系の
分岐点であり、端末（ＴＥ）１７に接続されている。こ
こで、ＴＥ１７とＮＴ１６との間の区間は８点と呼ばれ
、ｌ５ＤＮでは送受信に各々２線使用した４線のバスで
構成されている。
分岐点であり、端末（ＴＥ）１７に接続されている。こ
こで、ＴＥ１７とＮＴ１６との間の区間は８点と呼ばれ
、ｌ５ＤＮでは送受信に各々２線使用した４線のバスで
構成されている。
第７図は、上記のＳ点上のチャネルとフレームとの構成
を示す図である。尚、この信号の符号形式は１００％Ａ
ＭＩであり、バイナリ゛１″′は無信号によって、バイ
ナ’Ｊ”０”は正または負のパルスによって表わされる
。尚、説明のために以下の記述では極性が正のＯ′″を
″十Ｏ″′と、また、極性が負の０″を”−ｏ’″と記
す。
を示す図である。尚、この信号の符号形式は１００％Ａ
ＭＩであり、バイナリ゛１″′は無信号によって、バイ
ナ’Ｊ”０”は正または負のパルスによって表わされる
。尚、説明のために以下の記述では極性が正のＯ′″を
″十Ｏ″′と、また、極性が負の０″を”−ｏ’″と記
す。
さて、通常のＡＭＩでは′＋０″″と’−ｏ”とが交互
に現われるが、ｌ５ＤＮにおいてはフレーム同期のため
にコード・バイオレーンヨンという形式が導入されてい
る。
に現われるが、ｌ５ＤＮにおいてはフレーム同期のため
にコード・バイオレーンヨンという形式が導入されてい
る。
第８図は、このコード・バイオレーションを説明する図
である。
である。
すなわち、第８図で示されるフレームの最初のビットで
あるフレームビットＦの次のバランスビットＬは’−ｏ
”であり、このバランスピントの次にあられれるパ“０
”も−“０”となる。このように、同じ極性の０″が連
続することがコード・バイオレーンヨンであり、このコ
ード・バイオレーションはフレームビットＦから１４ビ
ット以内に起こるように設定されている。従って、コー
ド・バイオレーションを検出することによりフレームの
同期が得られる。
あるフレームビットＦの次のバランスビットＬは’−ｏ
”であり、このバランスピントの次にあられれるパ“０
”も−“０”となる。このように、同じ極性の０″が連
続することがコード・バイオレーンヨンであり、このコ
ード・バイオレーションはフレームビットＦから１４ビ
ット以内に起こるように設定されている。従って、コー
ド・バイオレーションを検出することによりフレームの
同期が得られる。
ところで、８点が正しく接続されている場合は、コード
・バイオレーションは上述のように” −ｏ ”側で検
出される。但し、ＣＣＩＴＴ勧告では接続が反転した場
合にもコード・バイオレーションが正しく検出されるこ
とを要求しており、従って、′＋０°′側にもコード・
バイオレーションを検出する手段が必要となる。
・バイオレーションは上述のように” −ｏ ”側で検
出される。但し、ＣＣＩＴＴ勧告では接続が反転した場
合にもコード・バイオレーションが正しく検出されるこ
とを要求しており、従って、′＋０°′側にもコード・
バイオレーションを検出する手段が必要となる。
第３図は、従来のコード・バイオレーション検出回路の
構成を示す図である。
構成を示す図である。
このコード・バイオレーンヨン検出回路は、第３図に示
すように、８点の受信バスｌ、２とコード・バイオレー
ション検出回路１４．１５との間に形成されており、受
信バス１．２の直後に設けられたＡＭＩ／バイナリ変換
回路３と、該変換回路３の出力信号とから、それぞれ＋
０′′、−０″′が２回連続して受信されたことを検出
するように”＋Ｑ’″および−０°′それぞれのための
１対のコード・バイオレーション検出回路１２．１３を
備えている。
すように、８点の受信バスｌ、２とコード・バイオレー
ション検出回路１４．１５との間に形成されており、受
信バス１．２の直後に設けられたＡＭＩ／バイナリ変換
回路３と、該変換回路３の出力信号とから、それぞれ＋
０′′、−０″′が２回連続して受信されたことを検出
するように”＋Ｑ’″および−０°′それぞれのための
１対のコード・バイオレーション検出回路１２．１３を
備えている。
第４図は、８点における接続が正しい場合の動作を、第
５図は、８点の接続が逆になっている場合の動作を各々
示す図であり、以下にこれらを参照シながら従来のコー
ド・バイオレーション検出回路の動作を説明する。
５図は、８点の接続が逆になっている場合の動作を各々
示す図であり、以下にこれらを参照シながら従来のコー
ド・バイオレーション検出回路の動作を説明する。
即ち、ＡＭＩ／バイナリ変換回路３は、ＡＭＩ符号の゛
′＋“０”受信時に出力ａに１″を出力し、” −ｏ
”受信時に出力すに１′″を出力し、” １″′′受信
は出力ａ、ｂともに′Ｏ″′を出力するように動作する
。
′＋“０”受信時に出力ａに１″を出力し、” −ｏ
”受信時に出力すに１′″を出力し、” １″′′受信
は出力ａ、ｂともに′Ｏ″′を出力するように動作する
。
これに対して、コード・バイオレーンヨン検出回路１２
並びに１３は、それぞれ出力ａおよびｂの′１′″が１
４ビット以内に２回続いたことを検出し、出力１４およ
び１５に検出信号を出力する。
並びに１３は、それぞれ出力ａおよびｂの′１′″が１
４ビット以内に２回続いたことを検出し、出力１４およ
び１５に検出信号を出力する。
第４図に示す８点における接続が正しい場合は、コード
・バイオレーションは’−０”側で検出され、ｂが２回
続けて１′″となったときに出力１５に” −ｏ ”
コード・バイオレーション検出回路が′出力される。
・バイオレーションは’−０”側で検出され、ｂが２回
続けて１′″となったときに出力１５に” −ｏ ”
コード・バイオレーション検出回路が′出力される。
また、第５図に示すように８点の接続が逆になっている
場合は、接続が逆極性となっているた袷、コート・バイ
オレーションは” 十〇 ”倶１で検出され出力１４に
’＋Ｑ” コード・バイオレーション検出信号が出力さ
れる。
場合は、接続が逆極性となっているた袷、コート・バイ
オレーションは” 十〇 ”倶１で検出され出力１４に
’＋Ｑ” コード・バイオレーション検出信号が出力さ
れる。
発明が解決しようとする課題
ところで、従来のコード・バイオレーンヨン検出回路で
は、上述のように連続する同じ極性の０″″の検出を以
ってコードバイオレーンヨンの発生として認知していた
が、実際にはコード・バイオレーンヨン（期間Ａ）以外
の場合でも、同じ極性の“０”が２回連続する場合があ
る。即ち、第８図に示すように、フレームビットＦとそ
の前のフレームの最後の゛′Ｏ′″データとが同極性の
“０”となっている（期間Ｂ）場合等である。また、こ
のフレームピントＦと前フレームの最後の゛′０″′“
０”コード・バイオレーションとは逆の極性であり、１
４ビット以内に生ずる場合も十分にあり得る。
は、上述のように連続する同じ極性の０″″の検出を以
ってコードバイオレーンヨンの発生として認知していた
が、実際にはコード・バイオレーンヨン（期間Ａ）以外
の場合でも、同じ極性の“０”が２回連続する場合があ
る。即ち、第８図に示すように、フレームビットＦとそ
の前のフレームの最後の゛′Ｏ′″データとが同極性の
“０”となっている（期間Ｂ）場合等である。また、こ
のフレームピントＦと前フレームの最後の゛′０″′“
０”コード・バイオレーションとは逆の極性であり、１
４ビット以内に生ずる場合も十分にあり得る。
従って、前述した第３図のような検出回路で、同極性の
′０″”が１４ビット以内に２回続いたことを検出する
だけでは正確なコード・バイオレーションの検出とはい
えず、正しいフレームの検出が行われないことになる。
′０″”が１４ビット以内に２回続いたことを検出する
だけでは正確なコード・バイオレーションの検出とはい
えず、正しいフレームの検出が行われないことになる。
第３図に示した回路において、出力１４および１５の信
号の発生回数により確率的に接続極性を決定する等の方
法もあるが、その場合回路規模が極めて大きくなり、し
かも正確な検出が保証されるわけではない。
号の発生回数により確率的に接続極性を決定する等の方
法もあるが、その場合回路規模が極めて大きくなり、し
かも正確な検出が保証されるわけではない。
そこで、本発明の目的は、上記従来技術の問題点を解決
し、回路規模を大きくすることなく、入力データから自
動的に８点の接続極性を判定し、正しいコード・バイオ
レーションを検出することができる新規なコード・バイ
オレーション回路を提供することにある。
し、回路規模を大きくすることなく、入力データから自
動的に８点の接続極性を判定し、正しいコード・バイオ
レーションを検出することができる新規なコード・バイ
オレーション回路を提供することにある。
課題を解決するための手段
即ち、本発明により、ＡＭＩ信号の異なる極性で表現さ
れるバイナリ゛′０″”のうち、第１の極性のパ“０”
が２回続いたことを検出すると第１の検出信号を出力す
る第１の検出回路と、該第１の極性とは異なる第２の極
性の′０″′が２回続いたことを検出すると第２の検出
信号を出力する第２の検出回路と、該第１の検出信号を
得て、第１のイネーブル信号を所定の期間出力する第１
のイネーブル信号出力回路と、該第２の検出信号を得て
、第２のイネーブル信号を所定の期間出力する第２のイ
ネーブル信号出力回路と、該第１のイネーブル信号と該
第２検出信号とを入力として、該第１のイネーブル信号
出力期間中に該第２の検出信号が入力された場合にコー
ド・バイオレーション検出信号を出力する第１のコード
・バイオレーンヨン検出回路と、該第２のイネーブル信
号と該第１検出信号とを入力として、該第２のイネーブ
ル信号出力期間中に該第１の検出信号が入力された場合
にコード・バイオレーション検出信号を出力する第２の
コード・バイオレーション検出回路とを備えることを特
徴とするコード・バイオレーンヨン検出回路が提供され
る。
れるバイナリ゛′０″”のうち、第１の極性のパ“０”
が２回続いたことを検出すると第１の検出信号を出力す
る第１の検出回路と、該第１の極性とは異なる第２の極
性の′０″′が２回続いたことを検出すると第２の検出
信号を出力する第２の検出回路と、該第１の検出信号を
得て、第１のイネーブル信号を所定の期間出力する第１
のイネーブル信号出力回路と、該第２の検出信号を得て
、第２のイネーブル信号を所定の期間出力する第２のイ
ネーブル信号出力回路と、該第１のイネーブル信号と該
第２検出信号とを入力として、該第１のイネーブル信号
出力期間中に該第２の検出信号が入力された場合にコー
ド・バイオレーション検出信号を出力する第１のコード
・バイオレーンヨン検出回路と、該第２のイネーブル信
号と該第１検出信号とを入力として、該第２のイネーブ
ル信号出力期間中に該第１の検出信号が入力された場合
にコード・バイオレーション検出信号を出力する第２の
コード・バイオレーション検出回路とを備えることを特
徴とするコード・バイオレーンヨン検出回路が提供され
る。
昨月
本発明のコード・バイオレーション検出回路は、ＡＭＩ
信号の２種のハイナＩＪ”０”のうち、第１の極性の０
″′が２回続いたことを検出する第１の検出回路と、第
１の極性とは異なる第２の極性の” ｏ ”が２回続い
たことを検出する第２の検出回路と、第１の検出回路の
検出信号によりあらかじめ定められた期間だけイネーブ
ル信号を出力する第１のイネーブル信号出力回路と、第
２の検出回路の検出信号によりあらかじめ定められた期
間だけイネーブル信号を出力する第２のイネーブル信号
出力回路と第１のイネーブル信号出力回路の出力と第２
の検出回路の出力を入力とし、イネーブル信号出力中に
検出信号があった時に信号を出力する第１のコード・バ
イオレーンヨン検出回路と、第２のイネーブル信号出力
回路と第１の検出回路の出力とを入力として、イネーブ
ル信号出力中に検出信号があった時に信号を出力する第
２のコード・バイオレーション検出回路とを有している
。
信号の２種のハイナＩＪ”０”のうち、第１の極性の０
″′が２回続いたことを検出する第１の検出回路と、第
１の極性とは異なる第２の極性の” ｏ ”が２回続い
たことを検出する第２の検出回路と、第１の検出回路の
検出信号によりあらかじめ定められた期間だけイネーブ
ル信号を出力する第１のイネーブル信号出力回路と、第
２の検出回路の検出信号によりあらかじめ定められた期
間だけイネーブル信号を出力する第２のイネーブル信号
出力回路と第１のイネーブル信号出力回路の出力と第２
の検出回路の出力を入力とし、イネーブル信号出力中に
検出信号があった時に信号を出力する第１のコード・バ
イオレーンヨン検出回路と、第２のイネーブル信号出力
回路と第１の検出回路の出力とを入力として、イネーブ
ル信号出力中に検出信号があった時に信号を出力する第
２のコード・バイオレーション検出回路とを有している
。
即ち、前述した従来のコード・バイオレーンヨン検出回
路に対して、本発明により提供されるコード・バイオレ
ーション検出は、入力データから自動的に８点の接続極
性を判定し、然る後に正しいコード・バイオレーンヨン
を検出するという独自の構成を備えており、また、回路
の規模が必要以上に拡大することもない。
路に対して、本発明により提供されるコード・バイオレ
ーション検出は、入力データから自動的に８点の接続極
性を判定し、然る後に正しいコード・バイオレーンヨン
を検出するという独自の構成を備えており、また、回路
の規模が必要以上に拡大することもない。
以下に図面を参照して本発明をより具体的に詳述するが
、以下に開示するものは本発明の一実施例に過ぎず、本
発明の技術的範囲を何ら限定するもきではない。
、以下に開示するものは本発明の一実施例に過ぎず、本
発明の技術的範囲を何ら限定するもきではない。
ス適あ
第１図は本発明に従って構成されたコード・バイオレー
ション検出回路の構成例を示す図である。
ション検出回路の構成例を示す図である。
このコード・バイオレーション検出回路は、８点の１対
の受信入力端子Ｌ ２とコード・バイオレーション検出
信号出力１１との間に構成されている。即ち、この回路
では、受信入力端子１に接続されたＡＭＩ／バイナリ変
換回路３を備えており、該変換回路３の一方の出力には
、”十〇’″連続検出回路４、イネーブル信号出力回路
６およびＡＮＤ回路８が接続されている。また、変換回
路３の他方には、同様に、″−０″′連続検出回路５、
イネーブル信号出力回路７およびＡＮＤ回路９が接続さ
れている。これら１対のＡＮＤ回路８および９の出力は
、○Ｒ回路１０を介してコード・バイオレーション検出
信号出力１１に接続されており、更に、”＋Ｑ”連続検
出回路４の出力Ｌ Ａ Ｎ Ｄ回路９の入力、”−ｏ’
″連続検出回路５の出力とＡＮＤ回路８の入力とが互い
に接続されている。
の受信入力端子Ｌ ２とコード・バイオレーション検出
信号出力１１との間に構成されている。即ち、この回路
では、受信入力端子１に接続されたＡＭＩ／バイナリ変
換回路３を備えており、該変換回路３の一方の出力には
、”十〇’″連続検出回路４、イネーブル信号出力回路
６およびＡＮＤ回路８が接続されている。また、変換回
路３の他方には、同様に、″−０″′連続検出回路５、
イネーブル信号出力回路７およびＡＮＤ回路９が接続さ
れている。これら１対のＡＮＤ回路８および９の出力は
、○Ｒ回路１０を介してコード・バイオレーション検出
信号出力１１に接続されており、更に、”＋Ｑ”連続検
出回路４の出力Ｌ Ａ Ｎ Ｄ回路９の入力、”−ｏ’
″連続検出回路５の出力とＡＮＤ回路８の入力とが互い
に接続されている。
以上のように構成された本発明に係るコード・バイオレ
ーション検出回路の動作は以下のようなものである。即
ち、第２図は、第１図の回路の動作を説明するためのタ
イミイク図である。尚、第２図において、Ｓ点データは
第７図で示したフレーム構成のうちＴＥからＮＴ力方向
デーつてＢ１、Ｂ２、Ｄのデータはすべてパ０″″であ
る。
ーション検出回路の動作は以下のようなものである。即
ち、第２図は、第１図の回路の動作を説明するためのタ
イミイク図である。尚、第２図において、Ｓ点データは
第７図で示したフレーム構成のうちＴＥからＮＴ力方向
デーつてＢ１、Ｂ２、Ｄのデータはすべてパ０″″であ
る。
Ｓ点データは、ＡＭＩ／バイナリ変換回路３によって２
つのバイナリ出力に変換される。第２図に示す信号ａお
よびｂが、変換回路３によって変換された信号であり、
信号ａは＋０″″を、ｂは−０″″を受信したことをそ
れぞれ示している。
つのバイナリ出力に変換される。第２図に示す信号ａお
よびｂが、変換回路３によって変換された信号であり、
信号ａは＋０″″を、ｂは−０″″を受信したことをそ
れぞれ示している。
信号ａ、ｂは、連続検出回路４および５にそれぞれ入力
され、＋０″゛が２回続いた場合は゛＋０″′連続検出
回路４の出力Ｃから検出信号が出力され、′°−Ｏ″°
が２回続いた場合には゛’−ｏ’″連続検出回路５の出
力ｄから検出信号が出力される。
され、＋０″゛が２回続いた場合は゛＋０″′連続検出
回路４の出力Ｃから検出信号が出力され、′°−Ｏ″°
が２回続いた場合には゛’−ｏ’″連続検出回路５の出
力ｄから検出信号が出力される。
第２図ではフレームビットＦと前のフレームの最終ビッ
トのバランスビットＬが”十Ｑ’″となっており、ｔａ
ＯのタイミングでＣに゛’十Ｑ”連続検出信号が出力さ
れる。この信号によりイネーブル信号出力回、路５が動
作し１４ビア）の期間出力ｅよりイネーブル信号が出力
される。
トのバランスビットＬが”十Ｑ’″となっており、ｔａ
ＯのタイミングでＣに゛’十Ｑ”連続検出信号が出力さ
れる。この信号によりイネーブル信号出力回、路５が動
作し１４ビア）の期間出力ｅよりイネーブル信号が出力
される。
また、正しいコード・バイオレーションであるフレーム
ビット付のバランスビットＬとフレームピッ）Ｆにより
タイミングｔａ１３に’−ｏ”連続検出回路６の検出信
号が出力ｄに出力される。この時イネーブル信号出力回
路７もイネーブル信号を１４ビット期間に亘って出力ｆ
に出力する。即ち、タイミングｔａ１３において、信号
線ｅ上のイネーブル信号はイネーブル期間となっており
、ＡＮＤ８の出力は” １ ” となる。従って、コー
ド・バイオレーション検出信号端子１１にはパ１″′が
出力される。
ビット付のバランスビットＬとフレームピッ）Ｆにより
タイミングｔａ１３に’−ｏ”連続検出回路６の検出信
号が出力ｄに出力される。この時イネーブル信号出力回
路７もイネーブル信号を１４ビット期間に亘って出力ｆ
に出力する。即ち、タイミングｔａ１３において、信号
線ｅ上のイネーブル信号はイネーブル期間となっており
、ＡＮＤ８の出力は” １ ” となる。従って、コー
ド・バイオレーション検出信号端子１１にはパ１″′が
出力される。
一方、フレームビットＦと前のフレームの゛“０”デー
タによる同極性の” Ｏ” （第２図では′＋０″″）
の連続検出信号は、タイミングｔｂＱに出力されるので
、信号線ｆのイネーブル信号出力期間に一致することは
ない。従って、ＡＮＤ回路９の出力は′０″のままであ
る。
タによる同極性の” Ｏ” （第２図では′＋０″″）
の連続検出信号は、タイミングｔｂＱに出力されるので
、信号線ｆのイネーブル信号出力期間に一致することは
ない。従って、ＡＮＤ回路９の出力は′０″のままであ
る。
以上バコード・ハイオレーノヨンが”−ｏ’″側、即ち
８点の接続が正ｆｉｆある場合についての説明であるが
、８点の接続が逆になった場合には、コード・バイオレ
ーション検出時にＡＮＤ９が”Ｖ″を出力し、コード・
バイオレーション検出信号出力端子１１にｌ″″が出力
される。
８点の接続が正ｆｉｆある場合についての説明であるが
、８点の接続が逆になった場合には、コード・バイオレ
ーション検出時にＡＮＤ９が”Ｖ″を出力し、コード・
バイオレーション検出信号出力端子１１にｌ″″が出力
される。
このように、本発明に係る回路では、８点での接続の正
逆によらず正しいコード・バイオレーションの検出がで
きる。
逆によらず正しいコード・バイオレーションの検出がで
きる。
発明の替果
以上説すしたように、本発明により提供されるコード・
バイオレーション検出回路では、８点の接続の極性を自
動的に判定することにより、８点の接続の極性によらず
正しいコート・バイオレーションの検出ができる。
バイオレーション検出回路では、８点の接続の極性を自
動的に判定することにより、８点の接続の極性によらず
正しいコート・バイオレーションの検出ができる。
また、この本発明に係る回路の構成は極めて簡明であり
、実用的に利用することができる。
、実用的に利用することができる。
第１図は、本発明の実施例の構成を示す回路図であり、
第２図は、第１図に示す回路の動作を説明するタイミン
グチャートであり、 第３図は、従来のコート・ハイオレーンヨン検出回路の
構成を示す回路図であり、 第４図および第５図は、第３図に示した回路の動作をそ
れぞれ説明するタイミンクチャートであり、 第６図は、ｌ５ＤＮにおけるインタフェースのＣＣＩＴ
Ｔ参照モデルを示した図であり、第７図は、ＣＣＩＴＴ
参照点Ｓ点におけるチャネルとフレームの構成を示す図
であり、第８図は、コード・バイオレーションを説明す
る図である。 ■ 〔主な参照番号〕 １．２・・８点受信入力端子、 ３・・・・ＡＭＩ／バイナリ変換回路、４・・・・ ”
＋Ｑ’”連続検出回路、５．７・・イネーブル信号発生
回路、 ６・・・・ ”−ｏ ”連続検出回路、８．９・・ＡＮ
Ｄ回路、ｌＯ・・・・ＯＲ回路、１１・・・・コード・
バイオレーション検出信号出力端子、 −１２・・・・ ”＋Ｑ’″コード・バイオレーション
検出回路、 １３・・・・ ” −ｏ ” コード・バイオレーショ
ン検出回路、 １４・・・・ ”＋Ｑ’″コード・バイオレーション検
出信号出力端子、 １５・・・・ ” −ｏ ” コード・バイオレーショ
ン検出信号出力端子、
グチャートであり、 第３図は、従来のコート・ハイオレーンヨン検出回路の
構成を示す回路図であり、 第４図および第５図は、第３図に示した回路の動作をそ
れぞれ説明するタイミンクチャートであり、 第６図は、ｌ５ＤＮにおけるインタフェースのＣＣＩＴ
Ｔ参照モデルを示した図であり、第７図は、ＣＣＩＴＴ
参照点Ｓ点におけるチャネルとフレームの構成を示す図
であり、第８図は、コード・バイオレーションを説明す
る図である。 ■ 〔主な参照番号〕 １．２・・８点受信入力端子、 ３・・・・ＡＭＩ／バイナリ変換回路、４・・・・ ”
＋Ｑ’”連続検出回路、５．７・・イネーブル信号発生
回路、 ６・・・・ ”−ｏ ”連続検出回路、８．９・・ＡＮ
Ｄ回路、ｌＯ・・・・ＯＲ回路、１１・・・・コード・
バイオレーション検出信号出力端子、 −１２・・・・ ”＋Ｑ’″コード・バイオレーション
検出回路、 １３・・・・ ” −ｏ ” コード・バイオレーショ
ン検出回路、 １４・・・・ ”＋Ｑ’″コード・バイオレーション検
出信号出力端子、 １５・・・・ ” −ｏ ” コード・バイオレーショ
ン検出信号出力端子、
Claims (1)
- 【特許請求の範囲】 ＡＭＩ信号において互いに異なる極性で表現される１対
のバイナリ“０”のうち、第１の極性の“０”が２回続
いたことを検出すると第１の検出信号を出力する第１の
検出回路と、該第１の極性とは異なる第２の極性の“０
”が２回続いたことを検出すると第２の検出信号を出力
する第２の検出回路と、 該第１の検出信号を得て、第１のイネーブル信号を所定
の期間出力する第１のイネーブル信号出力回路と、 該第２の検出信号を得て、第２のイネーブル信号を所定
の期間出力する第２のイネーブル信号出力回路と、 該第１のイネーブル信号と該第２検出信号とを入力とし
て、該第１のイネーブル信号出力期間中に該第２の検出
信号が入力された場合にコード・バイオレーション検出
信号を出力する第１のコード・バイオレーション検出回
路と、 該第２のイネーブル信号と該第１検出信号とを入力とし
て、該第２のイネーブル信号出力期間中に該第１の検出
信号が入力された場合にコード・バイオレーション検出
信号を出力する第２のコード・バイオレーション検出回
路と を備えることを特徴とするコード・バイオレーション検
出回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63132950A JPH0636511B2 (ja) | 1988-05-31 | 1988-05-31 | コード・バイオレーション検出回路 |
| CA000600860A CA1329836C (en) | 1988-05-31 | 1989-05-31 | Code violation detection circuit for use in ami signal transmission |
| DE68919437T DE68919437T2 (de) | 1988-05-31 | 1989-05-31 | Schaltungsanordnung zur Detektion von Kodeverletzungen in AMI-Signalübertragung. |
| EP89109849A EP0344751B1 (en) | 1988-05-31 | 1989-05-31 | Code violation detection circuit for use in AMI signal transmission |
| US07/359,307 US4962509A (en) | 1988-05-31 | 1989-05-31 | Code violation detection circuit for use in AMI signal transmission |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63132950A JPH0636511B2 (ja) | 1988-05-31 | 1988-05-31 | コード・バイオレーション検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01302946A true JPH01302946A (ja) | 1989-12-06 |
| JPH0636511B2 JPH0636511B2 (ja) | 1994-05-11 |
Family
ID=15093287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63132950A Expired - Fee Related JPH0636511B2 (ja) | 1988-05-31 | 1988-05-31 | コード・バイオレーション検出回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4962509A (ja) |
| EP (1) | EP0344751B1 (ja) |
| JP (1) | JPH0636511B2 (ja) |
| CA (1) | CA1329836C (ja) |
| DE (1) | DE68919437T2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0414336A (ja) * | 1990-05-08 | 1992-01-20 | Ando Electric Co Ltd | Ｉｓｄｎのバイオレーション制御回路 |
| US5193087A (en) * | 1990-05-16 | 1993-03-09 | Tadiran, Ltd. | Electronic digital cross-connect system having bipolar violation transparency |
| JP2957665B2 (ja) * | 1990-09-07 | 1999-10-06 | 富士通株式会社 | Ｈｄｂ３，ａｍｉ符号則違反検出装置 |
| US5473328A (en) * | 1992-11-13 | 1995-12-05 | Sony Corporation | Method and apparatus for transmitting digital data |
| EP0667533A3 (en) * | 1994-02-14 | 1996-06-12 | Hewlett Packard Co | Signal loss detector. |
| US20080054945A1 (en) * | 2006-08-31 | 2008-03-06 | El-Kik Tony S | Method and apparatus for loss-of-clock detection |
| JP2010258985A (ja) * | 2009-04-28 | 2010-11-11 | Sony Corp | 信号処理装置、及び誤り訂正方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3163492D1 (en) * | 1980-07-22 | 1984-06-14 | Siemens Ag | Regenerator with tester for violation of the coding rule |
| DE3214622A1 (de) * | 1982-04-20 | 1983-10-20 | Siemens AG, 1000 Berlin und 8000 München | Coderegelverletzungspruefer fuer digitale signale im ami-code |
| IT8324267A0 (it) * | 1983-12-20 | 1983-12-20 | Italtel Spa | Disposizione circuitale atta a rilevare il tasso di errore in sistemi di trasmissione di tipo numerico. |
-
1988
- 1988-05-31 JP JP63132950A patent/JPH0636511B2/ja not_active Expired - Fee Related
-
1989
- 1989-05-31 DE DE68919437T patent/DE68919437T2/de not_active Expired - Fee Related
- 1989-05-31 EP EP89109849A patent/EP0344751B1/en not_active Expired - Lifetime
- 1989-05-31 CA CA000600860A patent/CA1329836C/en not_active Expired - Lifetime
- 1989-05-31 US US07/359,307 patent/US4962509A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4962509A (en) | 1990-10-09 |
| DE68919437T2 (de) | 1995-06-29 |
| EP0344751A3 (en) | 1991-07-24 |
| EP0344751A2 (en) | 1989-12-06 |
| CA1329836C (en) | 1994-05-24 |
| JPH0636511B2 (ja) | 1994-05-11 |
| DE68919437D1 (de) | 1995-01-05 |
| EP0344751B1 (en) | 1994-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58200654A (ja) | 通信装置 | |
| US6385319B1 (en) | Encoding circuit and method of detecting block code boundary and establishing synchronization between scrambler and descrambler | |
| JP2811323B2 (ja) | 加入者線極性判定回路 | |
| JPH01302946A (ja) | コード・バイオレーション検出回路 | |
| EP0151430A2 (en) | Detector | |
| US4569046A (en) | Method of, and a terminal for, transmitting bytes to a bus | |
| US4771421A (en) | Apparatus for receiving high-speed data in packet form | |
| US4255813A (en) | Dicode transmission system | |
| EP0479607A2 (en) | Method and arrangement for detecting framing bit sequence in digital data communications system | |
| US6889272B1 (en) | Parallel data bus with bit position encoded on the clock wire | |
| JPH0595566A (ja) | デイジタル信号伝送装置 | |
| JPS61101142A (ja) | デ−タ保護回路 | |
| JP2869284B2 (ja) | シグナリング信号誤り保護回路 | |
| CA1189928A (en) | Full-duplex transmission of bit streams serially and in bit-synchronism on a bus between two terminals | |
| US7324560B2 (en) | Recovering clock and frame information from data stream | |
| JPH0124386B2 (ja) | ||
| JPH065831B2 (ja) | 信号フレ−ムの伝送方式 | |
| SU526939A1 (ru) | Устройство дл передачи и приема дискретной информации | |
| JP2999020B2 (ja) | 音声ミキシング部におけるグルーピング処理方式 | |
| JPH04302529A (ja) | ディジタル伝送用復号器 | |
| JPH01101749A (ja) | 補助信号伝送方法 | |
| JPS609248A (ja) | デ−タ交換システム | |
| JPH0530336B2 (ja) | ||
| JPH01311637A (ja) | フレーム同期データ検出装置 | |
| JPS6313446A (ja) | デ−タ誤り訂正回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |