CN112422256B - 数字时钟和数据恢复的快速初始相位搜索的装置和方法 - Google Patents
数字时钟和数据恢复的快速初始相位搜索的装置和方法 Download PDFInfo
- Publication number
- CN112422256B CN112422256B CN201910784610.8A CN201910784610A CN112422256B CN 112422256 B CN112422256 B CN 112422256B CN 201910784610 A CN201910784610 A CN 201910784610A CN 112422256 B CN112422256 B CN 112422256B
- Authority
- CN
- China
- Prior art keywords
- sample
- phases
- phase
- different
- edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 68
- 238000011084 recovery Methods 0.000 title abstract description 6
- 230000005540 biological transmission Effects 0.000 claims abstract description 18
- 238000005070 sampling Methods 0.000 claims description 39
- 238000004364 calculation method Methods 0.000 claims description 20
- 230000004044 response Effects 0.000 claims description 8
- 230000006870 function Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 18
- 238000004891 communication Methods 0.000 description 7
- 238000012549 training Methods 0.000 description 6
- 101000821257 Homo sapiens Syncoilin Proteins 0.000 description 5
- 102100021919 Syncoilin Human genes 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000013500 data storage Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000012952 Resampling Methods 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003607 modifier Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/0033—Correction by delay
- H04L7/0037—Delay of clock signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Dc Digital Transmission (AREA)
Abstract
本发明题为“数字时钟和数据恢复的快速初始相位搜索的装置和方法”。公开了与选择信号的样本相位相关的系统、装置和方法。一种方法包括:通过多个不同的样本相位对包括多个符号的信号进行采样,以获得多个符号中的每个在多个不同的样本相位中的每个处的样本值。信号是从共享传输介质接收的。该方法还包括:基于样本值确定对应于符号边沿的多个不同的样本相位的边沿样本相位。该方法还包括:基于所确定的边沿样本相位确定多个不同的样本相位的中心样本相位,并且使用所确定的中心样本相位来确定符号的值。
Description
技术领域
本公开总体涉及为数字时钟和数据恢复(DCDR)设置初始相位,更具体地讲,涉及通过有线局域网的共享传输介质接收的信号的DCDR。
背景技术
在数据通信中,识别信号的适当样本相位是有用的。在符号的中心附近的样本相位通常是最佳的样本相位。当样本相位接近符号之间的过渡(例如边沿)时,会很有可能发生错误,尤其是在易于产生噪声和干扰的环境中。汽车环境是这样一种可能易于产生噪声和干扰的环境。更复杂的是,所接收的分组可来自多个不同的发射器,分组的符号可能不在时间上彼此对准。因此,可能需要为不同接收的分组中的每个找到合适的采样相位。
附图说明
尽管本公开以特别指出并清楚地要求保护特定实施方案的权利要求作出结论,但是当结合附图阅读时,可以根据以下描述中更容易地确定本公开范围内的实施方案的各种特征和优点,其中:
图1是根据一些实施方案的网络段的一部分的框图;
图2是根据一些实施方案的眼图;
图3是根据一些实施方案的符号采样图;
图4是示出根据一些实施方案的从多个不同样本相位中选择信号的样本相位的方法的流程图;
图5是根据一些实施方案的另一符号采样图;
图6是示出根据一些实施方案的确定边沿样本相位的方法的流程图;
图7是根据一些实施方案的又一符号采样图;
图8是示出根据一些实施方案的确定边沿样本相位的另一方法的流程图;
图9是示出根据一些实施方案的确定边沿样本相位的又一方法的流程图;
图10是根据一些实施方案的物理层装置的框图;并且
图11是可以在一些实施方案中使用的计算装置的框图。
具体实施方式
在以下详细描述中,对附图进行了参考,这些附图构成了本公开的一部分,并且在附图中通过图示的方式示出了可以实践本公开的实施方案的特定示例。足够详细地描述了这些实施方案,以使得本领域普通技术人员能够实践本公开。然而,可以利用本文实现的其它实施方案,并且可以在不脱离本公开的范围的情况下进行结构、材料和工艺改变。
本文呈现的图示并不意味着是任何特定方法、系统、装置或结构的实际视图,而仅是用于描述本公开的实施方案的理想化表示。在一些情况下,为了方便读者,各个附图中的类似结构或部件可以保留相同或相似的编号;然而,编号的相似性并不一定意味着结构或部件在尺寸、组成、配置或任何其它属性上是相同的。
以下描述可以包括帮助使得本领域普通技术人员能够实践所公开的实施方案的示例。术语“示例性”、“举例”和“例如”的使用意味着相关描述是解释性的,并且尽管本公开的范围旨在包含示例和合法等同物,但是这些术语的使用并非旨在将实施方案或本公开的范围限制于指定的部件、步骤、特征、功能等。
将容易理解的是,如本文总体描述的和附图中示出的实施方案的部件可以以各种不同的配置来布置和设计。因此,各种实施方案的以下描述不旨在限制本公开的范围,而是仅代表各种实施方案。虽然可以在附图中呈现实施方案的各个方面,但是除非特别指出,否则附图不一定按比例绘制。
此外,除非本文另有说明,否则所示出和描述的特定实现方式仅是示例,并且不应被解释为实现本公开的唯一方式。元件、电路和功能可以以框图形式示出,以免被不必要的细节模糊本公开。相反,除非本文另有说明,否则所示出和描述的特定实现方式仅是示例性的,并且不应被解释为实现本公开的唯一方式。另外,块定义和各种块之间的逻辑划分是特定实现方式的示例。对于本领域普通技术人员将显而易见的是,本公开可以通过许多其它划分解决方案来实践。在大多数情况下,省略了关于时序考虑等细节,其中这些细节对于获得对本公开的完整理解不是必需的并且是在相关领域的普通技术人员的能力范围内。
本领域普通技术人员将理解,可以使用各种不同技术和技艺中的任何一种来表示信息和信号。为了清楚地呈现和描述,一些附图可以将信号示出为单个信号。本领域普通技术人员将理解,信号可以表示信号总线,其中总线可以具有各种位宽度,并且本公开可以在任何数量的数据信号(包括单个数据信号)上实现。
结合本文所公开的实施方案描述的各种示例性逻辑块、模块和电路可使用被设计为执行本文所述功能的通用处理器、专用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑装置、离散门或晶体管逻辑、离散硬件部件、或它们的任何组合来实现或执行。通用处理器(本文也可以称为主处理器或简称为主机)可以是微处理器,但是替代地,处理器可以是任何传统的处理器、控制器、微控制器或状态机。处理器还可以实现为计算装置的组合,诸如DSP和微处理器、多个微处理器、一个或多个微处理器结合DSP核、或任何其它这样的配置的组合。当包括处理器的通用计算机被配置为执行与本公开的实施方案相关的计算指令(例如,软件代码)时,该通用计算机被视为专用计算机。
可以就被描绘为流程图、流程图表、结构图或框图的过程来描述实施方案。尽管流程图可以将操作性动作描述为顺序过程,但是这些动作中的许多能够以另一顺序、并行或基本同时地执行。另外,可以重新安排动作的顺序。过程可以对应于方法、线程、功能、程序、子例程、子程序、其它结构或其组合。此外,本文公开的方法可以用硬件、软件或两者来实现。如果以软件实现,则可以将功能作为一个或多个指令或代码存储或传输到计算机可读介质上。计算机可读介质包括计算机存储介质和通信介质二者,通信介质包括便于将计算机程序从一个地方传送到另一个地方的任何介质。
除非明确说明这种限制,否则本文中使用诸如“第一”、“第二”等名称对元件的任何引用不限制这些元件的数量或顺序。相反,这些名称在本文中可以用作在两个或多个元件之间或元件的实例之间进行区分的便利方法。因此,对第一元件和第二元件的引用并不意味着此处仅可以采用两个元件或者第一元件必须以某种方式在第二元件之前。另外,除非另有说明,否则一组元件可以包括一个或多个元件。
如本文所用,关于给定参数、特性或条件的术语“大致”意味着并且包括本领域普通技术人员将理解通过小的变化程度(诸如在可接受的制造公差内)满足给定参数、特性或条件的程度。举例来说,取决于被大致满足的特定参数、特性或条件,参数、特性或条件可以被满足至少90%、被满足至少95%或甚至被满足至少99%。
诸如汽车、卡车、公共汽车、船舶和/或飞行器的车辆可以包括车辆通信网络。车辆通信网络的复杂性可以根据网络内电子装置的数量而变化。例如,先进的车辆通信网络可以包括用于例如发动机控制、变速器控制、安全控制(例如,防抱死制动)和排放控制的各种控制模块。为了支持这些模块,汽车行业依赖于各种通信协议。
10SPE(即,10Mbps单对以太网)是电气和电子工程师协会目前正在开发的作为规范IEEE 802.3cgTM的网络技术规范。10SPE可以用于在多点网络上提供无冲突的确定性传输。IEEE802.3cgTM定义10BASE-T1S(也称为“cg”)以用于汽车传感器、音频、其它装置或其组合。10BASE-T1S也可以用于背板和物联网(IoT)网络。cg规范针对每秒10兆比特(Mbps)的多点总线,该总线使用具有物理层冲突避免(PLCA)的载波侦听多路访问(CSMA)。
在使用有线局域网(例如,以太网)的某些环境中,可能期望快速识别信号的合适采样相位。对于基于多采样的数字时钟和数据恢复(CDR)(DCDR),通常需要相对大量的训练数据来确定可接受的采样相位(例如,最佳采样相位)。传统地,用于点对点链路的CDR使用不同的编码方案,并且依赖于链路连接之前的扩展数字信号处理(DSP)训练时段。然而,10SPE帧结构包括以SYNC模式为前缀的帧前导码,SYNC模式仅包括十个符号(例如,在差分曼彻斯特编码(DME)代码中,一个符号约为40纳秒)。结果是,10SPE帧前导码没有足够的数据用于传统CDR训练以找到最佳采样相位。更复杂的是,10SPE包括旨在产生共模干扰(例如,高共模创建事件)的严格测试(例如,大量电流注入(BCI)和直接功率注入(DPI)测试),以及可能需要哪些以太网装置通过。由于10SPE帧前导码的短小,期望在若干符号(例如,小于或等于十个符号)内找出最佳采样相位。
本文所公开的实施方案能够在相对嘈杂且具有相对高水平的干扰的条件下进行快速(例如,在十个或更少的符号内)和可靠的CDR,使得本文公开的实施方案适用于汽车环境的10SPE T1S。例如,本文公开的实施方案针对基于10SPE中涉及的多采样的DCDR,用于改善抖动/干扰容限。而且,本文公开的实施方案使得能够以几比特/符号从信号和时钟恢复数据。结果是,本文公开的实施方案在非常嘈杂的环境(例如,汽车环境)中实现稳健且可靠的CDR,通过严格的BCI和DPI汽车测试,并且在大约十个或更少的符号内(例如,在八个符号、六个符号、甚至在三或四个符号内)确定最佳采样相位,使DCDR能够正常工作并恢复完整的10SPE帧。本文公开了两种不同的解决方案,以取代传统的训练阶段,以在几个符号内找到最佳采样相位。
本文公开的实施方案使用正交时钟来对接收的信号进行过采样。DCDR使用过采样来识别比特的边界(例如,符号)。为了在几个符号内找到DCDR的最佳初始相位,引入相位搜索块以代替传统系统中使用的训练阶段。相位搜索块计数每个采样相位的边沿数量,并选择具有最大边沿的相位作为初始相位。通过该电路,可以在十个或更少符号(例如,位时间)内设置DCDR初始相位。这使得DCDR能够通过前导码的开始来锁定(例如,在前导码之前使用SYNC模式的位-在10SPE帧中存在两个SYNC,并且在第一个SYNC内获得锁定是有帮助的,这是因为第二个SYNC用于确定4B5B解码的5B边界),使DCDR能够解码整个帧。这是有用的,因为前导码时间用于使乘法解扰器同步,并且可以在将来用于操作维护管理(OAM)字段。
图1是根据一些实施方案的包括链路层装置、MAC共享传输介质106和物理层(PHY)装置、PHY 102的网络段100的功能框图。作为非限制性示例,网络段100可以是多点网络的片段、多点子网络的片段、混合媒体网络的片段或其组合或其子组合。作为非限制性示例,网络段100可以是以下项的一部分或包括以下项中的一个或多个:微控制器型嵌入式系统,用户型计算机,计算机服务器,笔记本计算机,平板电脑,手持装置,移动装置,无线耳塞装置或耳机装置,有线耳塞或耳机装置,电器子系统,照明子系统,声音子系统,建筑物控制系统,(例如但不限于用于安全或公用设施使用的)住宅监测系统系统,电梯系统或子系统,(例如但不限于用于地上列车、地下列车、电车或公共汽车的)公共交通控制系统,汽车系统或汽车子系统,或工业控制系统,但不限于此。
PHY 102可以被配置为与MAC 104交互。作为非限制性示例,PHY102和/或MAC 104可以是包括存储器和/或被配置用于执行本文描述的实施方案的全部或部分的逻辑的芯片封装件。作为非限制性示例,PHY 102和MAC 104可以分别实现为单独的芯片封装件或单芯片封装件(例如,系统级封装件(SIP))中的电路(例如,集成电路)。
PHY 102还与作为物理介质的共享传输介质106交互,该物理介质是用于节点的通信路径,该节点是网络段100的一部分或者是网络段100作为其一部分的网络的一部分,包括包含PHY 102和MAC 104的节点。作为非限制性示例,共享传输介质106可以是例如用于单对以太网的单个双绞线(例如,无屏蔽双绞线或UTP)。
在一些实施方案中,网络段100可以用在汽车环境中。以非限制性示例举例,网络段100可以被配置为将车辆中的一个或多个传感器连接到计算机或控制器。同样以非限制性示例举例,PHY 102可以用在10BASE-T1S端点和交换机中。
差分曼彻斯特编码(DME)用于编码时钟和数据。PHY 102有时可以用作一个或多个这样的编码信号的接收器,该编码信号可以通过共享传输介质106接收。接收信号的时钟和数据被解码。在10SPE系统中,不提供用于培训以启用CDR的时间或模式。因此,PHY 102需要被配置为快速识别合适的样本相位。
图2是根据一些实施方案的眼图200。眼图200包括在对应于不同逻辑电平的不同电压电平之间上升和下降的信号206。在图2所示的示例中,信号206被配置为在包括逻辑电平高和逻辑电平低的两个电压之间转换。
当PHY 102(图1)接收信号206时,PHY 102对信号206进行采样,以确定信号206对于由信号206传送的每个符号是处于逻辑电平高还是处于逻辑电平低。在对信号206进行采样中,最佳采样相位将位于每个符号的中心202处。如果符号的边沿204是已知的或被检测到,并且每个符号的时间长度是已知的,则可以确定中心202。
本文公开的实施方案使得能够通过对信号206的过采样来检测所接收信号206中的符号的边沿204。以非限制性示例举例,可以使用四次多采样(每个符号四个样本)。结果是,可以使用四个不同的样本相位a、b、c、d来对信号206进行采样。一旦被检测到,边沿204可以用于估计四个不同的样本相位a、b、c、d中的哪一个可能靠近中心202。
应该注意,如图2所示,在一些实施方案中,样本相位a、b、c、d可以在时间上大致等间隔。然而,在一些实施方案中,在不脱离本文公开的实施方案的情况下,样本相位a、b、c、d可以以不等的时间间隔隔开。
图3是根据一些实施方案的符号采样图300。符号采样图300包括信号302。信号302包括符号304、306、308、310、312、314、316。如前所述,信号302可以被多采样(例如,每个符号多于一个样本)。在图3的示例中,通过样本相位a、b、c、d对信号302进行四次多采样(每个符号四个样本)。样本相位a具有来自符号304至316中的每个的一个样本值。结果是,a=[a0a1 a2 a3 a4 a5 a6...]。类似地,样本相位b、c和d各自具有来自符号304至316中的每个的一个样本值。结果是,b=[b0 b1 b2 b3 b4 b5 b6...],c=[c0 c1 c2 c3 c4 c5 c6...],并且d=[d0 d1 d2 d3 d4 d5 d6...]。
本文提出了两种不同的解决方案,以找出样本相位a、b、c和d中的哪一个是边沿样本相位,从而可以确定中心样本相位。
图4是示出根据一些实施方案的从多个不同的样本相位(例如,图3的a、b、c、和d)选择信号(例如,图3的信号302)的样本相位(例如,中心样本相位)的方法400的流程图。一起参考图3和图4,在操作402中,方法400通过有线局域网(例如,图1的网络段100)的物理层的电路(例如,图1的PHY 102)通过多个不同的样本相位a、b、c、d对包括多个符号304至316的信号302进行采样,以获得多个符号304至316中的每个在多个不同的样本相位a、b、c、d中的每个处的样本值a0至d6。从可操作地耦接到PHY 102(图1)的共享传输介质106接收信号302。
在操作404中,方法400基于样本值a0至d6确定多个不同的样本相位a、b、c、d的对应于符号304至316的边沿的边沿样本相位。以下对于图5和图6的讨论一起示出了确定边沿样本相位的第一方法600。以下对于图7、图8和图9的讨论一起示出了确定边沿样本相位的第二方法800、900的两个子集。
在操作406中,方法400基于所确定的边沿样本相位确定多个不同的样本相位的对应于符号中心的中心样本相位。在一些实施方案中,基于边沿样本相位确定多个不同的样本相位a、b、c、d的对应于符号304至316中心的中心样本相位包括从边沿样本相位中将中心样本相位确定为约为符号时间长度一半的样本相位。以非限制性示例举例,如果边沿样本相位被确定为a,则b或c可以被确定为中心样本相位。同样以非限制性示例举例,如果边沿样本相位被确定为样本相位d,则b或c可以被确定为中心样本相位。
在操作408中,方法400使用操作406所确定的中心样本相位来确定符号的值。以非限制性示例举例,如果b被确定为中心样本相位,则可以将符号304至316的值确定为b=[b0b1 b2 b3 b4 b5 b6...]。同样以非限制性示例举例,如果c被确定为中心样本相位,则可以将符号304至316的值确定为c=[c0 c1 c2 c3 c4 c5 c6...]。
图5是根据一些实施方案的另一符号采样图500。符号采样图500包括图3的信号302、符号304至316、采样相位a、b、c、d和采样值a0至d6。另外,图5指示了采样值a0至d6的值。例如,a=[1-1 1 1-1 1-1...],b=[1-1 1 1-1 1-1...],c=[1-1 1 1-1 1-1...],并且d=[1-1 1 1-1 1-1...]。注意,采样的逻辑电平高由“1”表示,采样的逻辑电平低由“-1”表示。还应注意,为了图5和图6的目的,预定值可以用于表示逻辑电平高,并且预定值的负值可以用于表示逻辑电平低。
可以通过计数每个采样相位a、b、c、d处的边沿来确定边沿样本相位。这可以使用图6的方法600来完成。
图6是示出根据一些实施方案的确定边沿样本相位的方法600的流程图。一起参考图5和图6,在操作602中,对于多个不同的样本相位a、b、c、d中的每个样本相位,方法600在与样本相位对应的那些样本值以及与在时间上和该样本相位紧邻的样本相位对应的那些样本值之间执行异或(XOR)计算。例如,可以对应于紧接在该样本相位之前的样本相位来确定每个样本相位的边沿。更具体地,可以计算以下内容:
·e(a,n)=a(n)XOR d(n-1)
·e(b,n)=b(n)XOR a(n)
·e(c,n)=c(n)XOR b(n)
·e(d,n)=d(n)XOR c(n)
其中e(x,n)表示对于位n的样本相位x的边沿计算。
计算e(a,n)=a(n)XOR d(n-1)的结果是通过计算[1-1 1 1-1 1-1...]XOR[*1-11 1-1 1...]得到的,其使得e(a,n)=[*1 1 0 1 1 1...],其中“*”表示未知值。计算e(b,n)=b(n)XOR a(n)的结果是通过计算[1-1 1 1-1 1-1...]XOR[1-1 1 1-1 1-1...]得到的,其使得e(b,n)=[0 0 0 0 0 0 0...]。计算e(c,n)=c(n)XOR b(n)的结果是通过计算[1-1 1 1-1 1-1...]XOR[1-1 1 1-1 1-1...]得到的,其使得e(c,n)=[0 0 0 0 0 00...]。计算e(d,n)=d(n)XOR c(n)的结果是通过计算[1-1 1 1-1 1-1...]XOR[1-1 1 1-11-1...]得到的,其使得e(d,n)=[0 0 0 0 0 0 0...]。
在操作604中,方法600对每个XOR计算的结果求和以获得每个采样相位的总边沿数。每个样本相位a、b、c、d的总边沿数通过对e(x)(例如,e(a,n),e(b,n),e(c,n),e(d,n))中每个元素进行求和而给出,其由sum(e(x)=e(x,1)+e(x,2)+e(x,3)+...给出。例如,样本相位a的总边沿数通过对e(a,n)=[-1 1 0 1 1 1]中的元素进行求和而给出,其由1+1+0+1+1+1=5而给出。样本相位b、c、d的总边沿数通过对e(b,n)、e(c,n)和e(d,n)中每个元素进行求和而给出,其中的每个都是[0 0 0 0 0 0 0],使得b、c和d中的每个的总边沿数等于零([0 0 0 0 0 0 0]的总和为0)。
在操作606中,方法600将边沿样本相位确定为与每个XOR计算的结果中最大的总和相对应的样本相位。由于XOR计算的结果中最大的总和对应于这种情况(e(a,n)的总和=5,相比之下e(b,n)的总和=0,e(c,n)的总和=0,并且e(d,n)的总和=0)下的样本相位a,因此样本相位a被确定为边沿样本相位。
应该注意,在上面参考图5讨论的示例中,每个样本相位a、b、c、d的样本值与和在时间上紧接在该样本相位之前的样本相位的样本值进行XOR(即,a(n)与d(n-1)进行XOR,b(n)与a(n)进行XOR,c(n)与b(n)进行XOR,并且d(n)与c(n)进行XOR)。换句话说,在一些实施方案中,操作602包括在与样本相位对应的那些样本值与和在时间上紧接在该样本相位之前的样本相位对应的那些样本值之间执行XOR计算。
然而,在一些实施方案中,每个样本相位a、b、c、d的样本值可以与在时间上紧随该样本相位之后的样本相位的样本值进行XOR(即,a(n)可以与b(n)进行XOR,b(n)可以与c(n)进行XOR,c(n)可以与d(n)进行XOR,并且d(n)可以与a(n+1)进行XOR)。在这样的实施方案中,e(a,n)=[1-11 1-1 1-1...]XOR[1-1 1 1-1 1-1...]=[0 0 0 0 0 0 0...],e(b,n)=[1-1 1 1-1 1-1...]XOR[1-1 1 1-1 1-1...]=[0 0 0 0 0 0 0...],e(c,n)=[1-1 11-1 1-1...]=XOR[1-1 1 1-1 1-1...]=[0 0 0 0 0 0 0...],并且e(d,n)=[1-1 1 1-11-1...]XOR[-1 1 1-1 1-1*...]=[1 1 0 1 1 1*...]。结果是,每个样本相位a、b、c、d的总和e(x)分别为0、0、0和5。在这种情况下,d被选择作为边沿样本相位。换句话说,在一些实施方案中,操作602包括在与样本相位对应的那些样本值和与在时间上紧随该样本相位之后的样本相位对应的那些样本值之间执行XOR计算。应当注意,尽管+/-1分别用于示出逻辑电平高/低,但是在不脱离本文公开的实施方案的情况下,可以使用除+/-1之外的任何值(例如,+/-2,+/-3)代替+/-1。还应注意,由于e(x,n)是使用XOR计算确定的,因此在不脱离本文公开的实施方案的情况下,“1”和“0”可以用于代替+/-1表示信号302。
图7是根据一些实施方案的又一符号采样图700。符号采样图700包括图3的信号302。信号302包括图3的符号304至316、采样相位a、b、c、d和采样值a0至d6。另外,图7指示与图5类似的采样值a0至d6的值。例如,a=[1-1 1 1-1 1-1...],b=[1-1 1 1-1 1-1...],c=[1-1 1 1-1 1-1...],并且d=[1-1 1 1-1 1-1...]。
可以通过计算每个样本相位a、b、c、d处的符号时间的绝对和来确定边沿样本相位。这可以使用图8的方法800或图9的方法900来完成。
图8是示出根据一些实施方案的确定边沿样本相位的另一方法800的流程图。一起参考图7和图8,在操作802中,对于多个不同的样本相位中的每个的每个样本值,方法800计算样本值与一个符号时间段内该样本值之后的其它样本值中的每个的总和,以获得样本值的多个总和。多个总和中的每一个对应于多个不同的样本相位中的不同的一个。例如,多个总和可以表示如下:
·sum(a,n)=a(n)+b(n)+c(n)+d(n)
·sum(b,n)=b(n)+c(n)+d(n)+a(n+1)
·sum(c,n)=c(n)+d(n)+a(n+1)+b(n+1)
·sum(d,n)=d(n)+a(n+1)+b(n+1)+c(n+1)
在操作804中,方法800确定多个总和中用于多个不同的样本相位中的每个的每个总和的绝对值,以获得多个不同的样本相位中的每个的多个绝对值。结果是,多个绝对值可以表示如下:
·s(a,n)=abs(sum(a,n))
·s(b,n)=abs(sum(b,n))
·s(c,n)=abs(sum(c,n))
·s(d,n)=abs(sum(d,n))
对每个样本频率和每个符号执行这些绝对值计算导致以下多个绝对值,如图7的下四行所示:
·s(a,0)=4,s(a,1)=4,s(a,2)=4,s(a,3)=4,s(a,4)=4,s(a,5)=4,s(a,6)=4
·s(b,0)=2,s(b,1)=2,s(b,2)=4,s(b,3)=2,s(a,4)=2,s(b,5)=2,s(b,6)=2
·s(c,0)=0,s(c,1)=0,s(c,2)=4,s(c,3)=0,s(a,4)=0,s(c,5)=0,s(c,6)=0
·s(d,0)=2,s(d,1)=2,s(d,2)=4,s(d,3)=2,s(a,4)=2,s(d,5)=2,s(d,6)=2
在操作806中,方法800针对多个不同的样本相位中的每个计算多个绝对值的总和,以获得绝对值的多个总和,绝对值的多个总和中的每个对应于多个不同的样本相位中不同的一个。绝对值的多个总和中的每个可以被给出为sum(x)=s(x,1)+s(x,2)+s(x,3)+...,其中x是a、b、c或d。每个样本相位a、b、c、d的绝对值的多个总和如下所示:
·样本相位a的绝对值的总和:4+4+4+4+4+4+4=28
·样本相位b的绝对值的总和:2+2+4+2+2+2+2=16
·样本相位c的绝对值的总和:0+0+4+0+0+0+0=4
·样本相位d的绝对值的总和:2+2+4+2+2+2+2=16
在操作808中,方法800将边沿样本相位确定为与绝对值的多个总和中最大总和对应的样本相位。换句话说,具有最大的绝对值总和的采样相位最可能是边沿样本相位。在上面讨论的示例中,绝对值的最大总和是28,对应于样本相位a。因此,在该示例中,样本相位a被选择为边沿样本相位。
应该注意,图8的方法800在操作802中使用样本值和一个符号时间段内该样本值之后的其它样本值中的每个的总和来获得样本值的多个总和。结果是,在操作808中确定的边沿样本相位是符号边沿之后的第一样本相位。还应注意,在一些实施方案中,不是使用样本值和一个符号时间段内该样本值之后的每个其它样本值中的每个的总和,而是使用样本值和一个符号时间段内该样本值之前的其它样本值中的每个的总和来获得样本值的多个总和。下面的图9涉及这样的实施方案。
图9是示出根据一些实施方案的确定边沿样本相位的又一方法900的流程图。图9的方法900类似于图8的方法800,不同之处在于操作902代替操作802。在操作902中,针对多个不同的样本相位中每个的每个样本值,方法900计算样本值和一个符号时间段内该样本值之前的其它样本值中的每个的总和来获得样本值的多个总和。类似于图8的操作802,多个总和中的每一个对应于多个不同的样本相位中不同的一个。然而,与图8的方法800相反,由于操作902使用样本值和一个符号时间段内该样本值之前的其它样本值中的每个的总和,因此在图9的操作808中,确定的边沿样本相位将是在每个符号内发生的最后一个样本相位。在图7所示的示例中,边沿样本相位将被确定为样本相位d。
图10是根据一些实施方案的物理层装置1000的框图。在一些实施方案中,PHY 102(图1)可以体现物理层装置1000。物理层装置1000包括输入1004(例如,包括物理层装置1000的半导体装置封装件的引脚),其被配置为从共享传输介质106(图1)接收信号1002。物理层装置1000被配置为检测信号1002的中心样本相位1016并使用中心样本相位1016对信号1002采样。
物理层装置1000包括被配置为接收信号1002的采样电路1006,信号1002可以从共享传输介质106传递到物理层装置1000的输入1004。采样电路1006被配置为测量信号1002在多个不同的样本相位1022处的样本值1008,并且将样本值1008提供给边沿检测器1010。
边沿检测器1010被配置为从采样电路1006接收样本值1008,并且至少部分地基于样本值1008从多个不同的样本相位1022确定边沿样本相位1012。例如,边沿检测器1010可以被配置为使用图6的方法600、图8的方法800或图9的方法900来确定边沿样本相位1012。边沿检测器1010被配置为向中心检测器1014提供边沿样本相位1012。
中心检测器1014被配置为从边沿检测器1010接收边沿样本相位1012,并且至少部分地基于边沿样本相位1012确定中心样本相位1016。采样电路1018被配置为提供信号1002的中心样本值1020。在一些实施方案中,采样电路1018被配置为使用由采样电路1006提供的样本值1008,采样电路1006使得采样电路1018能够通过仅选择对应于中心样本相位1016的那些样本值1008来识别中心样本值1020,而无需对信号1002进行重采样。在一些实施方案中,采样电路1018被配置为在由中心检测器1014指示的中心样本相位1016处对信号1002进行重采样。
在一些实施方案中,物理层装置1000包括被配置为执行物理层装置1000的操作的一个或多个处理器。在一些实施方案中,可以使用由一个或多个数据存储装置存储并由处理电路(参见图11的计算装置1100)执行的软件或固件来实现物理层装置1000中的一些或全部。在一些实施方案中,可以使用诸如组合逻辑的电子硬件部件来实现物理层装置1000中的一些或全部。以非限制性示例举例,可以使用现场可编程门阵列(FPGA)、可编程逻辑控制器(PLC)、其它逻辑装置或其组合来实现物理层装置1000中的一些或全部。
图11是可以在一些实施方案中使用的计算装置1100的框图。计算装置1100包括可操作地耦接到一个或多个数据存储装置1104(本文有时称为“存储器”1104)的一个或多个处理器1102(本文有时称为“处理器”1102)。存储器1104包括存储在其上的计算机可读指令。计算机可读指令被配置为指示处理器1102执行本文公开的实施方案的操作。例如,计算机可读指令可以被配置为指示处理器1102执行图4的方法400、图6的方法600、图8的方法800和/或图9的方法900的至少一部分或全部。作为另一示例,计算机可读指令可以被配置为指示处理器1102执行针对图1的部分PHY 102所讨论的操作的至少一部分或全部。作为另一示例,计算机可读指令可以被配置为指示处理器1102执行针对图10的物理层装置1000所讨论的操作的至少一部分或全部。作为特定的非限制性示例,计算机可读指令可以被配置为指示处理器1102使用多个不同的样本相位对从共享传输介质接收的信号进行采样,确定多个不同的样本相位的边沿样本相位,并基于边沿样本相位确定多个不同的样本相位的中心样本相位。
如在本公开中使用的,术语“模块”或“部件”可以指代被配置为执行可以存储在由计算系统的通用硬件(例如,计算机可读介质、处理装置等)上和/或被其执行的模块或部件和/或软件对象或软件例程的动作的特定硬件实现。在一些实施方案中,本公开中描述的不同部件、模块、引擎和服务可以实现为在计算系统上执行的对象或进程(例如,实现为单独的线程)。虽然本公开中描述的一些系统和方法通常被描述为以软件实现(存储在通用硬件上和/或由通用硬件执行),但是特定硬件实现或软件和特定硬件实现的组合也是可能的并且是可预期的。
本公开中尤其是所附权利要求(例如,所附权利要求的主体)中使用的术语通常旨在作为“开放”术语(例如,术语“包括”应解释为“包括但不限于”,术语“具有”应解释为“至少具有”,术语“包括”应解释为“包括但不限于”等)。
另外,如果意图有特定数量的引入的权利要求详述,则在权利要求中将明确地陈述这样的意图,并且在没有这样的叙述的情况下,不存在这样的意图。例如,为了帮助理解,以下所附权利要求可以包含使用介绍性短语“至少一个”和“一个或多个”以引入权利要求叙述。然而,这些短语的使用不应被解释为暗示由不定冠词“一”或“一个”引入权利要求叙述将包含这种引入的权利要求的任何特定权利要求限制于仅包含一个这样的叙述的实施方案,即使当相同的权利要求包括引言短语“一个或多个”或“至少一个”以及诸如“一”或“一个”的不定冠词(例如,“一”和/或“一个”应该被解释为“至少一个”或”一个或多个“)时也是如此;对于使用用于引入权利要求叙述的定冠词同样适用。
另外,即使明确陈述了特定数量的引入的权利要求叙述,本领域技术人员将认识到,这样的叙述应该被解释为至少表示所述的数字(例如,没有其它修饰语的“两个叙述”的直白叙述意味着至少两个叙述或两个或多个叙述)。此外,在使用类似于“A、B和C等中的至少一个”或“A、B和C等中的一个或多个”的惯例的情况下,通常这样的结构是意图包括单独的A、单独的B、单独的C、A和B、A和C、B和C、或A、B和C等。
此外,无论在说明书、权利要求书还是附图中,呈现两个或多个替代术语的任何转折词或短语应被理解为考虑包括术语中的一个、术语中的任一个或术语两者的可能性。例如,短语“A或B”应理解为包括“A”或“B”或“A和B”的可能性。
实施例
以下是示例性实施方案的非穷举非限制性列表。以下列出的每个示例性实施方案不是单独指示为可与下面列出的示例性实施方案和上面讨论的实施方案的所有其它示例性实施方案进行组合。然而,意图是这些示例性实施方案可与所有其它示例性实施方案和上面讨论的实施方案组合,除非本领域普通技术人员明白实施方案不是可组合的。
实施例1:一种物理层装置,包括:输入,该输入被配置为从有线局域网的共享传输介质接收包括多个符号的信号;以及一个或多个处理器,该一个或更多个处理器被配置为:使用多个不同的样本相位对信号进行采样,以获得多个符号中的每个在多个不同的样本相位中的每个处的样本值;响应于在多个不同的样本相位中的每个处获得的多个符号中的每个的样本值,确定多个不同的样本相位的边沿样本相位;响应于所确定的边沿样本相位确定多个不同的样本相位的中心样本相位;并且使用所确定的中心样本相位来确定多个符号中的每个的值。
实施例2:根据实施例1所述的物理层装置,其中一个或多个处理器被配置为通过以下步骤来确定边沿样本相位:对于多个不同的样本相位中的每个样本相位,在与样本相位对应的那些样本值和与在时间上紧邻样本相位的样本相位对应的那些样本值之间执行异或(XOR)计算;对每个XOR计算的结果求和;并且将边沿样本相位确定为对应于XOR计算结果的最大总和。
实施例3:根据实施例2所述的物理层装置,其中在时间上紧邻样本相位的样本相位包括在时间上紧接在样本相位之前的前一样本相位。
实施例4:根据实施例1所述的物理层装置,其中一个或多个处理器通过被配置为执行以下步骤来确定边沿样本相位:对于多个不同的样本相位中的每个的每个样本值,计算样本值和一个符号时间段内样本值之后的其它样本值中的每个的总和,以获得样本值的多个总和,多个总和中的每一个对应于多个不同的样本相位中不同的一个;对于多个不同的样本相位中的每个确定多个总和中的每个总和的绝对值,以获得对于多个不同的样本相位中的每个的多个绝对值;对于多个不同的样本相位中的每个计算多个绝对值的总和以获得绝对值的多个总和,绝对值的多个总和中的每个对应于多个不同的样本相位中不同的一个;并且将边沿样本相位确定为与绝对值的多个总和中最大的总和对应的样本相位。
实施例5:根据实施例1所述的物理层装置,其中一个或多个处理器通过被配置为执行以下步骤来确定边沿样本相位:对于多个不同的样本相位中的每个的每个样本值,计算样本值和一个符号时间段内该样本值之前的其它样本值中的每个的总和,以获得样本值的多个总和,多个总和中的每一个对应于多个不同的样本相位中不同的一个;对于多个不同的样本相位中的每个确定多个总和中的每个总和的绝对值,以获得对于多个不同的样本相位中的每个的多个绝对值;对于多个不同的样本相位中的每个计算多个绝对值的总和,以获得绝对值的多个总和,绝对值的多个总和中的每个对应于多个不同的样本相位中不同的一个;并且将边沿样本相位确定为与绝对值的多个总和中最大的总和对应的样本相位。
实施例6:根据实施例1至5中任一项所述的物理层装置,其中多个不同的样本相位以大致相等的时间间隔隔开。
实施例7:根据实施例1至6中任一项所述的物理层装置,还包括:采样电路,该采样电路被配置为确定信号的样本值;边沿检测器,该边沿检测器被配置为至少部分地基于样本值确定边沿样本相位;以及中心检测器,该中心检测器被配置为至少部分地基于所确定的边沿样本相位来确定中心样本相位。
实施例8:根据实施例1至7中任一项所述的物理层装置,还包括可操作地耦接到一个或多个处理器的计算机可读介质,该计算机可读介质具有存储在其上的计算机可读指令,该计算机可读指令被配置为指示一个或多个处理器执行实施例1所述的方法的至少一部分。
实施例9:一种从多个不同的样本相位中选择信号的样本相位的方法,该方法包括:通过多个不同的样本相位对包括多个符号的信号进行采样,以获得多个符号中的每个在多个不同的样本相位中的每个处的样本值,该信号是从有线局域网的共享传输介质接收的;响应于在多个不同的样本相位中的每个处获得的多个符号中的每个的样本值,确定多个不同的样本相位的边沿样本相位;响应于所确定的边沿样本相位确定多个不同的样本相位的中心样本相位;以及使用所确定的中心样本相位来确定符号的值。
实施例10:根据实施例9所述的方法,其中确定多个不同的样本相位的中心样本相位包括从所确定的边沿样本相位将中心样本相位确定为约为符号时间长度的一半的样本相位。
实施例11:根据实施例9和10中任一项所述的方法,其中确定多个不同的样本相位的边沿样本相位包括:对于多个不同的样本相位中的每个样本相位,在与样本相位对应的那些样本值和与在时间上紧邻该样本相位的样本相位对应的那些样本值之间执行异或(XOR)计算;对每个XOR计算的结果求和;以及将边沿样本相位确定为与XOR计算结果的最大总和对应的样本相位。
实施例12:根据实施例11所述的方法,其中在时间上紧邻样本相位的样本相位包括在时间上紧接在样本相位之前的前一样本相位。
实施例13:根据实施例9和10中任一项所述的方法,其中确定多个不同的样本相位的边沿样本相位包括:对于多个不同的样本相位中的每个的每个样本值,计算样本值和一个符号时间段内该样本值之后的其它样本值中的每个的总和,以获得样本值的多个总和,多个总和中的每一个对应于多个不同的样本相位中不同的一个;对于多个不同的样本相位中的每个确定多个总和中的每个的绝对值,以获得对于多个不同的样本相位中的每个的多个绝对值;对于多个不同的样本相位中的每个计算多个绝对值的总和,以获得绝对值的多个总和,绝对值的多个总和中的每个对应于多个不同的样本相位中不同的一个;以及将边沿样本相位确定为与绝对值的多个总和中最大的总和对应的样本相位。
实施例14:根据实施例9和10中任一项所述的方法,其中确定多个不同的样本相位的边沿样本相位包括:对于多个不同的样本相位中的每个的每个样本值,计算样本值和一个符号时间段内该样本值之前的每个样本值的总和,以获得样本值的多个总和,多个总和中的每一个对应于多个不同的样本相位中不同的一个;对于多个不同的样本相位中的每个确定多个总和中的每个的绝对值,以获得对于多个不同的样本相位中的每个的多个绝对值;对于多个不同的样本相位中的每个计算多个绝对值的总和,以获得绝对值的多个总和,绝对值的多个总和中的每个对应于多个不同的样本相位中不同的一个;以及将边沿样本相位确定为与绝对值的多个总和中最大的总和对应的样本相位。
实施例15:根据实施例14所述的方法,其中多个不同的样本相位的数量包括四个不同的样本相位,并且中心样本相位被选择为在时间上紧接在边沿样本相位之前的两个样本相位中的一个。
实施例16:一种非暂态计算机可读存储介质,该计算机可读存储介质包括指令,该指令在被一个或多个处理器执行时使一个或多个处理器执行以下步骤:通过多个不同的样本相位对包括多个符号的信号进行采样,以获得多个符号中的每个在多个不同的样本相位中的每个处的样本值,该信号是从有线局域网的共享传输介质接收的;基于样本值确定多个不同的样本相位的边沿样本相位;基于所确定的边沿样本相位确定多个不同的样本相位的中心样本相位;以及使用所确定的中心样本相位来确定符号的值。
结语
虽然本文已经关于某些示出的实施方案描述了本公开,但是本领域普通技术人员将认识并理解,本发明不限于此。相反,可以在不脱离如下文受权利要求要求保护的本发明的范围及其合法等同物的情况下,对所示出和描述的实施方案进行许多添加、删除和修改。另外,来自一个实施方案的特征可以与另一个实施方案的特征组合,而同时仍然包含在发明人所预期的本发明的范围内。
Claims (11)
1.一种物理层装置,包括:
输入,所述输入被配置为从有线局域网的共享传输介质接收包括多个符号的信号;和
一个或多个处理器,所述一个或多个处理器被配置为:
使用多个不同的样本相位对所述信号进行采样,以获得所述多个符号中的每个在所述多个不同的样本相位中的每个处的样本值;
响应于在所述多个不同的样本相位中的每个处获得的所述多个符号中的每个的样本值,通过以下步骤来确定所述多个不同的样本相位的边沿样本相位:对于所述多个不同的样本相位中的每个的每个样本值,计算样本值和一个符号时间段内所述样本值之前或之后的其它样本值中的每个的总和,以获得样本值的多个总和,所述多个总和中的每一个对应于所述多个不同的样本相位中不同的一个;
响应于所确定的边沿样本相位确定所述多个不同的样本相位的中心样本相位;以及
使用所确定的中心样本相位来确定所述多个符号中的每个的值。
2.根据权利要求1所述的物理层装置,其中所述一个或多个处理器通过被配置为执行以下步骤来确定所述边沿样本相位:
计算所述样本值和一个符号时间段内所述样本值之后的其它样本值中的每个的总和;
对于所述多个不同的样本相位中的每个确定所述多个总和中的每个总和的绝对值,以获得对于所述多个不同的样本相位中的每个的多个绝对值;
对于所述多个不同的样本相位中的每个计算所述多个绝对值的总和,以获得绝对值的多个总和,绝对值的所述多个总和中的每个对应于所述多个不同的样本相位中不同的一个;以及
将边沿样本相位确定为与绝对值的所述多个总和中最大的总和对应的样本相位。
3.根据权利要求1所述的物理层装置,其中所述一个或多个处理器通过被配置为执行以下步骤来确定所述边沿样本相位:
计算所述样本值和所述一个符号时间段内所述样本值之前的其它样本值中的每个的总和;
对于所述多个不同的样本相位中的每个确定所述多个总和中的每个总和的绝对值,以获得对于所述多个不同的样本相位中的每个的多个绝对值;
对于所述多个不同的样本相位中的每个计算所述多个绝对值的总和,以获得绝对值的多个总和,所述绝对值的多个总和中的每个对应于所述多个不同的样本相位中不同的一个;以及
将所述边沿样本相位确定为与绝对值的所述多个总和中最大的总和对应的样本相位。
4.根据权利要求1所述的物理层装置,其中所述多个不同的样本相位以大致相等的时间间隔隔开。
5.根据权利要求1所述的物理层装置,还包括:
采样电路,所述采样电路被配置为确定所述信号的所述样本值;
边沿检测器,所述边沿检测器被配置为至少部分地基于所述样本值确定所述边沿样本相位;和
中心检测器,所述中心检测器被配置为至少部分地基于所确定的边沿样本相位来确定所述中心样本相位。
6.根据权利要求1所述的物理层装置,还包括可操作地耦接到所述一个或多个处理器的计算机可读介质,所述计算机可读介质具有存储在其上的计算机可读指令,所述计算机可读指令被配置为指示所述一个或多个处理器,以执行所述一个或多个处理器的功能的至少一部分。
7.一种从多个不同的样本相位中选择信号的样本相位的方法,所述方法包括:
通过多个不同的样本相位对包括多个符号的信号进行采样,以获得所述多个符号中的每个在所述多个不同的样本相位中的每个处的样本值,所述信号是从有线局域网的共享传输介质接收的;
响应于在所述多个不同的样本相位中的每个处获得的所述多个符号中的每个的样本值,确定所述多个不同的样本相位的边沿样本相位;
响应于所确定的边沿样本相位确定所述多个不同的样本相位的中心样本相位;以及
使用所确定的中心样本相位来确定所述符号的值;
其中确定所述多个不同的样本相位的所述边沿样本相位包括:
对于所述多个不同的样本相位中的每个样本相位,在与所述样本相位对应的那些所述样本值和与在时间上紧邻所述样本相位的样本相位对应的那些所述样本值之间执行异或(XOR)计算;
对每个XOR计算的结果求和;以及
将所述边沿样本相位确定为与所述XOR计算结果的最大总和对应的所述样本相位。
8.根据权利要求7所述的方法,其中确定所述多个不同的样本相位的中心样本相位包括从所确定的边沿样本相位将所述中心样本相位确定为约为符号时间长度的一半的样本相位。
9.根据权利要求7所述的方法,其中在时间上紧邻所述样本相位的所述样本相位包括在时间上紧接在所述样本相位之前的前一样本相位。
10.根据权利要求7所述的方法,其中所述多个不同的样本相位的数量包括四个不同的样本相位,并且所述中心样本相位被选择为在时间上紧接在所述边沿样本相位之前的两个样本相位中的一个。
11.一种非暂态计算机可读存储介质,所述计算机可读存储介质包括指令,所述指令在被一个或多个处理器执行时使所述一个或多个处理器执行以下步骤:
通过多个不同的样本相位对包括多个符号的信号进行采样,以获得所述多个符号中的每个在所述多个不同的样本相位中的每个处的样本值,所述信号是从有线局域网的共享传输介质接收的;
基于所述样本值确定所述多个不同的样本相位的边沿样本相位;
基于所确定的边沿样本相位确定所述多个不同的样本相位的中心样本相位;以及
使用所确定的中心样本相位来确定所述符号的值;
其中所述指令在被所述一个或多个处理器执行时使所述一个或多个处理器通过以下步骤来确定所述边沿样本相位:
对于所述多个不同的样本相位中的每个样本相位,在与所述样本相位对应的那些所述样本值和与在时间上紧邻所述样本相位的样本相位对应的那些所述样本值之间执行异或(XOR)计算;
对每个XOR计算的结果求和;以及
将所述边沿样本相位确定为与所述XOR计算结果的最大总和对应的所述样本相位。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910784610.8A CN112422256B (zh) | 2019-08-23 | 2019-08-23 | 数字时钟和数据恢复的快速初始相位搜索的装置和方法 |
US16/588,621 US11101973B2 (en) | 2019-08-23 | 2019-09-30 | Fast initial phase search for digital clock and data recovery and related systems, devices, and methods |
PCT/US2020/070346 WO2021042103A1 (en) | 2019-08-23 | 2020-07-31 | Fast initial phase search for digital clock and data recovery and related systems, devices, and methods |
JP2022510906A JP2022545434A (ja) | 2019-08-23 | 2020-07-31 | デジタルクロック及びデータ回復のための高速初期位相検索、並びに関連するシステム、デバイス、及び方法 |
KR1020227009645A KR20220052350A (ko) | 2019-08-23 | 2020-07-31 | 디지털 클록 및 데이터 복구를 위한 고속 초기 위상 검색 및 관련 시스템들, 디바이스들 및 방법들 |
DE112020003986.2T DE112020003986T5 (de) | 2019-08-23 | 2020-07-31 | Schnelle anfangsphasensuche für die digitale takt- und datenrückgewinnung und verwandte systeme, vorrichtungen und verfahren |
US17/445,811 US11374731B2 (en) | 2019-08-23 | 2021-08-24 | Fast initial phase search for digital clock and data recovery and related systems, devices, and methods |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910784610.8A CN112422256B (zh) | 2019-08-23 | 2019-08-23 | 数字时钟和数据恢复的快速初始相位搜索的装置和方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112422256A CN112422256A (zh) | 2021-02-26 |
CN112422256B true CN112422256B (zh) | 2023-12-05 |
Family
ID=74646110
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910784610.8A Active CN112422256B (zh) | 2019-08-23 | 2019-08-23 | 数字时钟和数据恢复的快速初始相位搜索的装置和方法 |
Country Status (6)
Country | Link |
---|---|
US (2) | US11101973B2 (zh) |
JP (1) | JP2022545434A (zh) |
KR (1) | KR20220052350A (zh) |
CN (1) | CN112422256B (zh) |
DE (1) | DE112020003986T5 (zh) |
WO (1) | WO2021042103A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9954187B2 (en) | 2016-04-08 | 2018-04-24 | Idemitsu Kosan Co., Ltd. | Compound, organic electroluminescence device and electronic device |
CN116667978A (zh) * | 2022-02-18 | 2023-08-29 | 微芯片技术股份有限公司 | 开始带预定开始极性的帧的传输及相关系统、方法和装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4189622A (en) | 1975-10-17 | 1980-02-19 | Ncr Corporation | Data communication system and bit-timing circuit |
JP3376315B2 (ja) * | 1999-05-18 | 2003-02-10 | 日本電気株式会社 | ビット同期回路 |
JP3854883B2 (ja) * | 2002-03-22 | 2006-12-06 | 株式会社リコー | ビット同期回路及び半導体装置 |
JP2004153712A (ja) * | 2002-10-31 | 2004-05-27 | Thine Electronics Inc | 受信装置 |
KR100574938B1 (ko) | 2003-02-20 | 2006-04-28 | 삼성전자주식회사 | 고속 직렬 링크에서 데이터 복원시 에러 발생을감소시키는 데이터 복원장치 및 그 복원방법 |
DE102004014695B4 (de) | 2003-03-26 | 2007-08-16 | Infineon Technologies Ag | Takt- und Datenwiedergewinnungseinheit |
JP2009509379A (ja) | 2005-09-19 | 2009-03-05 | エヌエックスピー ビー ヴィ | イコライズ調整を制御するデータ通信回路 |
JP5114244B2 (ja) * | 2008-02-26 | 2013-01-09 | オリンパス株式会社 | クロック再生回路 |
US7991099B2 (en) * | 2008-04-02 | 2011-08-02 | Lontium Semiconductor Corp. | Clock and/or data recovery |
US10764028B2 (en) * | 2018-07-20 | 2020-09-01 | Macom Technology Solutions Holdings, Inc. | Clock transfer and filtering using digital clock phase information |
-
2019
- 2019-08-23 CN CN201910784610.8A patent/CN112422256B/zh active Active
- 2019-09-30 US US16/588,621 patent/US11101973B2/en active Active
-
2020
- 2020-07-31 DE DE112020003986.2T patent/DE112020003986T5/de active Pending
- 2020-07-31 JP JP2022510906A patent/JP2022545434A/ja active Pending
- 2020-07-31 KR KR1020227009645A patent/KR20220052350A/ko not_active Application Discontinuation
- 2020-07-31 WO PCT/US2020/070346 patent/WO2021042103A1/en active Application Filing
-
2021
- 2021-08-24 US US17/445,811 patent/US11374731B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20210058225A1 (en) | 2021-02-25 |
DE112020003986T5 (de) | 2022-05-12 |
WO2021042103A1 (en) | 2021-03-04 |
US11101973B2 (en) | 2021-08-24 |
JP2022545434A (ja) | 2022-10-27 |
US11374731B2 (en) | 2022-06-28 |
CN112422256A (zh) | 2021-02-26 |
KR20220052350A (ko) | 2022-04-27 |
US20210385061A1 (en) | 2021-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112415323B (zh) | 诊断网络内的电缆故障 | |
US8825935B2 (en) | Pattern detection for partial networking | |
US11665020B2 (en) | Detecting collisions on a network | |
US20120271975A1 (en) | Definition of wakeup bus messages for partial networking | |
US11374731B2 (en) | Fast initial phase search for digital clock and data recovery and related systems, devices, and methods | |
CN112422219B (zh) | 以太网接口和相关系统、方法和设备 | |
US11171732B2 (en) | Ethernet interface and related systems methods and devices | |
KR20170137735A (ko) | 펄스 기반 멀티-와이어 링크를 위한 클록 및 데이터 복원 | |
US20230350743A1 (en) | Bit error rate estimation and error correction and related systems, methods, devices | |
CN103973457A (zh) | 接收器架构 | |
Xu et al. | Implementation of FlexRay protocol with an automotive application | |
CN115776417A (zh) | 控制以太网物理层接收机从休眠态唤醒的方法及接收机 | |
CN116232818A (zh) | 用于对总线信号进行编码的电路系统和相关联方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |