KR920001931A - 인터레이스 영상으로 표시되는 영상신호를 비인터레이스 영상 디스플레이 수단에 결합시키는 장치 및 이 수단으로 상기 영상신호를 디스플레이하는 방법 - Google Patents

인터레이스 영상으로 표시되는 영상신호를 비인터레이스 영상 디스플레이 수단에 결합시키는 장치 및 이 수단으로 상기 영상신호를 디스플레이하는 방법 Download PDF

Info

Publication number
KR920001931A
KR920001931A KR1019910009703A KR910009703A KR920001931A KR 920001931 A KR920001931 A KR 920001931A KR 1019910009703 A KR1019910009703 A KR 1019910009703A KR 910009703 A KR910009703 A KR 910009703A KR 920001931 A KR920001931 A KR 920001931A
Authority
KR
South Korea
Prior art keywords
image
interlaced
signal
video
display means
Prior art date
Application number
KR1019910009703A
Other languages
English (en)
Other versions
KR950007927B1 (ko
Inventor
루멜스키 레온
Original Assignee
하워드 지. 피거로아
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하워드 지. 피거로아, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 하워드 지. 피거로아
Publication of KR920001931A publication Critical patent/KR920001931A/ko
Application granted granted Critical
Publication of KR950007927B1 publication Critical patent/KR950007927B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/012—Conversion between an interlaced and a progressive signal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0229—De-interlacing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G09G5/397—Arrangements specially adapted for transferring the contents of two or more bit-mapped memories to the screen simultaneously, e.g. for mixing or overlay

Abstract

내용 없음

Description

인터레이스 영상으로 표시되는 영상신호를 비인터레이스 영상 디스플레이 수단에 결합시키는 장치 및 이 수단으로 상기 영상신호를 디스플레이하는 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 프레임 버퍼 앞에 직렬 위치된 텔레비젼 디코더와 프레임 버퍼 뒤에 위치된 보간기를 갖는 본 발명의 한 실시예에 대한 블럭선도,
제3도는 프레임 버퍼 뒤에 직렬 위치된 텔레비젼 디코더를 갖는 본 발명의 또하나의 실시예에 대한 블럭선도,
제4도는 프레임 버퍼 뒤에 직렬 위치된 텔레비젼 디코더 및 보간기를 갖는 본 발명의 또하나의 실시예에 대한 블럭선도.

Claims (39)

  1. 디스플레이 프레임동안 디스플레이를 위해, 다수의 순차적으로 제공되는 영상 필드로 구성된 인터레이스 영상을 표시하는 영상 신호를 비인터레이스 영상 디스플레이 수단에 결합시키는 장치에 있어서, 영상 필드를 디지탈 형태로 제공하는 수단과, 입력이 상기 영상 필드 제공수단에 결합되고 출력이 영상 디스플레이 수단에 결합되며, 적어도 3개의 영상 필드를 저장하기에 충분한 수의 저장위치를 구비하는 버퍼 메모리 수단과, 영상 디스플레이 수단으로의 디스플레이를 위해, 이전에 저장된 2개의 영상 필드를 버퍼 메모리 수단으로부터 판독함과 아울러, 영상 필드 제공수단에 의해 현재 제공되는 영상 필드를 버퍼 메모리 수단에 기입하는 수단을 포함하고 있는 인터레이스 영상을 표시하는 영상신호를 비인터레이스 영상 디스플레이 수단에 결합시키는 장치.
  2. 제1항에 있어서, 버퍼 메모리 수단이 각각 3개의 영상 필드중 한 필드의 포션을 저장하는 다수의 메모리 블럭으로 구성된 인터레이스 영상을 표시하는 영상신호를 비인터레이스 영상 디스플레이 수단에 결합시키는 장치.
  3. 제1항에 있어서, 버퍼 메모리 수단 3×3배열로된 9개의 메모리 블록, 4×3배열로된 12개의 메모리 블럭 또는 8×3배열로된 24개의 메모리 블럭-상기 메모리 블럭 각각 3개의 영상 필드중 한 필드의 포션을 저장한다-으로 구성되고, 영상 필드 각각은 다수의 영상 라인으로 구성되며, 저장된 영상 필드중 한 필드는 인터레이스 영상의 기수 라인으로 구성되고 저장된 영상 필드중 또한 필드가 인터레이스 영상의 우수 라인으로 구성된 인터레이스 영상을 표시하는 영상신호를 비인터레이스 영상 디스플레이 수단에 결합시키는 장치.
  4. 제1항에 있어서, 1,2,3,4,5...n..으로 표시된 연속으로 제공되는 영상 필드에 대해, 상기 판독 수단이 (1,2),(2,3)(3,4),(4,5)....((n-1),n) 및 (n,(n+1))로 주어지는 소정 시퀀스에 따라 한 번에 2개의 영상 필드를 판독하도록 된 인터레이스 영상을 표시하는 영상신호를 비인터레이스 영상 디스플레이 수단에 결합시키는 장치.
  5. 제4항에 있어서, 각 영상 필드가 그와 관련되 제1시간 지속 기간을 갖고, 디스플레이 프레임이 그와 관련된 제2시간 지속 기간을 가지며, 상기 판독을 행하는 수단이 제1시간 지속기간과 제2시간 지속 기간간의 차에 응답하여 소정 시퀀스를 주기적으로 변경시키도록된 인터레이스 영상을 표시하는 영상신호를 비인터레이스 영상 디스플레이 수단에 결합시키는 장치.
  6. 제5항에 있어서 제1시간 지속 기간은 제2시간 지속 기간과 다르며, 제2시간 지속 기간과 동기되지 않도록 된 인터레이스 영상을 표시하는 영상신호를 비인터레이스 영상 디스플레이 수단에 결합시키는 장치.
  7. 제6항에 있어서, 디스플레이 프레임은 영상 필드의 가장 긴 지속기간 보다도 긴 지속기간을 가지며, 소정 시퀀스는 영상 필드가 ((n-2),(n-1)), ((n-1),n) 및 ((n+1),(n+2))로 주어지는 시퀀스로 디스플레이되도록 변경되는 인터레이스 영상을 표시하는 영상신호를 비인터레이스 영상 디스플레이 수단에 결합시키는 장치.
  8. 제6항에 있어서, 디스플레이 프레임이 영상 필드의 가장 짧은 지속기간 보다도 짧은 지속기간을 가지며, 소정 시퀀스는 영상 필드가 ((n-2),(n-1)), ((n-2),(n-1)) 및 ((n+1),(n+2))로 주어지는 시퀀스로 디스플레이되도록 변경되는 인터레이스 영상을 표시하는 영상신호를 비인터레이스 영상 디스플레이 수단에 결합시키는 장치.
  9. 제1항에 있어서, 영상신호가 합성 칼러 텔레비젼 신호를 포함하며, 디지탈 신호 제공 수단과 버퍼 메모리 수단사이에 직렬로 결합되어, 디지탈 신호를 휘도를 표시하는 디지탈 신호와, 색도를 표시하는 디지탈 신호 및 텔레비젼 수직 동기 신호를 표시하는 신호로 디코딩하는 수단을 추가로 포함하는 인터레이스 영상을 표시하는 영상신호를 비인터레이스 영상 디스플레이 수단에 결합시키는 장치.
  10. 제1항에 있어서, 영상신호가 합성 칼러 텔레비젼 신호를 포함하며, 버퍼 메모리 수단과 비인터레이스 디스플레이 수단에 직렬로 결합되어, 디지탈 신호를 휘도를 표시하는 디지탈 신호와, 색도를 표시하는 디지탈 신호 및 텔레비젼 수직 동기 신호를 표시하는 신호로 디코딩하는 수단을 추가로 포함하는 인터레이스 영상을 표시하는 영상신호를 비인터레이스 영상 디스플레이 수단에 결합시키는 장치.
  11. 제6항에 있어서, 영상신호가 합성 텔레비젼 신호를 포함하고, 디지탈 신호 제공수단과 비인터레이스 디스플레이 수단사이에 직렬 결합되어, 디지탈 신호를 디코딩하고 이로부터 적어도 하나의 제1수직 동기 신호를 추출하는 수단을 추가로 구비하며, 상기 판독 수단이 제1수직 동기 신호 및 비인터레이스 디스플레이 수단과 관련된 제2수직 동기 신호에 결합되어, 제1 및 제2수직 동기 신호 발생간의 시간차를 검출하도록 된 인터레이스 영상을 표시하는 영상신호를 비인터레이스 영상 디스플레이 수단에 결합시키는 장치.
  12. 제11항에 있어서, 판독 수단이 제1수직 및 제2수직 동기 신호 발생간의 소정 시간차가 검출될때 소정 시퀀스를 변경시키고, 상기 소정시간차는 다음 영상 필드를 저장하기 위한 관련 버퍼 메모리 저장 위치가 요구되기전 영상 필드를 판독하기 위해 불충분한 시간량이 유효하게 됨을 표시하는 인터레이스 영상을 표시하는 영상신호를 비인터레이스 영상 디스플레이 수단에 결합시키는 장치.
  13. 다수의 개별적으로 제공되는 영상 필드로 구성된 인터레이스 영상을 표시하는 영상신호를 비인터레이스 영상디스플레이 수단으로 디스플레이하는 방법에 있어서, 제1버퍼 수단에 제1영상 필드를 저장하는 단계와, 제2버퍼 수단에 제2영상 필드를 저장하는 단계와, 제1 및 제2버퍼 수단을 판독하는 단계와, 제1 및 제2영상 필드를 단일 영상 프레임으로서 디스플레이 수단으로 디스플레이하는 단계와, 판독 단계를 수행함과 아울러 제3버퍼수단이 제3영상 필드를 저장하는 단계로 이루어진 인터레이스 영상을 표시하는 영상신호를 비인터레이스 영상 디스플레이 수단으로 디스플레이하는 방법.
  14. 제13항에 있어서, 1,2,3,4,5...n..으로 표시된 영상 필드에 대해, 상기 판독 단계가 (1,2),(2,3)(3,4),(4,5)....((n-1),n) 및 (n,(n+1))로 주어지는 소정 시퀀스에 따라 한 번에 2개의 영상 필드를 판독하도록 된 인터레이스 영상을 표시하는 영상신호를 비인터레이스 영상 디스플레이 수단으로 디스플레이하는 방법.
  15. 제14항에 있어서, 각 영상 필드가 그와 관련된 제1시간 지속 기간을 갖고, 영상 프레임이 그와 관련된 제2시간 지속 기간을 가지며, 상기 판독 단계가 제1시간 지속기간과 제2시간 지속 기간간의 잠정적 관계를 결정하는 단계와, 소정의 잠정적 관계와의 비교에 응답하여 소정 시퀀스를 변경시키는 단계를 포함하는 인터레이스 영상을 표시하는 영상신호를 비인터레이스 영상 디스플레이 수단으로 디스플레이하는 방법.
  16. 제15항에 있어서, 제1시간 지속 기간은 제2시간 지속기간과 다르며, 제2시간 지속기간과 동기되지 않도록 된 인터레이스 영상을 표시하는 영상신호를 비인터레이스 영상 디스플레이 수단으로 디스플레이하는 방법.
  17. 제16항에 있어서, 영상 프레임은 영상 필드의 가장 긴 지속기간 보다도 긴 지속기간을 가지며, 상기 변경단계는 영상 필드가 ((n-2),(n-1)), ((n-1),n) 및 ((n+1),(n+2))로 주어지는 시퀀스로 디스플레이되도록 소정 시퀀스를 변경하게 되는 인터레이스 영상을 표시하는 영상신호를 비인터레이스 영상 디스플레이 수단으로 디스플레이하는 방법.
  18. 제16항에 있어서,영상 프레임이 영상 필드의 가장 짧은 지속기간 보다도 짧은 지속기간을 가지며, 상기 변경단계는 영상 필드가 ((n-2),(n-1)), ((n-2),(n-1)) 및 ((n+1),(n+2))로 주어지는 시퀀스로 디스플레이 되도록 소정 시퀀스를 변경하게 되는 인터레이스 영상을 표시하는 영상신호를 비인터레이스 영상 디스플레이 수단으로 디스플레이하는 방법.
  19. 제13항에 있어서, 영상신호는 합성 텔레비젼 신호로 구성되고, 상기 저장단계가 합성 텔레비젼 신호를 휘도를 표시하는 디지탈 신호와, 색도를 표시하는 디지탈 신호 및 텔레비젼 수직 동기 신호를 표시하는 신호로 디코딩하는 초기단계를 포함하는 인터레이스 영상을 표시하는 영상신호를 비인터레이스 영상 디스플레이 수단으로 디스플레이하는 방법.
  20. 제13항에 있어서, 영상신호는 합성 텔레비젼 신호로 구성되고, 상기 디스플레이 단계가 합성 텔레비젼 신호를 휘도를 표시하는 디지탈 신호와, 색도를 표시하는 디지탈 신호 및 텔레비젼 수직 동기 신호를 표시하는 신호로 디코딩하는 초기단계를 포함하는 인터레이스 영상을 표시하는 영상신호를 비인터레이스 영상 디스플레이 수단으로 디스플레이하는 방법.
  21. 제16항에 있어서, 잠정적 관계를 결정하는 단계가 인터레이스 영상 신호와 관련된 제1수직 동기 신호의 발생과 디스플레이 수단과 관련된 제2수직 동기 신호의 발생간의 시간차를 결정하는 단계를 포함하는 인터레이스 영상을 표시하는 영상신호를 비인터레이스 영상 디스플레이 수단으로 디스플레이하는 방법.
  22. 제21항에 있어서, 상기 변형 단계가 제1 및 제2수직 동기 신호 발생간의 소정 시간차가 검출될때 소정 시퀀스를 변경하는 인터레이스 영상을 표시하는 영상신호를 비인터레이스 영상 디스플레이 수단으로 디스플레이하는 방법.
  23. 제13항에 있어서, 디스플레이 단계가 수행되기전에 저장된 영상 필드를 처리하는 단계를 포함하는 인터레이스 영상을 표시하는 영상신호를 비인터레이스 영상 디스플레이 수단으로 디스플레이하는 방법.
  24. 제23항에 있어서, 상기 처리단계가 우수 영상 필드 및 기수 영상 필드와 관련된 3개의 수직 배치된 픽셀을 처리하는 인터레이스 영상을 표시하는 영상신호를 비인터레이스 영상 디스플레이 수단으로 디스플레이하는 방법.
  25. 제24항에 있어서, 상기 처리단계가 단일 디스플레이 픽셀값을 유도하기 위해 적어도 2개의 수직 배치된 픽셀을 보간하는 인터레이스 영상을 표시하는 영상신호를 비인터레이스 영상 디스플레이 수단으로 디스플레이하는 방법.
  26. 제24항에 있어서, 상기 처리단계가 단일 디스플레이 픽셀값을 유도하기 위해 3개의 수직 배치된 픽셀의평균치를 결정하는 인터레이스 영상을 표시하는 영상신호를 비인터레이스 영상 디스플레이 수단으로 디스플레이하는 방법.
  27. 고 해상도 디스플레이 프레임동안 디스플레이를 위해 기수 필드 라인으로 이루어진 제1영상 필드와 우수 필드라인으로 이루어진 제2영상 필드로 구성된 인터레이스 텔레비젼 비디오 영상을 표시하는 영상 신호를 비인터레이스의 고 해상도 영상 디스플레이 수단에 결합시키는 장치에 있어서, 제1 및 제2영상 필드를 디지탈 형태로 제공하는 수단과, 입력이 상기 제1 및 제2영상 필드 제공 수단에 결합되고 출력이 고 해상도 영상 디스플레이 수단에 결합되며, 적어도 3개의 영상 필드를 저장하기에 충분한 수의 저장 위치를 구비함과 아울러, 각각 3개의 영상 필드중 한 필드의 포션을 저장하는 (n)×(m)배열의 메모리 블럭으로 구성된 프레임 버퍼 메모리 수단과, 영상 디스플레이 수단으로의 디스플레이를 위해 이전에 저장된 2개의 영상 필드를 프레임 버퍼 메모리 수단으로부터 판독함과 아울러, 영상 필드 제공 수단에 의해 현재 제공되는 영상 필드를 상기 프레임 버퍼 메모리에 기입하는 수단을 포함하는 인터레이스 텔레비젼 비디오 영상을 표시하는 영상신호를 비인터레이스의 고해상도 영상 디스플레이 수단에 결합시키는 장치.
  28. 제27항에 있어서, 1,2,3,4,5...n..으로 표시된 연속적으로 제공되는 영상 필드의 경우에, 상기 판독 수단이 (1,2),(2,3),(3,4),(4,5)......((n-1),n), (n,(n+1))로 주어지는 소정 시퀀스에 따라 한 번에 2개의 영상 필드를 판독하는 장치.
  29. 제28항에 있어서, 고 해상도 프레임 주기와 텔레비젼 필도 주기간의 위상차를 결정함과 아울러 출력이 판독 수단에 결합되어, 판독 수단으로 하여금 소정 시퀀스를 주기적으로 변경시키도록 하는 위상차 결정수단을 추가로 포함하는 인터레이스 텔레비젼 비디오 영상을 표시하는 영상신호를 비인터레이스의 고 해상도 영상 디스플레이 수단에 결합시키는 장치.
  30. 제29항에 있어서, 고 해상도 프레임 주기가 텔레비젼 필드주기의 가장 긴 지속기간 보다도 긴 지속기간을 가지며, 소정 시퀀스는 영상 필드가 ((n-2),(n-1)), ((n-1),n) 및 ((n+1),(n+2))로 주어지는 시퀀스로 디스플레이되도록 변경되는 인터레이스 텔레비젼 비디오 영상을 표시하는 영상신호를 비인터레이스의 고해상도 영상 디스플레이 수단에 결합시키는 장치.
  31. 제29항에 있어서, 고 해상도 프레임 주기가 텔레비젼 필드주기의 가장 짧은 지속기간 보다도 짧은 지속기간을 가지며, 소정 시퀀스는 영상 필드가 ((n-2),(n-1)), ((n-2),(n-1)) 및 ((n+1),(n+2))로 주어지는 시퀀스로 디스플레이되도록 변경되는 인터레이스 텔레비젼 비디오 영상을 표시하는 영상신호를 비인터레이스의 고 해상도 영상 디스플레이 수단에 결합시키는 장치.
  32. 제27항에 있어서, 텔레비젼 비디오 신호는 합성 칼러 텔레비젼 신호이며, 디지탈 신호 제공 수단과 프레임 버퍼 메모리 수단사이에 직렬로 결합되어, 디지탈 신호를 휘도를 표시하는 디지탈 신호와, 색도를 표시하는 디지탈 신호 및 텔레비젼 수직 동기 신호를 표시하는 신호로 디코딩하는 수단을 추가로 포함하는 인터레이스 텔레비젼 비디오 영상을 표시하는 영상신호를 비인터레이스의 고 해상도 영상 디스플레이 수단에 결합시키는 장치.
  33. 제27항에 있어서, 텔레비젼 비디오 신호는 합성 칼러 텔레비젼 신호를 포함하며, 프레임 버퍼 메모리 수단과 비인터레이스 디스플레이 수단에 직렬로 결합되어, 디지탈 신호를 휘도를 표시하는 디지탈 신호와, 색도를 표시하는 디지탈 신호 및 텔레비젼 수직 동기 신호를 표시하는 신호로 디코딩하는 수단을 추가로 포함하는 인터레이스 텔레비젼 비디오 영상을 표시하는 영상신호를 비인터레이스의 고 해상도 영상 디스플레이 수단에 결합시키는 장치.
  34. 제27항에 있어서, 프레임 버퍼 메모리 수단과 고 해상도 디스플레이 수단 사이에 직렬 결합되어, 다수의 수직 배치된 텔레비젼 영상 픽셀을 수신함과 아울러 이로부터 하나의 고 해상도 영상 픽셀을 발생시키는 수단을 추가로 포함하는 인터레이스 텔레비젼 비디오 영상을 표시하는 영상신호를 비인터레이스의 고해상도 영상 디스플레이 수단에 결합시키는 장치.
  35. 제34항에 있어서, 상기 영상 픽셀 수신 및 발생수단의 입력에 직렬 결합되는 다수의 텔레비젼 라인 버퍼 수단을 추가로 포함하는 인터레이스 텔레비젼 비디오 영상을 표시하는 영상신호를 비인터레이스의 고해상도 영상 디스플레이 수단에 결합시키는 장치.
  36. 제27항에 있어서, 본 장치를 호스트 데이타 처리 시스템에 결합시키는 수단을 추가로 포함하는 인터레이스 텔레비젼 비디오 영상을 표시하는 영상신호를 비인터레이스 고 해상도 영상 디스플레이 수단에 결합시키는 장치.
  37. 제29항에 있어서, 상기 소정 위상차가 델타+THR〉=2TTV(여기서, THR은 고 해상도 디스플레이 프레임 주기이고 TTV는 텔레비젼 필드 주기임)와 관계하는 인터레이스 텔레비젼 비디오 영상을 표시하는 영상신호를 비인터레이스의 고해상도 영상 디스플레이 수단에 결합시키는 장치.
  38. 제27항에 있어서, (m)은 3과 같고, (n)은 3,4 또는 8과 같은 인터레이스 텔레비젼 비디오 영상을 표시하는 영상신호를 비인터레이스의 고해상도 영상 디스플레이 수단에 결합시키는 장치.
  39. 제35항에 있어서, 다수의 텔레비젼 라인 버퍼 수단에 결합되며, 라인 버퍼 수단의 내용이 상기 영상 픽셀 수신 및 발생 수단에 나타나는 순서를 변경시키는 수단을 추가로 포함하는 인터레이스 텔레비젼 비디오 영상을 표시하는 영상신호를 비인터레이스의 고 해상도 영상 디스플레이 수단에 결합시키는 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910009703A 1990-06-20 1991-06-13 논인터레이스(non-interlaced) 그래픽 디스플레이 스크린상에 인터레이스 영상 신호를 디스플레이 하는 장치 및 방법 KR950007927B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/541,425 US5291275A (en) 1990-06-20 1990-06-20 Triple field buffer for television image storage and visualization on raster graphics display
US541,425 1990-06-20

Publications (2)

Publication Number Publication Date
KR920001931A true KR920001931A (ko) 1992-01-30
KR950007927B1 KR950007927B1 (ko) 1995-07-21

Family

ID=24159547

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910009703A KR950007927B1 (ko) 1990-06-20 1991-06-13 논인터레이스(non-interlaced) 그래픽 디스플레이 스크린상에 인터레이스 영상 신호를 디스플레이 하는 장치 및 방법

Country Status (9)

Country Link
US (1) US5291275A (ko)
EP (1) EP0462396B1 (ko)
JP (1) JPH0734153B2 (ko)
KR (1) KR950007927B1 (ko)
CN (1) CN1026941C (ko)
AT (1) ATE147217T1 (ko)
BR (1) BR9102556A (ko)
CA (1) CA2043177C (ko)
DE (1) DE69123883T2 (ko)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5450549A (en) * 1992-04-09 1995-09-12 International Business Machines Corporation Multi-channel image array buffer and switching network
CA2100700C (en) * 1993-07-16 2000-01-11 Robert P. Bicevskis Multi-media computer architecture
US5581280A (en) * 1993-07-29 1996-12-03 Cirrus Logic, Inc. Video processing apparatus, systems and methods
US5442371A (en) * 1993-09-27 1995-08-15 Honeywell Inc. Simplified image reconstruction interface
NL9401301A (nl) * 1994-08-11 1996-03-01 Nederland Ptt Videogeheugeninrichting.
US5920352A (en) * 1994-10-28 1999-07-06 Matsushita Electric Industrial Co., Ltd. Image memory storage system and method for a block oriented image processing system
JP3544022B2 (ja) 1995-03-14 2004-07-21 キヤノン株式会社 表示装置用のデータ処理装置
US5784116A (en) * 1995-06-29 1998-07-21 Motorola Inc. Method of generating high-resolution video
US5742350A (en) * 1995-06-29 1998-04-21 Motorola, Inc. Video system performing non-uniform interpolation of color space signals and method of using same
US6307559B1 (en) 1995-07-13 2001-10-23 International Business Machines Corporation Method and apparatus for color space conversion, clipping, and scaling of an image during blitting
JP3307807B2 (ja) * 1995-09-29 2002-07-24 三洋電機株式会社 映像信号処理装置
US5742274A (en) * 1995-10-02 1998-04-21 Pixelvision Inc. Video interface system utilizing reduced frequency video signal processing
US5757435A (en) * 1995-12-08 1998-05-26 C-Cube Microsystems, Inc. MPEG-2 inverse telecine circuit
US5917552A (en) * 1996-03-29 1999-06-29 Pixelvision Technology, Inc. Video signal interface system utilizing deductive control
US5914711A (en) * 1996-04-29 1999-06-22 Gateway 2000, Inc. Method and apparatus for buffering full-motion video for display on a video monitor
US6172677B1 (en) 1996-10-07 2001-01-09 Compaq Computer Corporation Integrated content guide for interactive selection of content and services on personal computer systems with multiple sources and multiple media presentation
US7418672B2 (en) * 2000-12-21 2008-08-26 Exaflop Llc Integrated content guide for interactive selection of content and services on personal computer systems with multiple sources and multiple media presentation
EP0840279A3 (en) * 1996-11-05 1998-07-22 Compaq Computer Corporation Method and apparatus for presenting video on a display monitor associated with a computer
US6300980B1 (en) 1997-02-19 2001-10-09 Compaq Computer Corporation Computer system design for distance viewing of information and media and extensions to display data channel for control panel interface
US6285406B1 (en) 1997-03-28 2001-09-04 Compaq Computer Corporation Power management schemes for apparatus with converged functionalities
US6307499B1 (en) 1997-03-31 2001-10-23 Compaq Computer Corporation Method for improving IR transmissions from a PC keyboard
US6441812B1 (en) 1997-03-31 2002-08-27 Compaq Information Techniques Group, L.P. Hardware system for genlocking
US6011592A (en) * 1997-03-31 2000-01-04 Compaq Computer Corporation Computer convergence device controller for managing various display characteristics
US6047121A (en) * 1997-03-31 2000-04-04 Compaq Computer Corp. Method and apparatus for controlling a display monitor in a PC/TV convergence system
US6229575B1 (en) 1997-03-31 2001-05-08 Compaq Computer Corporation Computer convergence device controller for managing disparate video sources
US5905497A (en) * 1997-03-31 1999-05-18 Compaq Computer Corp. Automatic and seamless cursor and pointer integration
US5954805A (en) * 1997-03-31 1999-09-21 Compaq Computer Corporation Auto run apparatus, and associated method, for a convergent device
KR100245275B1 (ko) * 1997-06-25 2000-02-15 윤종용 컴퓨터 시스템용 그래픽스 서브시스템
US6489998B1 (en) 1998-08-11 2002-12-03 Dvdo, Inc. Method and apparatus for deinterlacing digital video images
US7046308B1 (en) * 1998-11-13 2006-05-16 Hewlett-Packard Development Company, L.P. Method and apparatus for transmitting digital television data
US6909469B2 (en) * 1999-08-11 2005-06-21 Silicon Image, Inc. Interlace motion artifact detection using vertical frequency detection and analysis
KR100618792B1 (ko) * 1999-11-04 2006-09-06 삼성전자주식회사 연속하는 4개의 인터레이스 필드를 이용한 디인터레이스장치 및 방법
WO2001080559A2 (en) * 2000-04-18 2001-10-25 Silicon Image Method, system and apparatus for identifying the source type and quality level of a video sequence
US7515158B2 (en) * 2005-06-22 2009-04-07 Etron Technology, Inc. Modularly configurable memory system for LCD TV system
US20100283789A1 (en) * 2009-05-11 2010-11-11 Yao-Hung Lai Display apparatus having a plurality of controllers and video data processing method thereof
CN104580820B (zh) * 2013-10-16 2017-07-07 无锡华润矽科微电子有限公司 一种电视行场信号时序调整方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5331572B2 (ko) * 1973-05-24 1978-09-04
NL7706512A (nl) * 1977-06-14 1978-12-18 Philips Nv Lijnentalomzetschakeling.
US4276565A (en) * 1978-01-18 1981-06-30 British Broadcasting Corporation Method and apparatus for standards conversion of television signals
US4322750A (en) * 1979-05-08 1982-03-30 British Broadcasting Corporation Television display system
US4344075A (en) * 1980-08-28 1982-08-10 Rca Corporation Timing circuit for the digital generation of composite luminance and chrominance video signal for non-interlaced television raster scan-line pattern
DE3209876C2 (de) * 1982-03-18 1985-05-09 Standard Elektrik Lorenz Ag, 7000 Stuttgart Gerät zur flimmerfreien Wiedergabe von Fernsehbildern und Text- und Graphikseiten
US4463372A (en) * 1982-03-24 1984-07-31 Ampex Corporation Spatial transformation system including key signal generator
US4484188A (en) * 1982-04-23 1984-11-20 Texas Instruments Incorporated Graphics video resolution improvement apparatus
JPH0786743B2 (ja) * 1984-05-25 1995-09-20 株式会社アスキー ディスプレイコントローラ
DE3482088D1 (de) * 1984-11-16 1990-05-31 Itt Ind Gmbh Deutsche Interface-schaltung in einem farbfernsehempfaenger zum anschluss eines home-computers.
JPS61244183A (ja) * 1985-04-22 1986-10-30 Fujitsu Ltd 走査変換方式
US4694348A (en) * 1985-06-14 1987-09-15 Citizen Watch Co., Ltd. Method of driving liquid crystal display panel of TV receiver
JPS62206976A (ja) * 1986-03-06 1987-09-11 Pioneer Electronic Corp ビデオメモリ−の制御装置
US4698674A (en) * 1986-03-06 1987-10-06 Vsp, Inc. Interlace/non-interlace data converter
US4743970A (en) * 1986-10-20 1988-05-10 The Grass Valley Group, Inc. Picture transformation memory

Also Published As

Publication number Publication date
DE69123883T2 (de) 1997-07-17
DE69123883D1 (de) 1997-02-13
JPH0734153B2 (ja) 1995-04-12
KR950007927B1 (ko) 1995-07-21
BR9102556A (pt) 1992-01-21
US5291275A (en) 1994-03-01
ATE147217T1 (de) 1997-01-15
EP0462396A3 (en) 1992-08-19
EP0462396B1 (en) 1997-01-02
CA2043177C (en) 1997-09-09
CN1063592A (zh) 1992-08-12
JPH04233592A (ja) 1992-08-21
CN1026941C (zh) 1994-12-07
CA2043177A1 (en) 1991-12-21
EP0462396A2 (en) 1991-12-27

Similar Documents

Publication Publication Date Title
KR920001931A (ko) 인터레이스 영상으로 표시되는 영상신호를 비인터레이스 영상 디스플레이 수단에 결합시키는 장치 및 이 수단으로 상기 영상신호를 디스플레이하는 방법
KR930007239A (ko) 표시장치
KR890003224A (ko) 문자도형정보 표시장치
KR970073058A (ko) 비디오신호 변환장치 및 그 장치를 구비한 표시장치(a video signal conversion device and a display device having the same)
JPS587183A (ja) ビデオ信号変換装置
EP0139095A2 (en) Display selection in a raster scan display system
KR880014478A (ko) 컴퓨터 비디오 디멀티플렉서
US5339160A (en) Character display device for synchronizing operation of video ram to operation of CPU
JPS63221491A (ja) 画像デ−タ出力装置
KR0132262Y1 (ko) 영상 수평보간 회로
KR970005648Y1 (ko) 컴퓨터 영상데이타를 티브이에 디스플레이하는 장치
US6339452B1 (en) Image display device and image displaying method
KR960012486B1 (ko) 디지탈 방식 화상처리장치의 주사방식 전환장치
SU978186A1 (ru) Устройство дл отображени информации на экране телевизионного приемника
KR920002535B1 (ko) 픽처-인-픽처에서의 수직방향 확대회로
GB2083325A (en) Display system
SU1488873A1 (ru) Устройство для отображения информации на экране телевизионного индикатора
JPS63245084A (ja) インタレ−ス画像デ−タ変換方式
SU930355A1 (ru) Устройство дл вывода графической информации
JPS6112184A (ja) 走査速度変換回路
KR960043855A (ko) 티브이(tv) 엔코더
KR970004746A (ko) 플라즈마 디스플레이 패널 텔레비젼의 프레임 메모리장치
RU1637638C (ru) Формирователь сигналов телевизионных изображений
JP2000125222A (ja) オンスクリーンディスプレイ装置
JP3373993B2 (ja) キャラクタ読み出し制御回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020628

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee