JPH09181996A - ビデオ画像表示方式 - Google Patents

Abstract

(57)【要約】 【課題】 ２つの独立したビデオ信号の画像を同時に表
示すること。 【解決手段】 第１のビデオ信号をこの信号の同期信号
と同期して第１のメモリ１７に第１の所定周波数で記憶
し、第２のビデオ信号をこの信号の同期信号と同期して
第２のメモリ２２に第１の所定周波数で記憶し、第１及
び第２のビデオ信号をマスタ同期信号と同期して第１及
び第２のメモリから第２の所定周波数で交互にライン方
向に読出し、第１及び第２のビデオ信号に対応する画像
を１つのビデオスクリーンに表示する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スクリーン上で２
画像を同時に表示するテレビジョン受像機に関するもの
である。

【０００２】

【従来の技術】副画像用のメモリを用い、テレビジョン
受像機のスクリーン上に同時に２つの画像を、一方は主
画像とし、他方は主画像内の副画像として表示すること
は、よく知られている。この２画像表示は、「ピクチャ
インピクチャ（画中画）」と呼ばれている。しかし、副
画像は小さなサイズで表示されるため、画像の細部を示
すには画質が不充分である。したがって、日本特許出願
公開第６１−１９３５８０号、第６１−２０８９８１号
及び第６２−４７２８０号公報に示されるように、ライ
ンメモリを用いてスクリーン上に同時に２画像を同じサ
イズで表示することが提案された。しかし、このように
ラインメモリを用いる２画像表示は、２つの画像に対す
る２つのビデオ信号が互いに同期している場合にしか、
実現できないものである。

【０００３】他方、フィールドメモリを用いることによ
り、通常のフィールド周波数の２倍でフリッカ（明滅）
のない画像を表示することも知られている。そこで、フ
ィールドメモリを用いてスクリーン上に２画像を同じサ
イズで同時に表示することが考えられてきた。

【０００４】

【発明が解決しようとする課題】したがって、本発明の
課題は、テレビジョン受像機のスクリーン上に２つの独
立したビデオ信号の画像をほぼ同じサイズで同時に表示
する方法及び装置を提供することである。

【０００５】

【課題を解決するための手段】上記の課題は、請求項１
に記載の方法及び請求項２に記載の装置によって解決さ
れる。

【０００６】本発明のビデオ画像表示方法によれば、２
つの独立したビデオ信号の画像をほぼ同じサイズで表示
することができる。本発明によるテレビジョン受像機
は、２つの画像を同じか又は類似のサイズでそのスクリ
ーン上に同時に表示できる。

【０００７】

【発明の実施の形態】以下、図面を参照して本発明を具
体的に説明する。図１は、本発明によるテレビジョン受
像機の例を示す概略ブロック図である。図１において、
テレビジョン受像機１はアンテナ入力２を有し、これは
１つ以上のチューナ３及び４に接続される。各チューナ
は、ビデオＩＦ信号復調器及び音声信号復調器を有し、
夫々１つ以上の複合ビデオ信号及びこれに付随する音声
信号を発生する。チューナ３及び４は、音声及びビデオ
信号スイッチャ（以下「ＡＶスイッチャ」という。）５
に接続され、これに複合ビデオ信号及び音声信号を供給
する。補助の音声及びビデオ信号入力（以下「ＡＶ入
力」という。）６が同じくＡＶスイッチャ５に選択用と
して供給される。したがって、ＡＶスイッチャ５は、こ
れらの入力信号の中で選択した２つの複合ビデオ信号及
びこれに付随する音声信号を次の回路に供給する。ＡＶ
スイッチャ５により選択された１以上の音声信号は、図
示しない音声信号プロセッサに供給される。音声信号
は、本発明と無関係であるので、説明を省略する。

【０００８】ＡＶスイッチャ５によって選択された複合
ビデオ信号は、輝度及び色信号プロセッサ（以下「Ｙ／
Ｃプロセッサ」という。）７及び８に夫々供給され、そ
こで、夫々の複合ビデオ信号が輝度信号Ｙ並びに色差信
号Ｕ及びＶ（以下、これらＹ，Ｕ及びＶ信号の組を「Ｙ
／Ｕ／Ｖ信号」という。）に変換される。通常表示モー
ドでの単一画像又は画中画（以下「ＰＩＰ」という。）
モードでの主画像として表示されるようにＡＶスイッチ
ャ５によって選択された複合ビデオ信号は、Ｙ／Ｃプロ
セッサ７及び高速スイッチＳ１を介して画像（信号）プ
ロセッサ９に供給され、そこで、Ｙ／Ｕ／Ｖ信号は必要
な信号処理及び所望の画質調整を受け、ＲＧＢ形式のビ
デオ画像信号が表示器１０に供給される。ＡＶ入力６に
供給されるビデオ信号の１つが、Ｒ／Ｇ／Ｂ信号である
こともある。この場合、ＡＶスイッチャ５により選択さ
れたＲ／Ｇ／Ｂ信号は、直接画像プロセッサ９に供給さ
れる。

【０００９】ＰＩＰモードが選択された場合、ＰＩＰモ
ードでの副画像として表示されるようＡＶスイッチャ５
によって選択された複合ビデオ信号は、Ｙ／Ｃプロセッ
サ８を介してＰＩＰプロセッサ１１に供給され、そこ
で、ビデオ信号は信号処理を受け、副画像となるように
画像サイズが縮小される。主画像としてのＹ／Ｕ／Ｖ信
号及び副画像としてのＹ／Ｕ／Ｖ信号は、副画像として
のＹ／Ｕ／Ｖ信号に付随するブランキング信号の制御下
にある高速スイッチＳ１を介して、画像プロセッサ９に
選択的に供給される。したがって、スクリーンに表示さ
れた主画像内の或る位置に、副画像を小さなサイズで同
時に表示することができる。

【００１０】テレビジョン受像機１にはまた、それの操
作を制御する遠隔コントローラ（リモコン）１２が設け
られる。したがって、テレビジョン受像機１は、リモコ
ン１２から制御信号ＲＳを受信するリモコン信号受信器
１３を有し、制御信号ＲＳは、そこで復号されてテレビ
ジョン受像機１を全般的に制御するコントローラ１４に
供給される。

【００１１】通常のＰＡＬ方式のテレビジョン信号は、
２５Ｈｚのフレーム周波数、５０Ｈｚのフィールド周波
数、１フレームにつき５７５本の実効ライン数、１５．
６２５ｋＨｚのライン周波数、２０ｍｓ／フィールドの
垂直もしくはフィールド走査速度及び６４μｓ／ライン
のライン走査速度を有する。しかし、この具体例では、
テレビジョン受像機１は、標準ＰＡＬ方式のテレビジョ
ン信号から１００Ｈｚのフィールド周波数でフリッカの
ない画像を発生し、表示することができる。

【００１２】図２は、主要部分が図１の画像プロセッサ
９に含まれている、１００Ｈｚフリッカなし画像モード
用の信号プロセッサ１５の概略ブロック図である。信号
プロセッサ１５は、アナログ・デジタル変換器（以下
「ＡＤＣ」という。）１６、フィールドメモリ１７、ノ
イズ低減回路１８、デジタル・アナログ変換器（以下
「ＤＡＣ」という。）１９、タイミング発生器２０及び
マイクロプロセッサ２１を含む。最後の２つは、図１の
コントローラ１４に含めてもよい。ノイズ低減回路１８
は本発明と無関係であるので、その説明は省略する。

【００１３】Ｙ／Ｃプロセッサ７からの５０Ｈｚフィー
ルド周波数をもつアナログＹ／Ｕ／Ｖ信号は、ＡＤＣ１
６に供給され、例えばタイミング発生器２０から供給さ
れる１３．５ＭＨｚのクロック信号でサンプリングして
各々を８ビットにデジタル化することにより、対応デジ
タルＹ／Ｕ／Ｖ信号に変換される。システムの必要条件
に従い、例えば１６ＭＨｚ又は他のクロック周波数を代
わりに選んでもよい。しかし、実際には、輝度信号Ｙは
１３．５ＭＨｚのサンプリング周波数で８ビットにデジ
タル化され、色差信号Ｕ及びＶは、夫々の信号Ｙ，Ｕ及
びＶの帯域幅比４：１：１を考慮して、３．３７５ＭＨ
ｚに等しい１３．５／４ＭＨｚの別のサンプリング周波
数で８ビットにデジタル化される。

【００１４】デジタル色差信号Ｕ及びＶは夫々２ビット
の４組に分割されてデジタル輝度信号Ｙと結合され、８
ビットの各デジタル輝度信号Ｙ、２ビットに分割された
各デジタル色差信号Ｕ及び２ビットに分割された各デジ
タル色差信号Ｖは、１２ビットの１ワードを構成する。
したがって、５２μｓ以上の各実効ライン走査期間にお
けるアナログＹ／Ｕ／Ｖ信号は、１３．５ＭＨｚのクロ
ック信号の場合、約７０４以上のワードにデジタル化さ
れる。ワードの数は、上述の理由から４の倍数、例えば
７２０ワードに選ぶのがよい。ＡＤＣ１６は、Ｙ／Ｕ／
Ｖ信号を別々に処理する３つの別個のアナログ・デジタ
ル変換器か、又はＹ／Ｕ／Ｖ信号を時分割式に処理する
１つ又は２つのアナログ・デジタル変換器を含んでもよ
い。

【００１５】フィールドメモリ１７は、ＦＩＦＯ（先入
れ先出し）直列レジスタのように動作する２（デュア
ル）ポート・フィールドメモリとして構成したものでよ
い。フィールドメモリ１７は、例えば２４５，７６０ワ
ードの容量を有し、その書込み及び読出し制御信号の制
御の下でデータの非同期的な書込み及び読出しをするこ
とができる。もっと具体的にいえば、フィールドメモリ
１７は、データ入力、データ出力、書込み制御（リセッ
ト書込み、入力イネーブル、書込みイネーブル及び書込
みクロックを含む。）及び読出し制御（リセット読出
し、出力イネーブル、読出しイネーブル及び読出しクロ
ックを含む。）の夫々に関する信号のための端子を有す
る。リセット書込み信号による、内部書込みアドレスポ
インタのためのリセット動作の後、データ入力端子に供
給されるデータを、入力イネーブル（許可）及び書込み
イネーブル信号が有効な間に、書込みアドレスポインタ
によって指定される記憶セルに順次書込むことができ
る。書込みアドレスポインタは、書込みクロック信号に
従ってインクリメント（歩進）される。リセット読出し
信号による内部読出しアドレスポインタのためのリセッ
ト動作の後、読出しクロック信号に従ってインクリメン
トされる読出しアドレスポインタにより指定される記憶
セルから、出力イネーブル及び読出しイネーブル信号が
有効な間に、記憶されたデータをデータ出力端子に順次
読出すことができる。

【００１６】例えば、１３．５ＭＨｚのサンプリング周
波数の場合、約２８５実効ラインの２０５，２００ワー
ドを構成する各フィールドのデジタルＹ／Ｕ／Ｖ信号
は、図３の一番上のラインに示すように、ＡＤＣ１６の
クロック信号と同じ周波数をもちタイミング発生器２０
から供給される書込みクロック信号で、各々２０ｍｓの
間にフィールドメモリ１７に順次書込まれる。フィール
ドメモリ１７に記憶された同じＹ／Ｕ／Ｖ信号は、書込
みクロック信号の２倍の周波数をもちタイミング発生器
２０から供給される２７ＭＨｚの読出しクロック信号
で、図３の上から２番目のラインに示すように１０ｍｓ
の間に、ただし２０ｍｓの間に２回続けて順次読出さ
れ、こうして１００Ｈｚのフィールド周波数をもつデジ
タルＹ／Ｕ／Ｖ信号が発生される。各奇数フィールドＡ
のデジタルＹ／Ｕ／Ｖ信号がフィールドメモリ１７から
２回読出される間、図３の第１及び第２ラインに示すよ
うに、同時に各偶数フィールドＢのデジタルＹ／Ｕ／Ｖ
信号がフィールドメモリ１７に書込まれる。その逆の場
合も同様である。

【００１７】フィールドメモリ１７から読出されたデジ
タルＹ／Ｕ／Ｖ信号は、場合に応じノイズ低減回路１８
及びスイッチ回路Ｓ２を介してＤＡＣ１９に供給され、
１００Ｈｚのフィールド周波数をもつアナログＹ／Ｕ／
Ｖ信号に変換される。これは、タイミング発生器２０か
ら供給される、フィールドメモリ１７の読出しクロック
信号と同じ周波数である２７ＭＨｚのクロック信号で行
われる。ただし、そのタイミングチャートは図３に示さ
れていない。アナログＹ／Ｕ／Ｖ信号はそれから、Ｒ／
Ｇ／Ｂ信号に変換され表示器１０に供給される。表示器
１０は、そのスクリーンにおいて各ラインを３２μｓ／
ラインのライン走査速度（そのうち、ＤＡＣ１９からの
Ｙ／Ｕ／Ｖ信号に対応する実効ライン走査期間は２６μ
ｓである。）、３１．２５ｋＨｚのライン周波数で水平
方向に走査し、垂直方向には各奇数フィールドを２０ｍ
ｓの間に２回、各偶数フィールドを２０ｍｓの間に２
回、１００Ｈｚのフィールド周波数で走査する。

【００１８】ＡＤＣ１６用のクロック信号、フィールド
メモリ１７用の書込み制御信号及び読出し制御信号、並
びにＤＡＣ１９用のクロック信号は、図２に示す如くタ
イミング発生器２０及びマイクロプロセッサ２１に供給
される、図１のＡＶスイッチャ５によって選択された複
合ビデオ信号の水平（Ｈ）及び垂直（Ｖ）同期信号に同
期して、タイミング発生器２０及びマイクロプロセッサ
２１により発生される。実際には、各動作に小さな回路
遅延があるかも知れないが、これはシステム全体で補償
する。

【００１９】上述の動作では、Ａ，Ａ，Ｂ及びＢなるフ
ィールド列が発生する。ほかに、各奇数フィールドＡ及
び各偶数フィールドＢの画像ガ１００Ｈｚのフィールド
周波数で交互に表示されるＡ，Ｂ，Ａ及びＢの如きフィ
ールド列形式や次に述べるＡ，Ａ^* ，Ｂ^* 及びＢのフィ
ールド列形式がある。後者は、（１）各奇数フィールド
Ａの画像、（２）各偶数フィールドＢの対応ラインと、
各偶数フィールドＢに先行する各奇数フィールドＡの上
記対応ラインに隣接する２つのラインとの中央値（メジ
アン）をもつラインの各々より成る画像、（３）各奇数
フィールドＡの対応ラインと、各奇数フィールドＡの次
の各偶数フィールドＢの上記対応ラインに隣接する２つ
のラインとの中央値をもつラインの各々より成る画像、
及び（４）各偶数フィールドＢの画像が、２５Ｈｚの各
フレームの間に１００Ｈｚのフィールド周波数で順次表
示されるものである。

【００２０】上記後者を具体化するためには、図２に示
す如く、フィールドメモリ１７と同じ構造のフィールド
メモリ２２、中央値フィルタ２３及びスイッチ回路Ｓ３
を信号プロセッサ１５に更に設ける必要がある。

【００２１】この場合、上述した例と同様、ＡＤＣ１６
からの各奇数フィールドＡのデジタルＹ／Ｕ／Ｖ信号
は、２０ｍｓの間にフィールドメモリ１７に書込まれ
る。同信号はそれから、２７ＭＨｚの読出しクロック信
号に従い４０ｍｓの１フレーム内の各最初の１０ｍｓの
間にフィールドメモリ１７から読出され、ノイズ低減回
路１８及びスイッチ回路Ｓ２を介してＤＡＣ１９に供給
される。同時に、フィールドメモリ１７から読出された
各奇数フィールドＡのデジタルＹ／Ｕ／Ｖ信号は、スイ
ッチ回路Ｓ３を介してフィールドメモリ２２に供給さ
れ、そこに書込まれる。各奇数フィールドＡのデジタル
Ｙ／Ｕ／Ｖ信号がフィールドメモリ１７から読出される
間、同時にＡＤＣ１６からの各偶数フィールドＢのデジ
タルＹ／Ｕ／Ｖ信号は、２０ｍｓの間にフィールドメモ
リ１７に書込まれる。

【００２２】次いで、図４に示す如く、フィールドメモ
リ２２に記憶された各奇数フィールドＡのデジタルＹ／
Ｕ／Ｖ信号及びフィールドメモリ１７に記憶された各偶
数フィールドＢのデジタルＹ／Ｕ／Ｖ信号が、４０ｍｓ
の１フレーム内の各２番目の１０ｍｓの間にそこから同
時に読出され、ノイズ低減回路１８を介して中央値フィ
ルタ２３に供給される。該フィルタ２３において、各奇
数フィールドＡの各隣接２ラインのデジタルＹ／Ｕ／Ｖ
信号と、各偶数フィールドＢの各ラインのデジタルＹ／
Ｕ／Ｖ信号との間の夫々の中央値（メジアン）をもつデ
ジタルＹ／Ｕ／Ｖ信号が、先に説明したとおりに生成さ
れ、スイッチ回路Ｓ２を介してＤＡＣ１９に供給され
る。

【００２３】引続き、フィールドメモリ１７に記憶され
た各偶数フィールドＢのデジタルＹ／Ｕ／Ｖ信号及びフ
ィールドメモリ２２に記憶された各奇数フィールドＡの
デジタルＹ／Ｕ／Ｖ信号が、４０ｍｓの１フレーム内の
各３番目の１０ｍｓの間にそこから同時に読出され、ノ
イズ低減回路１８を介して中央値フィルタ２３に供給さ
れる。該フィルタ２３において、各偶数フィールドＢの
各隣接２ラインのデジタルＹ／Ｕ／Ｖ信号と、各奇数フ
ィールドＡの各ラインのデジタルＹ／Ｕ／Ｖ信号との間
の夫々の中央値をもつデジタルＹ／Ｕ／Ｖ信号が、先に
説明したとおりに生成され、スイッチ回路Ｓ２を介して
ＤＡＣ１９に供給される。同時に、フィールドメモリ１
７から読出された各偶数フィールドＢのデジタルＹ／Ｕ
／Ｖ信号が、この場合、スイッチ回路Ｓ３を介してフィ
ールドメモリ２２に供給され、これに書込まれる。各偶
数フィールドＢのデジタルＹ／Ｕ／Ｖ信号がフィールド
メモリ１７から２回読出されている間に、同時に各奇数
フィールドＡのデジタルＹ／Ｕ／Ｖ信号は２０ｍｓの間
にフィールドメモリ１７に書込まれる。

【００２４】終わりに、フィールドメモリ２２に記憶さ
れた各偶数フィールドＢのデジタルＹ／Ｕ／Ｖ信号が、
４０ｍｓの１フレーム内の各４番目の１０ｍｓの間にそ
こから読出され、ノイズ低減回路１８及びスイッチ回路
Ｓ２を介してＤＡＣ１９に供給される。上述のフィール
ド列が２５Ｈｚのフレーム毎に繰返され、スイッチ回路
Ｓ２は、タイミング発生器２０及びマイクロプロセッサ
２１によって発生される切替え信号により、フィールド
メモリ１７、中央値フィルタ２３又はフィールドメモリ
２２から適正なデジタルＹ／Ｕ／Ｖ信号がＤＡＣ１９に
供給されるように制御される。

【００２５】Ａ，Ａ，Ｂ及びＢのフィールド列と同様
に、ＤＡＣ１９に供給されたデジタルＹ／Ｕ／Ｖ信号
は、１００Ｈｚのフィールド周波数をもつアナログＹ／
Ｕ／Ｖ信号に前記クロック信号で変換され、次いでＲ／
Ｇ／Ｂ信号に変換されて表示器１０に供給される。

【００２６】Ａ，Ａ，Ｂ及びＢモードを、Ａ，Ａ^* ，Ｂ
^* 及びＢモードと同じようなメモリ制御によりフィール
ドメモリ２２を用いて行う場合、図３に示すようにフィ
ールドメモリ１７及び２２を制御することができるが、
その説明は省略する。

【００２７】また、Ａ，Ｂ，Ａ及びＢモードを行う場合
は、図４においては、まず各奇数フィールドＡのＹ／Ｕ
／Ｖ信号をフィールドメモリ１７から読出し、２番目に
各偶数フィールドＢのＹ／Ｕ／Ｖ信号をフィールドメモ
リ１７から読出し、３番目に各奇数フィールドＡのＹ／
Ｕ／Ｖ信号をフィールドメモリ２２から読出し、最後に
各偶数フィールドＢのＹ／Ｕ／Ｖ信号をフィールドメモ
リ２２から読出し、夫々のＹ／Ｕ／Ｖ信号をそのまま順
次ＤＡＣ１９に供給すればよい。ＤＡＣ１９からのアナ
ログＹ／Ｕ／Ｖ信号は、次いでＲ／Ｇ／Ｂ信号に変換さ
れ、表示器１０に供給される。表示器１０は、そのスク
リーンにおいて各ラインを３２μｓ／ラインのライン走
査速度、３１．２５ｋＨｚのライン周波数で水平方向に
走査し、垂直方向には、各奇数フィールドを１０ｍｓの
間に、各偶数フィールドを１０ｍｓの間に１００Ｈｚの
フィールド周波数で交互に走査する。

【００２８】図１の構成において、２画像モードは、リ
モコン１２の幾つかのキーを所定の順序で操作すること
により、スクリーンに表示されたメニューから選択する
ことができる。２画像モードでは、１つのスクリーンに
２つの異なる動又は静画像が同時に表示される。このモ
ードを実現するため、図２に示す如く、信号プロセッサ
１５にＡＤＣ１６と同じか又は類似のＡＤＣ２４を更に
設け、これをスイッチ回路Ｓ３を介してフィールドメモ
リ２２に接続し、図１に示すＰＩＰプロセッサ１１の前
にあるＹ／Ｃプロセッサ８からアナログＹ／Ｕ／Ｖ信号
をＡＤＣ２４に供給する。

【００２９】したがって、図１のＡＶスイッチャ５によ
って選択された主画像（以下「画像Ｉ」という。）用の
Ｙ／Ｃプロセッサ７からのアナログＹ／Ｕ／Ｖ信号は、
ＡＤＣ１６に供給され、図１のＡＶスイッチャ５によっ
て選択された副画像（以下「画像II」という。）用のＹ
／Ｃプロセッサ８からのアナログＹ／Ｕ／Ｖ信号は、Ａ
ＤＣ２４に供給される。この具体例では、ＡＤＣ１６及
び２４の各々は、例えば６．７５ＭＨｚのクロック信号
で動作し、先に述べた１００Ｈｚフリッカなし画像モー
ドと同じようにして夫々デジタルＹ／Ｕ／Ｖ信号を発生
する。ただし、システムの必要条件に従って例えば８Ｍ
Ｈｚその他のクロック周波数を代わりに選んでもよい。
よって、６．７５ＭＨｚのクロック信号の場合、５２μ
ｓ以上の各実効ライン走査期間のアナログＹ／Ｕ／Ｖ信
号は、約３５２以上のワードにデジタル化される。ワー
ドの数は、４の倍数、例えば３６０ワードに選ぶのがよ
い。ＡＤＣ１６及び２４用のクロック信号は、画像Ｉ及
び画像IIに対する複合ビデオ信号の水平（Ｈ）及び垂直
（Ｖ）同期信号に夫々同期している。

【００３０】図５及び図６は、図２に示す信号プロセッ
サの２画像モードにおけるメモリ制御の例を示すタイミ
ングチャートである。図５に示すように、ＡＤＣ１６か
らの画像Ｉ用の各奇数フィールドＩＡ及び各偶数フィー
ルドＩＢのデジタルＹ／Ｕ／Ｖ信号は、２０ｍｓの間に
交互にフィールドメモリ１７に書込まれる。同時に、Ａ
ＤＣ２４からの画像II用の各奇数フィールドIIＡ及び各
偶数フィールドIIＢのデジタルＹ／Ｕ／Ｖ信号は、スイ
ッチ回路Ｓ３を介して２０ｍｓの間に交互にフィールド
メモリ２２に書込まれる。フィールドメモリ１７及び２
２用の書込みクロック信号は同じく、画像Ｉ及び画像II
に対する複合ビデオ信号の水平及び垂直同期信号に夫々
同期している。

【００３１】フィールドメモリ１７に記憶された各フィ
ールドＩＡ及びＩＢのデジタルＹ／Ｕ／Ｖ信号及びフィ
ールドメモリ２２に記憶された各フィールドIIＡ又はII
ＢのデジタルＹ／Ｕ／Ｖ信号はそれから、あとで説明す
るように、書込みクロック信号のクロック周波数と一定
の関係にある所定周波数をもつ読出しクロック信号に従
い、図５に示す如く同時に読出される。もっと正確に
は、デジタルＹ／Ｕ／Ｖ信号は、画像Ｉの各フィールド
及び画像IIの各フィールドの各同じラインのデジタルＹ
／Ｕ／Ｖ信号が、ライン走査期間に交互に読出されるよ
うなやり方で読出される。フィールドメモリ１７及び２
２に対する読出しクロック信号は、画像Ｉ又は画像IIの
どちらか一方、この場合は画像Ｉに関する複合ビデオ信
号の水平及び垂直同期信号と同期している。

【００３２】フィールドメモリ１７及び２２から読み出
されたデジタルＹ／Ｕ／Ｖ信号はそれから、ノイズ低減
回路１８及びスイッチ回路Ｓ２を介してＤＡＣ１９に供
給される。この場合、スイッチ回路Ｓ２は、図２に示す
ようなノイズ低減回路１８及びＤＡＣ１９間の位置でな
く、フィールドメモリ１７，２２及びノイズ低減回路１
８間に設けてもよい。ＤＡＣ１９はそれから、フィール
ドメモリ１７及び２２に対する読出しクロック信号と同
じ所定周波数のクロック信号で、ＡＤＣ１６及び２４の
アナログからデジタルへの変換とは逆に、デジタルＹ／
Ｕ／Ｖ信号をアナログＹ／Ｕ／Ｖ信号に変換する。アナ
ログＹ／Ｕ／Ｖ信号は、次いでＲ／Ｇ／Ｂ信号に変換さ
れ、表示器１０に供給されてスクリーンに２つの画像を
表示する。

【００３３】１００Ｈｚフリッカなし画像モードにおい
て、特に前述のＡ，Ａ，Ｂ及びＢフィールド列において
２画像を表示するため、画像Ｉの各奇数フィールドＩＡ
及び画像IIの各奇数フィールドIIＡのデジタルＹ／Ｕ／
Ｖ信号を、各２０ｍｓの間に前述の如くフィールドメモ
リ１７及び２２から夫々２回読出す。したがって、各ラ
インのデジタルＹ／Ｕ／Ｖ信号は各々１３μｓの間に読
出される。各奇数フィールドＩＡ及び各奇数フィールド
IIＡのデジタルＹ／Ｕ／Ｖ信号が２回読出されている
間、同時に、ＡＤＣ１６及び２４からの各偶数フィール
ドＩＢ及び各偶数フィールドIIＢのデジタルＹ／Ｕ／Ｖ
信号が、前述と同様にして各２０ｍｓの間に夫々フィー
ルドメモリ１７及び２２へ書込まれる。

【００３４】この過程は、２０ｍｓ毎に繰返される。フ
ィールドメモリ１７及び２２からのデジタルＹ／Ｕ／Ｖ
信号は、ＤＡＣ１９に供給される。ＤＡＣ１９からのア
ナログＹ／Ｕ／Ｖ信号は、最後にＲ／Ｇ／Ｂ信号に変換
されて表示器１０に供給される。表示器１０は、そのス
クリーンにおいて、ＤＡＣ１９からのＹ／Ｕ／Ｖ信号に
対応する実効ライン走査期間が２６μｓである３２μｓ
／ラインのライン走査速度、３１．２５ｋＨｚのライン
周波数で各ラインを水平方向に走査し、垂直方向には１
００Ｈｚのフィールド周波数で２０ｍｓの間に各奇数フ
ィールドを２回、２０ｍｓの間に各偶数フィールドを２
回走査する。

【００３５】１６：９という幅広いアスペクト比をもつ
スクリーンを具えたテレビジョン受像機が、現在非常に
普及しつつある。テレビジョン信号がレターボックス
（郵便受け）フォーマットで１６：９のアスペクト比を
もつ画像を表す場合、その画像は、例えばズーミングに
より、かかるテレビジョン受像機の幅広アスペスト比ス
クリーンの画面一杯に表示することができる。テレビジ
ョン信号が最近導入されてきたＰＡＬ−プラス方式によ
り送信される場合、その画像は、実効５７５ライン全部
を走査することにより、ＰＡＬ−プラス専用テレビジョ
ン受像機の幅広スクリーンの画面一杯に表示することが
できる。

【００３６】図７のＡ及びＢは、１６：９のアスペクト
比をもつ幅広スクリーンを用いて２画像を表示する場合
の２つの例を示す。図７のＡに示すように、４：３のア
スペクト比の２画像Ｉ及びIIを正確な画像配列で同時に
表示する場合、フィールドメモリ１７及び２２に対する
読出しクロック信号並びにＤＡＣ１９に対するクロック
信号のクロック周波数は、例えばＡＤＣ１６及び２４の
クロック信号の周波数６．７５ＭＨｚの４倍の２７ＭＨ
ｚであり、その画像の高さは、例えば表示器１０の垂直
変更を調整することにより２／３に圧縮される。各画像
をもっと大きなサイズで、しかし、正確な画像配列で表
示すべき場合は、各画像の左右両側をカットし、フィー
ルドメモリ１７及び２２に対する読出しクロック信号並
びにＤＡＣ１９に対するクロック信号のクロック周波数
を減らすか、又はＡＤＣ１６及び２４に対するクロック
信号並びにフィールドメモリ１７及び２２に対する書込
みクロック信号のクロック周波数を、各ライン長が短縮
される程度に増やし、表示器１０の垂直偏向を調整する
ことにより、それを実現することができる。

【００３７】例えば、図７のＢに示すように２画像を同
時に３：３のアスペクト比で表示する場合、各画像の各
側を１／８だけそれに対応するデジタルＹ／Ｕ／Ｖ信号
をフィールドメモリ１７及び２２から読出さないことに
よってカットする。それに応じて、フィールドメモリ１
７及び２２に対する読出しクロック信号並びにＤＡＣ１
９に対するクロック信号のクロック周波数を、ＡＤＣ１
６及び２４に対するクロック信号並びにフィールドメモ
リ１７及び２２に対する書込みクロック信号の周波数８
ＭＨｚの４倍より低い２７ＭＨｚに選べばよい。その画
像の高さは、表示器１０の垂直偏向を調整することによ
って８／９に圧縮される。他の任意のアスペクト比も、
同じようにして実現することができる。

【００３８】画像Ｉの複合ビデオ信号が欠落すると、読
出しクロック信号の同期のための水平及び垂直同期信号
も欠落する。かような場合、画像IIに対する水平及び垂
直同期信号を使用する。これは、タイミング発生器２０
及びマイクロプロセッサ２１内で切替えを行うか、又は
図１のＡＶスイッチャ５において画像Ｉ及び画像IIに対
する複合ビデオ信号を交換することによって行う。

【００３９】上述の具体例では、フィールドメモリ１７
及び２２内の画像Ｉ及びIIの各先行フィールドのデジタ
ルＹ／Ｕ／Ｖ信号は、画像Ｉ及びIIの各現在フィールド
のデジタルＹ／Ｕ／Ｖ信号によって夫々重ね書きされ
る。２つの複合ビデオ信号が実際に互いに同期していな
い場合、２組のデジタルＹ／Ｕ／Ｖ信号のフィールドメ
モリ１７及び２２への書込みタイミングは、互いに一致
しない。画像IIのデジタルＹ／Ｕ／Ｖ信号をフィールド
メモリ２２から読出すのが、フィールドメモリ２２に記
憶された画像IIの各先行フィールドのデジタルＹ／Ｕ／
Ｖ信号が、画像IIの各現在フィールドのデジタルＹ／Ｕ
／Ｖ信号によってフィールドの半分より多く重ね書きさ
れるよりも早ければ、画像IIの２つの異なるフィールド
IIＡ及びIIＢのデジタルＹ／Ｕ／Ｖ信号が、図６に示す
如く同じフィールド内に読出される。その結果、画像II
内の飛越し関係が不正確となり、画像IIの垂直解像度が
低下する。

【００４０】この問題を解決するため、フィールドメモ
リ１７又は２２の少なくとも一方に、ランダム・ブロッ
ク・アドレス指定（アクセス）モードを有する２ポート
・フィールドメモリを使用する。本例では、フィールド
メモリ１７をマスタ（主）とし、フィールドメモリ２２
をスレーブ（従）として使用し、フィールドメモリ２２
をランダム・ブロック・アドレス指定モードを有する２
ポート・フィールドメモリで構成する。書込み及び（又
は）読出し動作スタート前のランダム・ブロック・アド
レス指定モードでは、書込み及び（又は）読出しアドレ
スポインタの初期値をブロック形式で、例えば、各ブロ
ックが幾つかのワード、例えば８０ワードを含む３０７
２ブロックのどれか１つのブロックに指定することがで
き、したがって、記憶セルを異なるデータ用に１つ以上
の領域に分割できる。書込みアドレスポインタ及び（又
は）読出しアドレスポインタに対するランダム・ブロッ
ク・アドレス指定モードは、リセット書込み及び（又
は）リセット読出し信号が有効である間に、夫々入力イ
ネーブル及び書込みイネーブル端子及び（又は）出力イ
ネーブル及び読出しイネーブル端子を通して特殊コード
を与えることにより、選択することができる。それか
ら、データ入力端子に１２ビットの対応するブロックア
ドレスを供給することにより、開始ブロックを設定する
ことができる。

【００４１】この例では、２画像モードにおける画像Ｉ
及びIIの各デジタルＹ／Ｕ／Ｖ信号のデータレートは、
通常の１００Ｈｚフリッカなし画像モードにおけるデー
タレートの約半分であるから、２フィールドのデジタル
Ｙ／Ｕ／Ｖ信号を記憶するのに１つのフィールドメモリ
を使うことができる。したがって、図８に示すように、
画像IIの各奇数フィールドIIＡのデジタルＹ／Ｕ／Ｖ信
号は、第１領域Ｍ１の第１ブロックに対応するブロック
アドレスによって指定される、フィールドメモリ２２の
第１領域Ｍ１に、また、画像IIの各偶数フィールドIIＢ
のデジタルＹ／Ｕ／Ｖ信号は、第２領域Ｍ２の第１ブロ
ックに対応するブロックアドレスによって指定される、
フィールドメモリ２２の第２領域Ｍ２に別々に書込まれ
る。こうすると、各先行偶数フィールドIIＢ及び各先行
奇数フィールドIIＡのデジタルＹ／Ｕ／Ｖ信号は夫々消
去されない。

【００４２】したがって、図９に示すように、画像IIの
奇数フィールドIIＡのみのデジタルＹ／Ｕ／Ｖ信号が、
画像IIの偶数フィールドIIＢのデジタルＹ／Ｕ／Ｖ信号
と混じることなく、フィールドメモリ２２の第１領域Ｍ
１から読出され、画像IIの偶数フィールドIIＢのみのデ
ジタルＹ／Ｕ／Ｖ信号が、画像IIの奇数フィールドIIＡ
のデジタルＹ／Ｕ／Ｖ信号と混じることなく、フィール
ドメモリ２２の第２領域Ｍ２から読出される。この場
合、フィールドメモリ２２の読出しタイミングには関係
がなく、従って前述した飛越し関係についての問題は解
決される。

【００４３】しかし、この解決策にも、未だもう１つ問
題が残っている。フィールドメモリ２２のメモリ領域Ｍ
１における画像IIの各先行奇数フィールドIIＡ′のデジ
タルＹ／Ｕ／Ｖ信号が、画像IIの各現在奇数フィールド
IIＡのデジタルＹ／Ｕ／Ｖ信号によって重ね書きされ、
また、フィールドメモリ２２のメモリ領域Ｍ２における
画像IIの各先行偶数フィールドIIＢ′のデジタルＹ／Ｕ
／Ｖ信号が、画像IIの各現在偶数フィールドIIＢのデジ
タルＹ／Ｕ／Ｖ信号によって重ね書きされるであろう。
画像IIのデジタルＹ／Ｕ／Ｖ信号をフィールドメモリ２
２から読出すのが、フィールドメモリ２２に記憶された
画像IIの各先行奇数及び偶数フィールドIIＡ′及びII
Ｂ′のデジタルＹ／Ｕ／Ｖ信号が、画像IIの各現在奇数
及び偶数フィールドIIＡ及びIIＢのデジタルＹ／Ｕ／Ｖ
信号によって半フィールドより多く重ね書きされるより
も早ければ、図９に示す如く、画像IIの各先行及び現在
奇数フィールドIIＡ′及びIIＡ、又は各先行及び現在偶
数フィールドIIＢ′及びIIＢが同じフィールド内に読出
される。もし、画像IIが静止画像でなく、比較的速く動
く画像であれば、図９に示す如く、異なるタイミングに
おける２つの画像部分が、夫々スクリーンの上部及び下
部において１つの画像のように表示される。ただし、こ
の場合、前述の如き飛越し関係の問題はない。

【００４４】この問題を解決するため、フィールドメモ
リ１７及び２２の各々に対してランダム・ブロック・ア
ドレス指定（アクセス）モードをもつ２ポートメモリを
使用し、画像Ｉの各奇数フィールドＩＡ及び各偶数フィ
ールドＩＢのデジタルＹ／Ｕ／Ｖ信号を、夫々フィール
ドメモリ１７の第１領域Ｍ１及び第２領域Ｍ２に、前述
のフィールドメモリ２２の例において説明したと同じよ
うにして書込む。

【００４５】本例では、フィールドメモリ１７をマスタ
（主）とし、フィールドメモリ２２をスレーブ（従）と
する。画像Ｉの各現在奇数フィールドＩＡのデジタルＹ
／Ｕ／Ｖ信号を各２０ｍｓの間にフィールドメモリ１７
の第１領域Ｍ１に書込むとき、２つの画像Ｉ及びIIのＹ
／Ｕ／Ｖ信号間の信号位相差ｄが（１／２）フレーム又
は２０ｍｓより大きくない場合、画像Ｉの各先行奇数及
び偶数フィールドＩＡ及びＩＢのデジタルＹ／Ｕ／Ｖ信
号をフィールドメモリ１７の各領域Ｍ１及びＭ２から２
０ｍｓの間に順次読出し、画像Ｉの各現在偶数フィール
ドＩＢのデジタルＹ／Ｕ／Ｖ信号を各２０ｍｓの間にフ
ィールドメモリ１７の第２領域Ｍ２に書込むとき、画像
Ｉの各先行偶数及び奇数フィールドＩＢ及びＩＡのデジ
タルＹ／Ｕ／Ｖ信号をフィールドメモリ１７の各領域Ｍ
１及びＭ２から２０ｍｓの間に順次読出す。画像IIの各
フィールドIIＡ又はIIＢのデジタルＹ／Ｕ／Ｖ信号は、
フィールドメモリ２２の各領域Ｍ１又はＭ２から各２０
ｍｓの間に２回、図１０に示す如く、画像Ｉのデジタル
Ｙ／Ｕ／Ｖ信号を読出すのと同じフィールド位相で読出
す。

【００４６】２つの画像Ｉ及びIIのデジタルＹ／Ｕ／Ｖ
信号間の信号位相差ｄが（１／２）フレーム又は２０ｍ
ｓより大きい場合、上述の読出しタイミングを維持すれ
ば、図９に示したのと同じ問題が生じるであろう。よっ
て、この場合には、画像Ｉの各現在奇数フィールドＩＡ
のデジタルＹ／Ｕ／Ｖ信号を各２０ｍｓの間にフィール
ドメモリ１７の第１領域Ｍ１に書込む間に、画像Ｉの各
先行偶数及び奇数フィールドＩＢ及びＩＡのデジタルＹ
／Ｕ／Ｖ信号を２０ｍｓの間にフィールドメモリ１７の
各領域Ｍ１及びＭ２から順次読出し、画像Ｉの各現在偶
数フィールドＩＢのデジタルＹ／Ｕ／Ｖ信号を各２０ｍ
ｓの間にフィールドメモリ１７の第２領域Ｍ２に書込む
間に、画像Ｉの各先行奇数及び偶数フィールドＩＡ及び
ＩＢのデジタルＹ／Ｕ／Ｖ信号を２０ｍｓの間にフィー
ルドメモリ１７の各領域Ｍ１及びＭ２から順次読出す。
画像IIの各フィールドIIＡ又はIIＢのデジタルＹ／Ｕ／
Ｖ信号は、フィールドメモリ２２の各領域Ｍ１又はＭ２
から各２０ｍｓの間に２回、図１１に示す如く画像Ｉの
デジタルＹ／Ｕ／Ｖ信号を読出すのと同じフィールド位
相で読出す。

【００４７】信号位相差ｄをタイミング発生器２０又は
マイクロプロセッサ２１で検出し、上述の読出しタイミ
ングを制御することができる。信号位相差ｄが０と（１
／２）フィールドもしくは１０ｍｓとの間（図１２）、
（１／２）フィールドもしくは１０ｍｓと１フィールド
もしくは２０ｍｓとの間（図１０）、１フィールドもし
くは２０ｍｓと１＋（１／２）フィールドもしくは３０
ｍｓとの間（図１１）、又は１＋（１／２）フィールド
もしくは３０ｍｓと２フィールドもしくは４０ｍｓとの
間（図１３）のいずれにあるかに応じて、読出しタイミ
ングを変えることが可能である。画質に何らかの低下が
認められる場合は、上述以外の読出しタイミングを適用
してもよい。

【００４８】上述の具体例では、読出しタイミングに関
し、フィールドメモリ１７をマスタとし、フィールドメ
モリ２２をスレーブとして使用したが、フィールドメモ
リ１７及び２２の両方をスレーブとし、これらのメモリ
１７及び２２の書込み制御信号と無関係の読出し制御信
号によってこれらのメモリを読出してもよい。

【００４９】以上、Ａ，Ａ，Ｂ及びＢフィールド列の１
００Ｈｚフリッカなし画像モードにおける２画像表示に
ついて説明した。しかし、Ａ，Ｂ，Ａ及びＢ列又はＡ，
Ａ^*，Ｂ^* 及びＢ列での２画像表示も、フィールドメモ
リ１７及び（又は）２２からのＹ／Ｕ／Ｖ信号の読出し
タイミング及び（又は）順序を修正することにより、或
いは、もし使えるならば、例えばフレームメモリに用い
るメモリ形式を変えることにより実現できる。

【００５０】上述では、画像Ｉ及びIIのビデオ信号をデ
ジタルＹ／Ｕ／Ｖ信号の形で取扱ったが、アナログＹ／
Ｕ／Ｖ信号の形、アナログもしくはデジタルＲ／Ｇ／Ｂ
信号の形又は他の形のビデオ信号を扱うことも可能であ
る。

【００５１】本発明は、幅広アスペクト比をもつテレビ
ジョン受像機ばかりでなく、４：３のような通常のアス
ペクト比をもつテレビジョン受像機にも適用できる。本
発明はまた、５０Ｈｚのフィールド周波数をもつ標準Ｐ
ＡＬ方式のテレビジョン受像機や、平常モードで６０Ｈ
ｚ又はフリッカなしモードで１２０Ｈｚのフィールド周
波数をもつＮＴＳＣ方式のテレビジョン受像機にも適用
できる。本発明は更に、チューナをもたないが幾つかの
ビデオ信号入力端子をもつビデオモニタに適用すること
ができる。

【００５２】

【発明の効果】以上説明したとおり、本発明によれば、
テレビジョン受像機のスクリーン上に２つの独立したビ
デオ信号の画像をほぼ同じサイズで同時に表示すること
ができる。

【図面の簡単な説明】

【図１】本発明によるテレビジョン受像機の例を示すブ
ロック図。

【図２】図１の画像プロセッサとしての信号プロセッサ
の詳細を示すブロック図。

【図３】図２の信号プロセッサの１００Ｈｚフリッカな
し画像モードにおけるメモリ制御の例１を示すタイミン
グチャート。

【図４】図２の信号プロセッサの１００Ｈｚフリッカな
し画像モードにおけるメモリ制御の例２を示すタイミン
グチャート。

【図５】図２の信号プロセッサの２画像モードにおける
メモリ制御の例１を示すタイミングチャート。

【図６】図２の信号プロセッサの２画像モードにおける
メモリ制御の例２を示すタイミングチャート。

【図７】本発明による２画像モードにおける表示例を示
す図。

【図８】図２の信号プロセッサに用いうるランダム・ブ
ロック・アクセス・モードをもつ２ポート・フィールド
メモリを示す概略図。

【図９】図２の信号プロセッサの２画像モードにおける
メモリ制御の例３を示すタイミングチャート。

【図１０】図２の信号プロセッサの２画像モードにおけ
るメモリ制御の例４を示すタイミングチャート。

【図１１】図２の信号プロセッサの２画像モードにおけ
るメモリ制御の例５を示すタイミングチャート。

【図１２】図２の信号プロセッサの２画像モードにおけ
るメモリ制御の例６を示すタイミングチャート。

【図１３】図２の信号プロセッサの２画像モードにおけ
るメモリ制御の例７を示すタイミングチャート。

【符号の説明】

２，６ ビデオ信号入力端子手段 ７，８ Ｙ／Ｃプロセッサ １０ 表示器 １７ 第１メモリ手段（フィールドメモリ） ２２ 第２メモリ手段（フィールドメモリ） １４，２０，２１ 書込み及び読出し制御信号発生手段
（コントローラ、タイミング発生器、マイクロプロセッ
サ）

Claims (12)

【特許請求の範囲】
1. 【請求項１】 受信される第１及び第２のビデオ信号の
   ビデオ画像を表示する方法であって、 上記第１のビデオ信号を、該第１ビデオ信号の同期信号
   と同期して、第１のメモリに第１の所定周波数で記憶す
   るステップと、 上記第２のビデオ信号を、該第２ビデオ信号の同期信号
   と同期して、第２のメモリに上記第１の所定周波数で記
   憶するステップと、 上記第１及び第２のビデオ信号を、マスタ同期信号と同
   期して、上記第１及び第２のメモリから第２の所定周波
   数で交互にライン方向に読出すステップと、 上記第１及び第２のビデオ信号に対応する画像を１つの
   ビデオスクリーンに表示するステップとを含むビデオ画
   像表示方法。
2. 【請求項２】 第１及び第２のビデオ信号を受信するた
   めのビデオ信号入力端子手段（２，６）と、 第１のビデオ信号を記憶する第１のメモリ手段（１７）
   と、 第２のビデオ信号を記憶する第２のメモリ手段（２２）
   と、 書込み及び読出し制御信号発生手段であって、 上記第１ビデオ信号が、該第１ビデオ信号の同期信号と
   同期して、上記第１メモリ手段（１７）に第１の所定周
   波数で書込まれるように、上記第１メモリ手段（１７）
   を制御する第１の書込み制御信号と、 上記第２ビデオ信号が、該第２ビデオ信号の同期信号と
   同期して、上記第２メモリ手段（２２）に上記第１の所
   定周波数で書込まれるように、上記第２メモリ手段（２
   ２）を制御する第２の書込み制御信号と、 上記第１及び第２のビデオ信号が、マスタ同期信号と同
   期して、上記第１及び第２のメモリ手段（１７，２２）
   から第２の所定周波数で交互にライン方向に読出される
   ように、上記第１及び第２メモリ（１７，２２）を制御
   するマスタ同期信号とを発生する書込み及び読出し制御
   信号発生手段（１４，２０，２１）と、 上記第１及び第２メモリ手段（１７，２２）から読出さ
   れた上記第１及び第２ビデオ信号が供給され、これら第
   １及び第２ビデオ信号に対応する２つの画像を１つのス
   クリーンに表示する表示手段（１０）とを具えたビデオ
   画像表示装置。
3. 【請求項３】 上記ビデオ信号入力端子手段（２，６）
   に結合され、上記第１及び第２ビデオ信号を第１及び第
   ２のアナログＹ／Ｕ／Ｖ信号に変換するＹ／Ｃプロセッ
   サ手段（７，８）と、 上記Ｙ／Ｃプロセッサ手段（７，８）及び上記メモリ手
   段（１７，２２）の入力間に接続され、上記第１及び第
   ２のアナログＹ／Ｕ／Ｖ信号を第１及び第２のデジタル
   Ｙ／Ｕ／Ｖ信号に変換するアナログ・デジタル変換手段
   （１６，２４）と、 上記メモリ手段（１７，２２）の出力に結合され、上記
   第１及び第２メモリ手段（１７，２２）から読出された
   上記第１及び第２のデジタルＹ／Ｕ／Ｖ信号をアナログ
   Ｙ／Ｕ／Ｖ信号に変換するデジタル・アナログ変換手段
   （１９）とを含む請求項２の装置。
4. 【請求項４】 上記第１及び第２メモリ手段（１７，２
   ２）はフィールドメモリ手段である請求項２又は３の装
   置。
5. 【請求項５】 上記第１及び第２のフィールドメモリ手
   段（１７，２２）は２ポート・フィールドメモリとして
   構成される請求項４の装置。
6. 【請求項６】 上記第１及び第２のフィールドメモリ手
   段の少なくとも一方は、ランダム・ブロック・アドレス
   指定モードをもつ２ポート・フィールドメモリとして構
   成される請求項５の装置。
7. 【請求項７】 上記第１又は第２ビデオ信号のどちらか
   一方の同期信号がマスタ同期信号として選定された請求
   項２〜６のいずれか１項の装置。
8. 【請求項８】 上記第２の所定周波数は上記第１の所定
   周波数の４倍である請求項２〜７のいずれか１項の装
   置。
9. 【請求項９】 上記第１及び第２ビデオ信号は各々が５
   ０Ｈｚのフィールド周波数をもつＰＡＬ方式の信号であ
   り、該第１及び第２ビデオ信号に対応する２つの画像は
   上記スクリーンに１００Ｈｚのフィールド周波数で表示
   される請求項２〜８のいずれか１項の装置。
10. 【請求項１０】 上記スクリーンは１６：９の幅広アス
    ペクト比を有する請求項２〜９のいずれか１項の装置。
11. 【請求項１１】 上記２つの画像は上記スクリーンに
    ４：３のアスペクト比で表示される請求項１０の装置。
12. 【請求項１２】 上記２つの画像は上記スクリーンに
    ３：３のアスペクト比で表示される請求項１０の装置。