JP3717590B2 - プロンプターの映像信号処理装置 - Google Patents
プロンプターの映像信号処理装置 Download PDFInfo
- Publication number
- JP3717590B2 JP3717590B2 JP08099796A JP8099796A JP3717590B2 JP 3717590 B2 JP3717590 B2 JP 3717590B2 JP 08099796 A JP08099796 A JP 08099796A JP 8099796 A JP8099796 A JP 8099796A JP 3717590 B2 JP3717590 B2 JP 3717590B2
- Authority
- JP
- Japan
- Prior art keywords
- field
- clock signal
- prompter
- image memory
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/222—Studio circuitry; Studio devices; Studio equipment
- H04N5/2222—Prompting
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Cameras Adapted For Combination With Other Photographic Or Optical Apparatuses (AREA)
- Studio Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はプロンプターの映像信号処理装置、特にテレビカメラ等の撮影中に、ニュースキャスター等のために表示器に表示した原稿を左右方向にスクロールするための信号処理の内容に関する。
【０００２】
【従来の技術】
テレビカメラによる放送等では、テレビカメラの前側近傍に表示器を配置したプロンプター装置が用いられており、このプロンプター装置は、ニュースキャスター、司会者、出演者等に読ませる各種の原稿を表示することができる。この種の装置では、画像メモリに原稿の画像データを取り込み、この画像データを表示器に表示する処理が映像信号処理装置で行われる。
【０００３】
即ち、上記原稿は原稿用カメラで撮影されており、原稿用カメラから供給されたビデオ信号は画像メモリに一旦記憶される。また、ビデオ信号と同時に送信された副搬送波を分離し、この副搬送波に基づいて書込み及び読出しクロック信号が形成されており、このクロック信号により上記の画像メモリへ画像データを書込み、そして読み出すことにより、表示器に原稿画像が表示される。そうして、この原稿は上下或いは左右にスクロールしたり、頁毎に送ったりすることができ、これによってニュースキャスター等は原稿を読むことが可能となる。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来のプロンプターの映像信号処理装置においては、ＮＴＳＣ方式が４フィールドシーケンスを採用する関係から、フィールド毎に用いられる副搬送波（サブキャリア）に位相ずれがあり、この位相ずれによって画面がちかちかして見難いという問題があった。
【０００５】
図１１には、上記サブキャリア及びクロック信号の波形が示されており、一般にクロック周波数としては、サブキャリア（周波数ｆsc）に同期させた４ｆsc、２ｆsc、ｆsc等の周波数を用いるが、ここでは周波数ｆscの場合について上記の問題点を説明する。即ち、４フィールドシーケンスでは、図１１の（Ａ）〜（Ｄ）に示されるように、サブキャリアが１ODD と４EVENのフィールドで同位相、２EVENと３ODD で同位相となるが、１ODD と２EVEN或いは３ODD と４EVENの比較では、両者間に１８０度の位相ずれがある。このような位相ずれは、周波数インターリービングと呼ばれ、この周波数インターリービングは、カラー映像の色副搬送波が白黒映像の画面に影響を及ぼさない（画面が縦縞にならず市松模様となる）ようにするために行われる。
【０００６】
そして、上記のサブキャリアにより、図（Ｅ）に示されるように、１ODD 及び４EVENのフィールドのクロック信号１、図（Ｇ）に示されるように、２EVENと３ODD のフィールドのクロック信号２が形成されており、このクロック信号１，２も１８０度位相の異なる矩形波となる。従って、図（Ｆ）の読出しフィールドデータと図（Ｈ）の読出しフィールドデータは、１画素の半分だけ表示位置がずれることになる。
【０００７】
図１２には、画像メモリ（画素数１８３×２４１）Ｍでのデータの格納状態が示されており、例えば原稿文字の一部として図示のような白黒のデータが記憶されているとすると、４フィールドシーケンスの画面表示では、図１３（Ｉ），（II）に示されるものとなる。即ち、上記画像メモリＭには、アドレス２２、３２、４２に黒のデータが記憶されており、このデータは奇数（ODD ）と偶数（EVEN）の両フィールドデータ、例えばアドレス２２のデータはODD の２２水平ライン及びEVENの２８５水平ラインのデータとして読み出される。
【０００８】
従って、図（Ｉ）の画面Ｓに示されるように、例えば１ODD フィールドにおける２２、２３、２４のラインの黒（斜線部）の画素と、２EVENフィールドにおける２８４、２８５、２８６のラインの黒の画素とが半分の量だけずれて表示される。また、図（II）の画面Ｓに示されるように、３ODD フィールドにおける黒の画素と４EVENフィールドにおける黒の画素とにおいても半分の量だけ表示位置がずれる。しかも、これらは奇数フィールド同士、偶数フィールド同士でも半分の量のずれがある。
【０００９】
ここで、図１３の画面Ｓ上の位置Ｐの画素データに着目すると、４フィールドの内、３ ODDフィールドの画素のみが黒であり、図１４に示されるように、画面上では１／６０秒毎に、無信号、白、無信号、黒の色が繰り返し表示されることになる。従って、このような部分が存在することにより、文字の線がちかちかとして見難く表示され、細字で特に顕著となる。
【００１０】
また、従来のプロンプター装置では、左右スクロールにおいて、スクロール速度が比較的遅いとき、例えば１画面を６秒で移動させるモード或いは１画面を９秒で移動させるモードのとき、水平方向のデータが不足していることから、水平方向の映像の解像度が劣化して見づらいという問題があった。特に、これらのスクロール速度は高い頻度で用いられており、改善の必要性も高い。
【００１１】
即ち、スクロール速度を上記の６秒／画面とする場合は、上述のように、画像メモリＭに格納されている約１８０の垂直ラインのフィールド情報が１／６０秒で表示されることから、６（秒）÷１８０÷（１／６０）＝２となり、２フィールド（一つ置きのフィールド）毎に先頭垂直ラインを次のラインにずらすことになる。また、スクロール速度を上記の９秒／画面とする場合は、９（秒）÷１８０÷（１／６０）＝３となり、３フィールド（二つ置きのフィールド）毎に先頭垂直ラインを次のラインにずらすことになる。
【００１２】
図１５には、上記６秒／画面のスクロール速度のときの１画素、例えば図１２のアドレス２２の黒に対応する１画素Ｇの変化の一例が示されており、ここでは右側へスクロールする場合の変化を斜め方向へ示している。この場合は、左右スクロールにおいてODD フィールドのとき（一つ置きのフィールド毎に）垂直ラインを１ライン加算することから、図示のように、１画素Ｇが２フィールド毎に垂直方向に並んだ状態で移動する。
【００１３】
図１６には、上記９秒／画面のスクロール速度のときの１画素Ｇの変化の一例が示されており、ここでも右側へスクロールする場合の変化を斜め方向へ示している。この場合は、左右スクロールにおいて二つ置きのフィールド毎に垂直ラインを１ライン加算することから、図示のように、１画素Ｇが３フィールド毎に垂直方向に並んだ状態で移動する。
【００１４】
そして、このような不連続の表示状態に加え、水平方向の画素が、上述したように１８３画素と少ないことから、水平方向の映像がちらつき見難い画面となるという問題があった。
【００１５】
本発明は上記問題点に鑑みてなされたものであり、その目的は、４フィールドシーケンスのサブキャリアに同期させたクロック周波数を用いる場合において、左右スクロール操作での水平方向の映像のちらつきをなくすと共に、画像の見難さを改善するようにしたプロンプターの映像信号処理装置を提供することにある。
【００１６】
【課題を解決するための手段】
上記目的を達成するために、本発明は、４フィールドシーケンスのための副搬送波に同期させたクロック信号を形成し、このクロック信号に基づいて原稿データを記憶する画像メモリを備え、この画像メモリからクロック信号に基づいて画像データを読み出し、この画像データをインターレース走査により表示器へ表示すると共に、この表示器上の原稿を左右にスクロール可能に制御するプロンプターの映像信号処理装置において、半サイクルずれたクロック信号を形成するタイミング信号発生回路と、上記スクロールの速度に応じて選択されたフィールド毎に、上記画像メモリの読出しの先頭垂直ラインを水平方向に順次ずらしながら左右スクロールを実行するとき、上記タイミング信号発生回路で得られた半サイクルずれたクロック信号を用い、所定のフィールド毎に半画素分を水平方向へずらして画像表示する制御回路と、を設けたことを特徴とする。
第２請求項記載の発明は、順に読み出されるフィールドの一つ置きに、上記画像メモリにおける読出しの先頭垂直ラインをずらすスクロール速度のときは、先頭垂直ラインを更新しないときのフィールドの読出し時に、上記の半画素ずらし処理を実行することを特徴とする。
第３請求項記載の発明は、順に読み出されるフィールドの二つ置きに、上記画像メモリにおける読出しの先頭垂直ラインをずらすスクロール速度のときは、連続する３つのフィールドの最後のフィールドの読出し時に、上記の半画素ずらし処理を実行することを特徴とする。
第４請求項記載の発明は、上記タイミング信号発生回路により、上記の副搬送波の位相ずれを解消した同一位相のクロック信号を形成することを特徴とする。
【００１７】
作用
上記の構成によれば、左右のスクロール速度が６秒／画面のときは、第２請求項の制御方式により、例えば偶数フィールドが半サイクルずれたクロック信号により読出し処理され、半画素ずれた画像データが表示される。従って、この場合は、フィールド毎に半画素ずれていくような移動となり、見掛け上の解像度が上がってちらつきが改善される。
【００１８】
また、スクロール速度が９／画面のときは、第３請求項の制御方式が用いられ、３つ毎の連続するフィールド毎に考えたときの最後のフィールドが、半サイクルずれたクロック信号で読出し処理される。従って、この場合も見掛け上の解像度が向上する。
【００１９】
更に、上記第４請求項記載の構成によれば、副搬送波に存在する位相ずれが取り除かれ、４フィールドの全てのデータが同一位相のクロック信号で画像メモリから読み出される。従って、画素の半分がずれた状態で、無信号、白、無信号、黒の順に繰り返し表示されることを防止した上で、上記の左右スクロール時の画像を改善できる。
【００２０】
【発明の実施の形態】
図１には、実施形態の一例であるプロンプターの映像信号処理装置の全体構成が示されている。図において、ビデオ入力端子１０は、原稿用カメラのビデオ出力端子に接続され、この入力端子１０から原稿用カメラで撮影した原稿画像が供給される。このビデオ入力端子１０には、Ａ／Ｄ変換器１１を介してＳＲＡＭ等からなる画像メモリ１２が接続され、この画像メモリ１２は、数十枚の原稿画像が記憶できるようになっている。また、この画像メモリ１２には、Ｄ／Ａ変換器１３を介してビデオアンプ１４が接続され、このビデオアンプ１４にビデオ出力端子１５が接続される。
【００２１】
一方、上記ビデオ入力端子１０からビデオ信号を入力して、副搬送波（サブキャリア）を分離する同期分離回路１７、この同期分離回路１７で得られたサブキャリアから各種のタイミング信号（クロック信号）を形成するタイミングジェネレータ（タイミング信号発生回路）１８が設けられており、このクロック信号は上記画像メモリ１２やその他の回路へ供給される。また、制御を統轄するＣＰＵ１９、このＣＰＵ１９で指定されたアドレスを選択するアドレスデコーダ２０等が設けられ、更には上下又は左右のスクロール操作、頁送り操作等をする操作部２１が上記ＣＰＵ１９に接続されて配置される。
【００２２】
上記操作部２１では、左右スクロールの速度が操作ツマミ等で変えられ、例えば１秒／画面から１２秒／画面の間で設定された速度が選択できるようになっており、ＣＰＵ１９ではこのスクロール速度に応じた画像処理をすることになる。そして、当該例のＣＰＵ１９は、６秒／画面のスクロール速度のとき、奇数（ODD ）フィールドの読出し時に先頭垂直ラインを１つずつ更新すると共に、偶数（EVEN）フィールドの画像データを半サイクルずらしたクロック信号により読み出す（図９）。なお、逆にEVENフィールドで１ライン更新し、ODD フィールドで半サイクルずらしたクロック信号で読み出すことも可能である。
【００２３】
また、スクロール速度が９秒／画面のときは、連続する６つのフィールド単位で考えたとき、１番目と４番面のフィールドの読出し時に先頭垂直ラインを１つずつ更新すると共に、３番目と６番目のフィールドの画像データを半サイクルずらしたクロック信号により読み出すようにする（図１０）。
【００２４】
図２には、上記のタイミングジェネレータ１８内でサブキャリアからクロック信号を形成するための詳細な回路が示されている。この回路内には、インバータ２４を含んで、正弦波のサブキャリア（ＳＣ）を入力して矩形波に変換する波形変換回路２５、この波形変換回路２５からの入力を反転出力するインバータ２６、このインバータ２６の出力を選択するためのスリーステートバッファ２７、上記波形変換回路２５の出力を選択するためのスリーステートバッファ２８が設けられる。また、上記のスリーステートバッファ２７，２８のいずれかをオン状態とするために、ディレー（遅延）回路２９、第１フリップフロップ（Ｄ型）回路３０が設けられており、この第１フリップフロップ回路３０は、Ｄ端子に入力されるディレー回路２９の出力により動作することになる。
【００２５】
また、上記スリーステートバッファ２７，２８の後段には、インバータ３４が接続されており、このインバータ３４の出力を入力するスリーステートバッファ３６、上記バッファ２７の出力を入力するスリーステートバッファ３５が配置される。そして、上記のスリーステートバッファ３５，３６のいずれかをオン状態とするために、上記ＣＰＵ１９のＩ／Ｏ（入出力）ポートをＤ端子に接続する第２フリップフロップ回路３７が設けられており、この第２フリップフロップ回路３７は、上記現在の処理が奇数フィールドか偶数フィールドかが判断できるＩ／Ｏポートの出力により動作することになる。
【００２６】
実施形態例は以上の構成からなり、図３〜図８を参照しながらその作用を説明する。まず、操作釦等により書込みモードが選択されると、原稿用カメラで撮影された、図３（Ａ）で示されるビデオ信号（コンポジット信号）が図１のビデオ入力端子１０から入力され、原稿の画像信号データはＡ／Ｄ変換器１１を介して画像メモリ１２へ送られる。同時に、図１の同期分離回路１７では、ビデオ信号からサブキャリア（ＳＣ）が分離され、このサブキャリアはタイミングジェネレータ１８へ供給されており、このタイミングジェネレータ１８では、上記図２の回路により、書込み及び読出しのためのクロック信号が形成される。
【００２７】
図４には、図２の回路の各部で形成される信号波形が示されており、図２の波形変換回路２５の入力には、図４［Ｉ］，［II］の（Ａ）で示される正弦波のサブキャリア（ＳＣ）が供給される。このサブキャリアは、図９でも説明したように、４フィールドシーケンスのために、図［Ｉ］の１ODD 及び４EVENフィールドと図［II］の２EVEN及び３ODD フィールドとで、１８０度位相の異なる２種類の信号となる。なお、図の始点Ｔ1 は図３（Ｂ）の同期信号（反転状態）の立上がり点Ｔ1 と一致するものとする。
【００２８】
まず、図４［Ｉ］の１ODD 及び４EVENのフィールドについて説明すると、図（Ａ）のサブキャリアは、上記波形変換回路２５で図（Ｂ）に示される矩形波信号（反転信号）に変換される。この図（Ｂ）の矩形波信号は、Low のときだけHighをとるインバータ２６で反転され、図（Ｃ）の矩形波信号が形成される。そして、この図（Ｃ）の矩形波信号は、ディレー回路２９で所定量だけ遅らされ、図（Ｄ）の信号となって第１フリップフロップ回路３０のＤ端子に供給される。
【００２９】
この第１フリップフロップ回路３０では、ＣＫ端子へ与えられる同期信号（反転状態）の立上がり時（Ｔ1 ）に、上記Ｄ端子入力が、図（Ｄ）のようにLow 状態となると、Ｑ端子がLow 、Ｑバー端子がHighとなり、スリーステートバッファ２７がオン状態（スリーステートバッファ２８がオフ状態）となる。従って、上記バッファ２７からは図（Ｅ）に示されるように、図（Ｃ）の矩形波信号がクロック信号として出力される。
【００３０】
一方、図４［II］の２EVEN及び３ODD のフィールドにおける図（Ａ）のサブキャリアは、波形変換回路２５で図（Ｂ）に示される矩形波信号に変換され、図４［Ｉ］の場合と比較すると、位相が１８０度ずれた信号となる。この図（Ｂ）の矩形波信号は、図［Ｉ］の場合と同様に、インバータ２６で反転されて図（Ｃ）の矩形波信号とされ、この図（Ｃ）の矩形波信号は、ディレー回路２９で所定量だけ遅らされる。
【００３１】
そして、第１フリップフロップ回路３０では、ＣＫ端子へ与えられる同期信号の立上がり時（Ｔ1 ）に、上記Ｄ端子入力が、図（Ｄ）のようにHigh状態となるので、Ｑ端子がHigh、Ｑバー端子がLow となる。従って、スリーステートバッファ２８がオン状態（スリーステートバッファ２７がオフ状態）となり、この場合は図（Ｅ）に示されるように、図（Ｂ）の矩形波信号がクロック信号として出力される。
【００３２】
このようにして、上記図４［Ｉ］，［II］の（Ｅ）のクロック信号で示されるように、サブキャリアの位相がずれる場合でも、同一位相のクロック信号が形成される。そして、このクロック信号は、図３のビデオ信号の実質的な画像信号の始点Ｔ2 から書込みのクロック信号として利用され、これによりビデオ信号は画像メモリ１２の所定のアドレスへ格納される。
【００３３】
また、静止画の画像読出し処理においても、上記の図（Ｅ）のクロック信号が用いられ、このクロック信号により画像メモリ１２から画像データが順次読み出される。この画像データは、Ｄ／Ａ変換器１３を介してビデオアンプ１４へ供給され、ここで所定の増幅が行われた後、ビデオ出力端子１５からプロンプター表示部へ供給されており、このようにして原稿文字が画像表示される。
【００３４】
図５には、上記実施形態例のクロック信号により処理された原稿画像の表示状態が示されており、これは図１２で示したメモリ状態に対応させたものである。即ち、当該例では１ODD から４EVENのフィールドの全てについて、図４（Ｅ）で示した同一位相のクロック信号が用いられるので、図５のように、２２、２３，２４のライン及び２８４，２８５，２８６のラインの黒画素の表示（斜線部）が、４フィールドの全ておいて、半画素分ずれることなく、縦に整列する。従って、ちかちかする画像の乱れもなく、文字の線をくっきりとした状態で表示させることが可能となる。
【００３５】
そうして、左右スクロールの際に用いるクロック信号は、図２のスリーステートバッファ２７，２８から後段の回路で形成される。即ち、上記の図（Ｅ）の矩形波信号は、インバータ３４で反転され、位相が半サイクルずれた矩形波信号となる。そして、第２フリップフロップ回路３７では、Ｄ端子にＣＰＵ１９のＩ／ＯポートからHigh信号とLow 信号のいずれかが供給されており、ＣＫ端子へ与えられる垂直同期信号（VSYNC）のHigh時に、Ｄ端子がHighとなればスリーステートバッファ３５がオン状態、Ｄ端子がLow となればスリーステートバッファ３６がオン状態となる。
【００３６】
図６には、左右スクロール時に用いられるクロック信号が示されており、上記のスリーステートバッファ３５からは、上記図４（Ｅ）と同一となる図（Ａ）の矩形波信号がスクロールの通常のクロック信号として出力される。また、スリーステートバッファ３６から、半サイクルずれた矩形波のクロック信号が出力され、この半サイクルずれたクロック信号が選択された所定のフィールド表示の際の読出し信号として用いられる。
【００３７】
このようなクロック信号は、操作部２１の操作により、左右スクロールが実行されたときに出力されるが、次に、図７及び図８のフローチャートに基づいて、６秒／画面又は９秒／画面のスクロール速度が選択される場合の動作を説明する。
【００３８】
図７おいて、まずステップ１０１では、所定のフィールドを選択するためのアドレスカウンタが１に設定され、次のステップ１０２では、スクロール速度が６秒／画面に設定されている状態か否かを判定し、YES （Ｙ）であるときはステップ１０３へ移行する。このステップ１０３では、次の読出しフィールドがODD フィールドであるか否かを判定し、YES のときはステップ１０４により、ODD フィールド時の先頭垂直ラインのアドレスを１ライン加算して、１画面の表示を更新し、次のステップ１０５にて、ＣＰＵ１９のＩ／ＯポートをHighにする。従って、左右へデータが更新されるODD フィールドでは、スリーステートバッファ３５（図２）がオンして図６（Ａ）のクロック信号により読出し処理が行われる。
【００３９】
上記のステップ１０３で、EVENフィールドである（NO）と判定されたときは、ステップ１０６へ移行し、EVENフィールド時にＣＰＵ１９のＩ／ＯポートをLow にする。従って、EVENフィールドでは、スリーステートバッファ３６（図２）がオンして図６（Ｃ）の半サイクルずれたクロック信号により読出し処理が行われることになる。
【００４０】
図９には、このときの画面の表示状態が示されており、上述のようにEVENフィールドで半サイクルのクロック信号により処理されることから、図示のように、画素Ｇも半分ずれることになる。従って、図１５の場合と比較すると、画素Ｇが連続して移動することになり、見掛け上の解像度が２倍となって映像のちらつきが低減する。
【００４１】
次に、図７の上記ステップ１０２にてNOのときは、ステップ１０７によりスクロール速度が９秒／画面に設定されている状態か否かを判定し、YES のときは、ステップ１０８へ移行する。このステップ１０８では、アドレスカウントが１であるか否かを判定し、YES のとき、ステップ１０９により、次の読出しフィールドがODD フィールドであるか否かを判定する。そして、次のステップ１１０にて、ODD フィールド時の先頭垂直ラインのアドレスを１ライン加算して、１画面の表示を更新し、ステップ１１１でＣＰＵ１９のＩ／ＯポートをHighにする。最後に、ステップ１１２でアドレスカウントを１加算する。
【００４２】
上記ステップ１０８にて、アドレスカウントが１でない場合は、図８のステップ１１３へ移行し、アドレスカウントが２でない場合はステップ１１６へという順番で、ステップ１２３までの間でアドレスカウントが幾つであるかの判定を行う。そして、図示されるように、アドレスカウントが４であるとき、上記のアドレスカウントが１のときと同様に、先頭垂直ラインのアドレスを１ライン加算してＩ／ＯポートをHighにし、アドレスカウントが２及び５のときは、Ｉ／ＯポートをHigh（ステップ１１４及び１２２）にし、最後にアドレスカウントを１だけ加算（ステップ１１５）する。
【００４３】
そうして、アドレスカウントが３及び６のときには、Ｉ／ＯポートをLow （ステップ１１７及び１２４）にし、カウントが３のときは最後にアドレスカウントを１加算（ステップ１１５）するが、カウントが６のときは、ステップ１２５にてアドレスカウントを１に戻すことになる。従って、アドレスカウントが３と６のとき、半サイクルずれたクロック信号により画像データの読出しが行われることになる。
【００４４】
図１０には、９秒／画面のスクロール速度のときの表示状態が示されており、上述のように６つのフィールド単位で考えると、１番目と４番目フィールドで垂直ラインが１ライン分左右へ移動する。そして、３番目と６番目（＊）のフィールドが半サイクルのクロック信号により処理され、図示のように、画素Ｇが半分ずれることになる。従って、図１６の場合と比較すると、画素Ｇが連続して移動することになり、見掛け上の解像度が向上して映像のちらつきが低減する。
【００４５】
上記実施形態例では、サブキャリアの特性により生じる静止画のちらつきを防止した上で、左右スクロール時のちらつきを改善するようにしているが、図２における波形変換回路２５からインバータ３２までの前段の回路を用いない場合であっても、本発明を適用することができる。この場合も、選択するフィールドの順番は異なるが、半サイクルずれたクロック信号を用いて半画素分表示位置をずらすことによって、表示画素が連続するように制御すればよいことになる。
【００４６】
【発明の効果】
以上説明したように、本発明によれば、例えば奇数フィールドで読出しの先頭垂直ラインをずらすスクロール速度、例えば６秒／画面のときは、偶数フィールドを半サイクルずれたクロック信号で読出し処理し、また二つ置きのフィールドで先頭垂直ラインをずらすスクロール速度、例えば１２秒／画面のときは、３つの連続するフィールドの最後のフィールドを半サイクルずれたクロック信号で読出し処理するようにしたので、左右スクロール時に画素を連続的に移動させることができ、水平方向の映像のちらつきをなくして見やすい画面を得ることが可能となる。
【００４７】
また、第４請求項記載の発明によれば、４フィールドシーケンスで用いられる副搬送波に特有の位相ずれを解消した上で、左右スクロールの画像のちらつきを効率よく改善することができるという利点がある。
【図面の簡単な説明】
【図１】本発明の実施形態例に係るプロンプターの映像信号処理装置の全体構成を示す回路ブロック図である。
【図２】図１のタイミングジェネレータの内部構成を示す回路図である。
【図３】図１の回路で処理されるビデオ信号及び同期信号を示す波形図である。
【図４】図２のタイミングジェネレータの前段の回路で得られる信号を示す波形図である。
【図５】実施形態例におけるプロンプター装置の静止画の表示状態を示す説明図である。
【図６】図２のタイミングジェネレータの後段の回路で得られる信号とこれにより読み出された画像データを示す波形図である。
【図７】図１のＣＰＵでの動作を示すフローチャート図である。
【図８】図１のＣＰＵでの動作を示し、図７の続きのフローチャート図である。
【図９】実施形態例において、６秒／画面のスクロール速度のときの画面の表示状態を示す説明図である。
【図１０】実施形態例において、９秒／画面のスクロール速度のときの画面の表示状態を示す説明図である。
【図１１】従来のプロンプターの映像信号処理装置で用いられる信号を示す波形図である。
【図１２】実施形態形態例又は従来の装置の画像メモリと読出し処理の様子を示す説明図である。
【図１３】従来におけるプロンプター装置の画面の表示状態を示す説明図である。
【図１４】図１３の画面の１画素で表示される色の表示時間を示す説明図である。
【図１５】従来装置で６秒／画面の速度で左右スクロールしたときの画面の表示状態を示す説明図である。
【図１６】従来装置で９秒／画面の速度で左右スクロールしたときの画面の表示状態を示す説明図である。
【符号の説明】
Ｍ，１２ … 画像メモリ、
１７ … 同期分離回路、
１８ … タイミングジェネレータ、
１９ … ＣＰＵ、
２５ … 波形変換回路、
２７，２８，３５，３６ … スリーステートバッファ、
２９ … ディレー回路、
３０ … 第１フリップフロップ回路、
３７ … 第２フリップフロップ回路、
Ｓ … 画面。
【発明の属する技術分野】
本発明はプロンプターの映像信号処理装置、特にテレビカメラ等の撮影中に、ニュースキャスター等のために表示器に表示した原稿を左右方向にスクロールするための信号処理の内容に関する。
【０００２】
【従来の技術】
テレビカメラによる放送等では、テレビカメラの前側近傍に表示器を配置したプロンプター装置が用いられており、このプロンプター装置は、ニュースキャスター、司会者、出演者等に読ませる各種の原稿を表示することができる。この種の装置では、画像メモリに原稿の画像データを取り込み、この画像データを表示器に表示する処理が映像信号処理装置で行われる。
【０００３】
即ち、上記原稿は原稿用カメラで撮影されており、原稿用カメラから供給されたビデオ信号は画像メモリに一旦記憶される。また、ビデオ信号と同時に送信された副搬送波を分離し、この副搬送波に基づいて書込み及び読出しクロック信号が形成されており、このクロック信号により上記の画像メモリへ画像データを書込み、そして読み出すことにより、表示器に原稿画像が表示される。そうして、この原稿は上下或いは左右にスクロールしたり、頁毎に送ったりすることができ、これによってニュースキャスター等は原稿を読むことが可能となる。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来のプロンプターの映像信号処理装置においては、ＮＴＳＣ方式が４フィールドシーケンスを採用する関係から、フィールド毎に用いられる副搬送波（サブキャリア）に位相ずれがあり、この位相ずれによって画面がちかちかして見難いという問題があった。
【０００５】
図１１には、上記サブキャリア及びクロック信号の波形が示されており、一般にクロック周波数としては、サブキャリア（周波数ｆsc）に同期させた４ｆsc、２ｆsc、ｆsc等の周波数を用いるが、ここでは周波数ｆscの場合について上記の問題点を説明する。即ち、４フィールドシーケンスでは、図１１の（Ａ）〜（Ｄ）に示されるように、サブキャリアが１ODD と４EVENのフィールドで同位相、２EVENと３ODD で同位相となるが、１ODD と２EVEN或いは３ODD と４EVENの比較では、両者間に１８０度の位相ずれがある。このような位相ずれは、周波数インターリービングと呼ばれ、この周波数インターリービングは、カラー映像の色副搬送波が白黒映像の画面に影響を及ぼさない（画面が縦縞にならず市松模様となる）ようにするために行われる。
【０００６】
そして、上記のサブキャリアにより、図（Ｅ）に示されるように、１ODD 及び４EVENのフィールドのクロック信号１、図（Ｇ）に示されるように、２EVENと３ODD のフィールドのクロック信号２が形成されており、このクロック信号１，２も１８０度位相の異なる矩形波となる。従って、図（Ｆ）の読出しフィールドデータと図（Ｈ）の読出しフィールドデータは、１画素の半分だけ表示位置がずれることになる。
【０００７】
図１２には、画像メモリ（画素数１８３×２４１）Ｍでのデータの格納状態が示されており、例えば原稿文字の一部として図示のような白黒のデータが記憶されているとすると、４フィールドシーケンスの画面表示では、図１３（Ｉ），（II）に示されるものとなる。即ち、上記画像メモリＭには、アドレス２２、３２、４２に黒のデータが記憶されており、このデータは奇数（ODD ）と偶数（EVEN）の両フィールドデータ、例えばアドレス２２のデータはODD の２２水平ライン及びEVENの２８５水平ラインのデータとして読み出される。
【０００８】
従って、図（Ｉ）の画面Ｓに示されるように、例えば１ODD フィールドにおける２２、２３、２４のラインの黒（斜線部）の画素と、２EVENフィールドにおける２８４、２８５、２８６のラインの黒の画素とが半分の量だけずれて表示される。また、図（II）の画面Ｓに示されるように、３ODD フィールドにおける黒の画素と４EVENフィールドにおける黒の画素とにおいても半分の量だけ表示位置がずれる。しかも、これらは奇数フィールド同士、偶数フィールド同士でも半分の量のずれがある。
【０００９】
ここで、図１３の画面Ｓ上の位置Ｐの画素データに着目すると、４フィールドの内、３ ODDフィールドの画素のみが黒であり、図１４に示されるように、画面上では１／６０秒毎に、無信号、白、無信号、黒の色が繰り返し表示されることになる。従って、このような部分が存在することにより、文字の線がちかちかとして見難く表示され、細字で特に顕著となる。
【００１０】
また、従来のプロンプター装置では、左右スクロールにおいて、スクロール速度が比較的遅いとき、例えば１画面を６秒で移動させるモード或いは１画面を９秒で移動させるモードのとき、水平方向のデータが不足していることから、水平方向の映像の解像度が劣化して見づらいという問題があった。特に、これらのスクロール速度は高い頻度で用いられており、改善の必要性も高い。
【００１１】
即ち、スクロール速度を上記の６秒／画面とする場合は、上述のように、画像メモリＭに格納されている約１８０の垂直ラインのフィールド情報が１／６０秒で表示されることから、６（秒）÷１８０÷（１／６０）＝２となり、２フィールド（一つ置きのフィールド）毎に先頭垂直ラインを次のラインにずらすことになる。また、スクロール速度を上記の９秒／画面とする場合は、９（秒）÷１８０÷（１／６０）＝３となり、３フィールド（二つ置きのフィールド）毎に先頭垂直ラインを次のラインにずらすことになる。
【００１２】
図１５には、上記６秒／画面のスクロール速度のときの１画素、例えば図１２のアドレス２２の黒に対応する１画素Ｇの変化の一例が示されており、ここでは右側へスクロールする場合の変化を斜め方向へ示している。この場合は、左右スクロールにおいてODD フィールドのとき（一つ置きのフィールド毎に）垂直ラインを１ライン加算することから、図示のように、１画素Ｇが２フィールド毎に垂直方向に並んだ状態で移動する。
【００１３】
図１６には、上記９秒／画面のスクロール速度のときの１画素Ｇの変化の一例が示されており、ここでも右側へスクロールする場合の変化を斜め方向へ示している。この場合は、左右スクロールにおいて二つ置きのフィールド毎に垂直ラインを１ライン加算することから、図示のように、１画素Ｇが３フィールド毎に垂直方向に並んだ状態で移動する。
【００１４】
そして、このような不連続の表示状態に加え、水平方向の画素が、上述したように１８３画素と少ないことから、水平方向の映像がちらつき見難い画面となるという問題があった。
【００１５】
本発明は上記問題点に鑑みてなされたものであり、その目的は、４フィールドシーケンスのサブキャリアに同期させたクロック周波数を用いる場合において、左右スクロール操作での水平方向の映像のちらつきをなくすと共に、画像の見難さを改善するようにしたプロンプターの映像信号処理装置を提供することにある。
【００１６】
【課題を解決するための手段】
上記目的を達成するために、本発明は、４フィールドシーケンスのための副搬送波に同期させたクロック信号を形成し、このクロック信号に基づいて原稿データを記憶する画像メモリを備え、この画像メモリからクロック信号に基づいて画像データを読み出し、この画像データをインターレース走査により表示器へ表示すると共に、この表示器上の原稿を左右にスクロール可能に制御するプロンプターの映像信号処理装置において、半サイクルずれたクロック信号を形成するタイミング信号発生回路と、上記スクロールの速度に応じて選択されたフィールド毎に、上記画像メモリの読出しの先頭垂直ラインを水平方向に順次ずらしながら左右スクロールを実行するとき、上記タイミング信号発生回路で得られた半サイクルずれたクロック信号を用い、所定のフィールド毎に半画素分を水平方向へずらして画像表示する制御回路と、を設けたことを特徴とする。
第２請求項記載の発明は、順に読み出されるフィールドの一つ置きに、上記画像メモリにおける読出しの先頭垂直ラインをずらすスクロール速度のときは、先頭垂直ラインを更新しないときのフィールドの読出し時に、上記の半画素ずらし処理を実行することを特徴とする。
第３請求項記載の発明は、順に読み出されるフィールドの二つ置きに、上記画像メモリにおける読出しの先頭垂直ラインをずらすスクロール速度のときは、連続する３つのフィールドの最後のフィールドの読出し時に、上記の半画素ずらし処理を実行することを特徴とする。
第４請求項記載の発明は、上記タイミング信号発生回路により、上記の副搬送波の位相ずれを解消した同一位相のクロック信号を形成することを特徴とする。
【００１７】
作用
上記の構成によれば、左右のスクロール速度が６秒／画面のときは、第２請求項の制御方式により、例えば偶数フィールドが半サイクルずれたクロック信号により読出し処理され、半画素ずれた画像データが表示される。従って、この場合は、フィールド毎に半画素ずれていくような移動となり、見掛け上の解像度が上がってちらつきが改善される。
【００１８】
また、スクロール速度が９／画面のときは、第３請求項の制御方式が用いられ、３つ毎の連続するフィールド毎に考えたときの最後のフィールドが、半サイクルずれたクロック信号で読出し処理される。従って、この場合も見掛け上の解像度が向上する。
【００１９】
更に、上記第４請求項記載の構成によれば、副搬送波に存在する位相ずれが取り除かれ、４フィールドの全てのデータが同一位相のクロック信号で画像メモリから読み出される。従って、画素の半分がずれた状態で、無信号、白、無信号、黒の順に繰り返し表示されることを防止した上で、上記の左右スクロール時の画像を改善できる。
【００２０】
【発明の実施の形態】
図１には、実施形態の一例であるプロンプターの映像信号処理装置の全体構成が示されている。図において、ビデオ入力端子１０は、原稿用カメラのビデオ出力端子に接続され、この入力端子１０から原稿用カメラで撮影した原稿画像が供給される。このビデオ入力端子１０には、Ａ／Ｄ変換器１１を介してＳＲＡＭ等からなる画像メモリ１２が接続され、この画像メモリ１２は、数十枚の原稿画像が記憶できるようになっている。また、この画像メモリ１２には、Ｄ／Ａ変換器１３を介してビデオアンプ１４が接続され、このビデオアンプ１４にビデオ出力端子１５が接続される。
【００２１】
一方、上記ビデオ入力端子１０からビデオ信号を入力して、副搬送波（サブキャリア）を分離する同期分離回路１７、この同期分離回路１７で得られたサブキャリアから各種のタイミング信号（クロック信号）を形成するタイミングジェネレータ（タイミング信号発生回路）１８が設けられており、このクロック信号は上記画像メモリ１２やその他の回路へ供給される。また、制御を統轄するＣＰＵ１９、このＣＰＵ１９で指定されたアドレスを選択するアドレスデコーダ２０等が設けられ、更には上下又は左右のスクロール操作、頁送り操作等をする操作部２１が上記ＣＰＵ１９に接続されて配置される。
【００２２】
上記操作部２１では、左右スクロールの速度が操作ツマミ等で変えられ、例えば１秒／画面から１２秒／画面の間で設定された速度が選択できるようになっており、ＣＰＵ１９ではこのスクロール速度に応じた画像処理をすることになる。そして、当該例のＣＰＵ１９は、６秒／画面のスクロール速度のとき、奇数（ODD ）フィールドの読出し時に先頭垂直ラインを１つずつ更新すると共に、偶数（EVEN）フィールドの画像データを半サイクルずらしたクロック信号により読み出す（図９）。なお、逆にEVENフィールドで１ライン更新し、ODD フィールドで半サイクルずらしたクロック信号で読み出すことも可能である。
【００２３】
また、スクロール速度が９秒／画面のときは、連続する６つのフィールド単位で考えたとき、１番目と４番面のフィールドの読出し時に先頭垂直ラインを１つずつ更新すると共に、３番目と６番目のフィールドの画像データを半サイクルずらしたクロック信号により読み出すようにする（図１０）。
【００２４】
図２には、上記のタイミングジェネレータ１８内でサブキャリアからクロック信号を形成するための詳細な回路が示されている。この回路内には、インバータ２４を含んで、正弦波のサブキャリア（ＳＣ）を入力して矩形波に変換する波形変換回路２５、この波形変換回路２５からの入力を反転出力するインバータ２６、このインバータ２６の出力を選択するためのスリーステートバッファ２７、上記波形変換回路２５の出力を選択するためのスリーステートバッファ２８が設けられる。また、上記のスリーステートバッファ２７，２８のいずれかをオン状態とするために、ディレー（遅延）回路２９、第１フリップフロップ（Ｄ型）回路３０が設けられており、この第１フリップフロップ回路３０は、Ｄ端子に入力されるディレー回路２９の出力により動作することになる。
【００２５】
また、上記スリーステートバッファ２７，２８の後段には、インバータ３４が接続されており、このインバータ３４の出力を入力するスリーステートバッファ３６、上記バッファ２７の出力を入力するスリーステートバッファ３５が配置される。そして、上記のスリーステートバッファ３５，３６のいずれかをオン状態とするために、上記ＣＰＵ１９のＩ／Ｏ（入出力）ポートをＤ端子に接続する第２フリップフロップ回路３７が設けられており、この第２フリップフロップ回路３７は、上記現在の処理が奇数フィールドか偶数フィールドかが判断できるＩ／Ｏポートの出力により動作することになる。
【００２６】
実施形態例は以上の構成からなり、図３〜図８を参照しながらその作用を説明する。まず、操作釦等により書込みモードが選択されると、原稿用カメラで撮影された、図３（Ａ）で示されるビデオ信号（コンポジット信号）が図１のビデオ入力端子１０から入力され、原稿の画像信号データはＡ／Ｄ変換器１１を介して画像メモリ１２へ送られる。同時に、図１の同期分離回路１７では、ビデオ信号からサブキャリア（ＳＣ）が分離され、このサブキャリアはタイミングジェネレータ１８へ供給されており、このタイミングジェネレータ１８では、上記図２の回路により、書込み及び読出しのためのクロック信号が形成される。
【００２７】
図４には、図２の回路の各部で形成される信号波形が示されており、図２の波形変換回路２５の入力には、図４［Ｉ］，［II］の（Ａ）で示される正弦波のサブキャリア（ＳＣ）が供給される。このサブキャリアは、図９でも説明したように、４フィールドシーケンスのために、図［Ｉ］の１ODD 及び４EVENフィールドと図［II］の２EVEN及び３ODD フィールドとで、１８０度位相の異なる２種類の信号となる。なお、図の始点Ｔ1 は図３（Ｂ）の同期信号（反転状態）の立上がり点Ｔ1 と一致するものとする。
【００２８】
まず、図４［Ｉ］の１ODD 及び４EVENのフィールドについて説明すると、図（Ａ）のサブキャリアは、上記波形変換回路２５で図（Ｂ）に示される矩形波信号（反転信号）に変換される。この図（Ｂ）の矩形波信号は、Low のときだけHighをとるインバータ２６で反転され、図（Ｃ）の矩形波信号が形成される。そして、この図（Ｃ）の矩形波信号は、ディレー回路２９で所定量だけ遅らされ、図（Ｄ）の信号となって第１フリップフロップ回路３０のＤ端子に供給される。
【００２９】
この第１フリップフロップ回路３０では、ＣＫ端子へ与えられる同期信号（反転状態）の立上がり時（Ｔ1 ）に、上記Ｄ端子入力が、図（Ｄ）のようにLow 状態となると、Ｑ端子がLow 、Ｑバー端子がHighとなり、スリーステートバッファ２７がオン状態（スリーステートバッファ２８がオフ状態）となる。従って、上記バッファ２７からは図（Ｅ）に示されるように、図（Ｃ）の矩形波信号がクロック信号として出力される。
【００３０】
一方、図４［II］の２EVEN及び３ODD のフィールドにおける図（Ａ）のサブキャリアは、波形変換回路２５で図（Ｂ）に示される矩形波信号に変換され、図４［Ｉ］の場合と比較すると、位相が１８０度ずれた信号となる。この図（Ｂ）の矩形波信号は、図［Ｉ］の場合と同様に、インバータ２６で反転されて図（Ｃ）の矩形波信号とされ、この図（Ｃ）の矩形波信号は、ディレー回路２９で所定量だけ遅らされる。
【００３１】
そして、第１フリップフロップ回路３０では、ＣＫ端子へ与えられる同期信号の立上がり時（Ｔ1 ）に、上記Ｄ端子入力が、図（Ｄ）のようにHigh状態となるので、Ｑ端子がHigh、Ｑバー端子がLow となる。従って、スリーステートバッファ２８がオン状態（スリーステートバッファ２７がオフ状態）となり、この場合は図（Ｅ）に示されるように、図（Ｂ）の矩形波信号がクロック信号として出力される。
【００３２】
このようにして、上記図４［Ｉ］，［II］の（Ｅ）のクロック信号で示されるように、サブキャリアの位相がずれる場合でも、同一位相のクロック信号が形成される。そして、このクロック信号は、図３のビデオ信号の実質的な画像信号の始点Ｔ2 から書込みのクロック信号として利用され、これによりビデオ信号は画像メモリ１２の所定のアドレスへ格納される。
【００３３】
また、静止画の画像読出し処理においても、上記の図（Ｅ）のクロック信号が用いられ、このクロック信号により画像メモリ１２から画像データが順次読み出される。この画像データは、Ｄ／Ａ変換器１３を介してビデオアンプ１４へ供給され、ここで所定の増幅が行われた後、ビデオ出力端子１５からプロンプター表示部へ供給されており、このようにして原稿文字が画像表示される。
【００３４】
図５には、上記実施形態例のクロック信号により処理された原稿画像の表示状態が示されており、これは図１２で示したメモリ状態に対応させたものである。即ち、当該例では１ODD から４EVENのフィールドの全てについて、図４（Ｅ）で示した同一位相のクロック信号が用いられるので、図５のように、２２、２３，２４のライン及び２８４，２８５，２８６のラインの黒画素の表示（斜線部）が、４フィールドの全ておいて、半画素分ずれることなく、縦に整列する。従って、ちかちかする画像の乱れもなく、文字の線をくっきりとした状態で表示させることが可能となる。
【００３５】
そうして、左右スクロールの際に用いるクロック信号は、図２のスリーステートバッファ２７，２８から後段の回路で形成される。即ち、上記の図（Ｅ）の矩形波信号は、インバータ３４で反転され、位相が半サイクルずれた矩形波信号となる。そして、第２フリップフロップ回路３７では、Ｄ端子にＣＰＵ１９のＩ／ＯポートからHigh信号とLow 信号のいずれかが供給されており、ＣＫ端子へ与えられる垂直同期信号（VSYNC）のHigh時に、Ｄ端子がHighとなればスリーステートバッファ３５がオン状態、Ｄ端子がLow となればスリーステートバッファ３６がオン状態となる。
【００３６】
図６には、左右スクロール時に用いられるクロック信号が示されており、上記のスリーステートバッファ３５からは、上記図４（Ｅ）と同一となる図（Ａ）の矩形波信号がスクロールの通常のクロック信号として出力される。また、スリーステートバッファ３６から、半サイクルずれた矩形波のクロック信号が出力され、この半サイクルずれたクロック信号が選択された所定のフィールド表示の際の読出し信号として用いられる。
【００３７】
このようなクロック信号は、操作部２１の操作により、左右スクロールが実行されたときに出力されるが、次に、図７及び図８のフローチャートに基づいて、６秒／画面又は９秒／画面のスクロール速度が選択される場合の動作を説明する。
【００３８】
図７おいて、まずステップ１０１では、所定のフィールドを選択するためのアドレスカウンタが１に設定され、次のステップ１０２では、スクロール速度が６秒／画面に設定されている状態か否かを判定し、YES （Ｙ）であるときはステップ１０３へ移行する。このステップ１０３では、次の読出しフィールドがODD フィールドであるか否かを判定し、YES のときはステップ１０４により、ODD フィールド時の先頭垂直ラインのアドレスを１ライン加算して、１画面の表示を更新し、次のステップ１０５にて、ＣＰＵ１９のＩ／ＯポートをHighにする。従って、左右へデータが更新されるODD フィールドでは、スリーステートバッファ３５（図２）がオンして図６（Ａ）のクロック信号により読出し処理が行われる。
【００３９】
上記のステップ１０３で、EVENフィールドである（NO）と判定されたときは、ステップ１０６へ移行し、EVENフィールド時にＣＰＵ１９のＩ／ＯポートをLow にする。従って、EVENフィールドでは、スリーステートバッファ３６（図２）がオンして図６（Ｃ）の半サイクルずれたクロック信号により読出し処理が行われることになる。
【００４０】
図９には、このときの画面の表示状態が示されており、上述のようにEVENフィールドで半サイクルのクロック信号により処理されることから、図示のように、画素Ｇも半分ずれることになる。従って、図１５の場合と比較すると、画素Ｇが連続して移動することになり、見掛け上の解像度が２倍となって映像のちらつきが低減する。
【００４１】
次に、図７の上記ステップ１０２にてNOのときは、ステップ１０７によりスクロール速度が９秒／画面に設定されている状態か否かを判定し、YES のときは、ステップ１０８へ移行する。このステップ１０８では、アドレスカウントが１であるか否かを判定し、YES のとき、ステップ１０９により、次の読出しフィールドがODD フィールドであるか否かを判定する。そして、次のステップ１１０にて、ODD フィールド時の先頭垂直ラインのアドレスを１ライン加算して、１画面の表示を更新し、ステップ１１１でＣＰＵ１９のＩ／ＯポートをHighにする。最後に、ステップ１１２でアドレスカウントを１加算する。
【００４２】
上記ステップ１０８にて、アドレスカウントが１でない場合は、図８のステップ１１３へ移行し、アドレスカウントが２でない場合はステップ１１６へという順番で、ステップ１２３までの間でアドレスカウントが幾つであるかの判定を行う。そして、図示されるように、アドレスカウントが４であるとき、上記のアドレスカウントが１のときと同様に、先頭垂直ラインのアドレスを１ライン加算してＩ／ＯポートをHighにし、アドレスカウントが２及び５のときは、Ｉ／ＯポートをHigh（ステップ１１４及び１２２）にし、最後にアドレスカウントを１だけ加算（ステップ１１５）する。
【００４３】
そうして、アドレスカウントが３及び６のときには、Ｉ／ＯポートをLow （ステップ１１７及び１２４）にし、カウントが３のときは最後にアドレスカウントを１加算（ステップ１１５）するが、カウントが６のときは、ステップ１２５にてアドレスカウントを１に戻すことになる。従って、アドレスカウントが３と６のとき、半サイクルずれたクロック信号により画像データの読出しが行われることになる。
【００４４】
図１０には、９秒／画面のスクロール速度のときの表示状態が示されており、上述のように６つのフィールド単位で考えると、１番目と４番目フィールドで垂直ラインが１ライン分左右へ移動する。そして、３番目と６番目（＊）のフィールドが半サイクルのクロック信号により処理され、図示のように、画素Ｇが半分ずれることになる。従って、図１６の場合と比較すると、画素Ｇが連続して移動することになり、見掛け上の解像度が向上して映像のちらつきが低減する。
【００４５】
上記実施形態例では、サブキャリアの特性により生じる静止画のちらつきを防止した上で、左右スクロール時のちらつきを改善するようにしているが、図２における波形変換回路２５からインバータ３２までの前段の回路を用いない場合であっても、本発明を適用することができる。この場合も、選択するフィールドの順番は異なるが、半サイクルずれたクロック信号を用いて半画素分表示位置をずらすことによって、表示画素が連続するように制御すればよいことになる。
【００４６】
【発明の効果】
以上説明したように、本発明によれば、例えば奇数フィールドで読出しの先頭垂直ラインをずらすスクロール速度、例えば６秒／画面のときは、偶数フィールドを半サイクルずれたクロック信号で読出し処理し、また二つ置きのフィールドで先頭垂直ラインをずらすスクロール速度、例えば１２秒／画面のときは、３つの連続するフィールドの最後のフィールドを半サイクルずれたクロック信号で読出し処理するようにしたので、左右スクロール時に画素を連続的に移動させることができ、水平方向の映像のちらつきをなくして見やすい画面を得ることが可能となる。
【００４７】
また、第４請求項記載の発明によれば、４フィールドシーケンスで用いられる副搬送波に特有の位相ずれを解消した上で、左右スクロールの画像のちらつきを効率よく改善することができるという利点がある。
【図面の簡単な説明】
【図１】本発明の実施形態例に係るプロンプターの映像信号処理装置の全体構成を示す回路ブロック図である。
【図２】図１のタイミングジェネレータの内部構成を示す回路図である。
【図３】図１の回路で処理されるビデオ信号及び同期信号を示す波形図である。
【図４】図２のタイミングジェネレータの前段の回路で得られる信号を示す波形図である。
【図５】実施形態例におけるプロンプター装置の静止画の表示状態を示す説明図である。
【図６】図２のタイミングジェネレータの後段の回路で得られる信号とこれにより読み出された画像データを示す波形図である。
【図７】図１のＣＰＵでの動作を示すフローチャート図である。
【図８】図１のＣＰＵでの動作を示し、図７の続きのフローチャート図である。
【図９】実施形態例において、６秒／画面のスクロール速度のときの画面の表示状態を示す説明図である。
【図１０】実施形態例において、９秒／画面のスクロール速度のときの画面の表示状態を示す説明図である。
【図１１】従来のプロンプターの映像信号処理装置で用いられる信号を示す波形図である。
【図１２】実施形態形態例又は従来の装置の画像メモリと読出し処理の様子を示す説明図である。
【図１３】従来におけるプロンプター装置の画面の表示状態を示す説明図である。
【図１４】図１３の画面の１画素で表示される色の表示時間を示す説明図である。
【図１５】従来装置で６秒／画面の速度で左右スクロールしたときの画面の表示状態を示す説明図である。
【図１６】従来装置で９秒／画面の速度で左右スクロールしたときの画面の表示状態を示す説明図である。
【符号の説明】
Ｍ，１２ … 画像メモリ、
１７ … 同期分離回路、
１８ … タイミングジェネレータ、
１９ … ＣＰＵ、
２５ … 波形変換回路、
２７，２８，３５，３６ … スリーステートバッファ、
２９ … ディレー回路、
３０ … 第１フリップフロップ回路、
３７ … 第２フリップフロップ回路、
Ｓ … 画面。
Claims (4)
- ４フィールドシーケンスのための副搬送波に同期させたクロック信号を形成し、このクロック信号に基づいて原稿データを記憶する画像メモリを備え、この画像メモリからクロック信号に基づいて画像データを読み出し、この画像データをインターレース走査により表示器へ表示すると共に、この表示器上の原稿を左右にスクロール可能に制御するプロンプターの映像信号処理装置において、
半サイクルずれたクロック信号を形成するタイミング信号発生回路と、
上記スクロールの速度に応じて選択されたフィールド毎に、上記画像メモリの読出しの先頭垂直ラインを水平方向に順次ずらしながら左右スクロールを実行するとき、上記タイミング信号発生回路で得られた半サイクルずれたクロック信号を用い、所定のフィールド毎に半画素分を水平方向へずらして画像表示する制御回路と、を設けたことを特徴とするプロンプターの映像信号処理装置。 - 順に読み出されるフィールドの一つ置きに、上記画像メモリにおける読出しの先頭垂直ラインをずらすスクロール速度のときは、先頭垂直ラインを更新しないときのフィールドの読出し時に、上記の半画素ずらし処理を実行することを特徴とする上記第１請求項記載のプロンプターの映像信号処理装置。
- 順に読み出されるフィールドの二つ置きに、上記画像メモリにおける読出しの先頭垂直ラインをずらすスクロール速度のときは、連続する３つのフィールドの最後のフィールドの読出し時に、上記の半画素ずらし処理を実行することを特徴とする上記第１請求項記載のプロンプターの映像信号処理装置。
- 上記タイミング信号発生回路により、上記の副搬送波の位相ずれを解消した同一位相のクロック信号を形成するようにしたことを特徴とする上記第１乃至第３請求項記載のプロンプターの映像信号処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08099796A JP3717590B2 (ja) | 1996-03-08 | 1996-03-08 | プロンプターの映像信号処理装置 |
| US08/811,044 US5812211A (en) | 1996-03-08 | 1997-03-04 | Image signal processing apparatus for prompter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08099796A JP3717590B2 (ja) | 1996-03-08 | 1996-03-08 | プロンプターの映像信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09247529A JPH09247529A (ja) | 1997-09-19 |
| JP3717590B2 true JP3717590B2 (ja) | 2005-11-16 |
Family
ID=13734136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08099796A Expired - Fee Related JP3717590B2 (ja) | 1996-03-08 | 1996-03-08 | プロンプターの映像信号処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5812211A (ja) |
| JP (1) | JP3717590B2 (ja) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5938791A (ja) * | 1982-08-30 | 1984-03-02 | 株式会社東芝 | 画像表示装置 |
| EP0445336B1 (de) * | 1990-03-09 | 1995-01-18 | Deutsche ITT Industries GmbH | Verfahren und Vorrichtung zur Reduktion des Kantenflackerns eines Fernsehbildes |
| EP0806869B1 (en) * | 1992-04-03 | 2001-11-14 | Hitachi, Ltd. | Satellite communications multi-point video transmit system |
| JP3163886B2 (ja) * | 1994-03-02 | 2001-05-08 | 松下電器産業株式会社 | 輪郭補正装置 |
| US5721586A (en) * | 1994-11-08 | 1998-02-24 | Fuji Photo Optical Co., Ltd. | Movable half mirror having a movable prompter for TV camera |
| JP3710196B2 (ja) * | 1996-03-08 | 2005-10-26 | フジノン株式会社 | プロンプターの映像信号処理装置 |
-
1996
- 1996-03-08 JP JP08099796A patent/JP3717590B2/ja not_active Expired - Fee Related
-
1997
- 1997-03-04 US US08/811,044 patent/US5812211A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5812211A (en) | 1998-09-22 |
| JPH09247529A (ja) | 1997-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2533393B2 (ja) | Ｎｔｓｃ―ｈｄコンバ―タ | |
| KR930004307B1 (ko) | 영상 신호의 주사선 수 변환 장치, 이것을 사용한 다운 컨버터 및 그 화면 텔레비젼 수상기 | |
| KR100246088B1 (ko) | 화소수변환장치 | |
| US6384867B1 (en) | Video display apparatus capable of displaying video signals of a plurality of types with different specifications | |
| KR980013377A (ko) | 영상신호 변환장치와 델레비젼신호처리장치 | |
| JP3855761B2 (ja) | 画像信号処理装置及び方法 | |
| EP0746154B1 (en) | A subpicture signal vertical compression circuit | |
| JP3717590B2 (ja) | プロンプターの映像信号処理装置 | |
| JP3710196B2 (ja) | プロンプターの映像信号処理装置 | |
| JPH11261920A (ja) | テレビジョン受信機の表示装置 | |
| JP3681465B2 (ja) | プロンプターの映像信号処理装置 | |
| US6104440A (en) | Prompter eliminating phase shift in sub-carriers | |
| JP3804893B2 (ja) | 映像信号処理回路 | |
| JP3717589B2 (ja) | プロンプターの映像信号処理装置 | |
| JPH09247574A (ja) | 走査線変換装置 | |
| KR0164255B1 (ko) | 비디오 촬영용 영상신호 변환장치 | |
| JPH0951490A (ja) | 副画面映像信号垂直圧縮回路 | |
| JP3043198B2 (ja) | 走査変換回路 | |
| KR910010092B1 (ko) | 다중화면의 정지화상 구성방법 | |
| JPH0797844B2 (ja) | 親子画像表示装置 | |
| JPH0564100A (ja) | 多画面テレビジヨン受像機 | |
| JPH11259048A (ja) | プラズマアドレス型液晶表示装置 | |
| JPH05300446A (ja) | 親子画面表示回路 | |
| JPH0686193A (ja) | マトリクス型表示装置 | |
| JPH03287299A (ja) | 画像拡大縮小装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050415 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050426 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050624 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050816 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050831 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |