JP3717589B2 - プロンプターの映像信号処理装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明はプロンプターの映像信号処理装置、特にテレビカメラ等の撮影中にニュースキャスター等が読む原稿を表示器に表示するときの信号処理に関する。
【０００２】
【従来の技術】
テレビカメラによる放送等では、テレビカメラの前側近傍に表示器を配置したプロンプター装置が用いられており、このプロンプター装置は、ニュースキャスター、司会者、出演者等に読ませる各種の原稿を表示することができる。この種の装置では、画像メモリに原稿の画像データを取り込み、この画像データを表示器に表示する処理が映像信号処理装置で行われる。
【０００３】
即ち、上記原稿は原稿用カメラで撮影されており、原稿用カメラから供給されたビデオ信号は画像メモリに一旦記憶される。また、ビデオ信号と同時に送信された副搬送波を分離し、この副搬送波に基づいて書込み及び読出しクロック信号が形成されており、このクロック信号により上記の画像メモリへ画像データを書込み、そして読み出すことにより、表示器に原稿画像が表示される。そうして、この原稿は上下或いは左右にスクロールしたり、頁毎に送ったりすることができ、これによってニュースキャスター等は原稿を読むことが可能となる。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来のプロンプターの映像信号処理装置においては、ＮＴＳＣ方式が４フィールドシーケンスを採用する関係から、フィールド毎に用いられる副搬送波（サブキャリア）に位相ずれがあり、この位相ずれによって画面がちかちかして見難いという問題があった。
【０００５】
図８には、上記サブキャリア及びクロック信号の波形が示されており、一般にクロック周波数としては、サブキャリア（周波数ｆsc）に同期させた４ｆsc、２ｆsc、ｆsc等の周波数を用いるが、ここでは周波数ｆscの場合について上記の問題点を説明する。即ち、４フィールドシーケンスでは、図８の（Ａ）〜（Ｄ）に示されるように、サブキャリアが１ODD と４EVENのフィールドで同位相、２EVENと３ODD で同位相となるが、１ODD と２EVEN或いは３ODD と４EVENの比較では、両者間に１８０度の位相ずれがある。このような位相ずれは、周波数インターリービングと呼ばれ、この周波数インターリービングは、カラー映像の色副搬送波が白黒映像の画面に影響を及ぼさない（画面が縦縞にならず市松模様となる）ようにするために行われる。
【０００６】
そして、上記のサブキャリアにより、図（Ｅ）に示されるように、１ODD 及び４EVENのフィールドのクロック信号１、図（Ｇ）に示されるように、２EVENと３ODD のフィールドのクロック信号２が形成されており、このクロック信号１，２も１８０度位相の異なる矩形波となる。従って、図（Ｆ）の読出しフィールドデータと図（Ｈ）の読出しフィールドデータは、１画素の半分だけ表示位置がずれることになる。
【０００７】
図９には、画像メモリＭでのデータの格納状態が示されており、例えば原稿文字の斜め線の一部として図示のような白黒のデータが記憶されているとすると、４フィールドシーケンスの画面表示では、図１０（Ｉ），（II）に示されるものとなる。即ち、上記画像メモリＭには、アドレス２２、３３、４４、５５に黒のデータが記憶されており、このデータは奇数と偶数の両フィールドデータとして読み出される。
【０００８】
従って、図（Ｉ）の画面Ｓに示されるように、例えば１ODD フィールドにおける２２、２３、２４のラインの黒（斜線部）の画素と、２EVENフィールドにおける２８４、２８５、２８６のラインの黒の画素とが半分の量だけずれて、不連続の状態で表示される。また、図（II）の画面Ｓに示されるように、３ODD フィールドにおける黒の画素と４EVENフィールドにおける黒の画素は、半分の量だけずれながら斜めに表示される。
【０００９】
ここで、図１０の画面Ｓ上の位置Ｐの画素データに着目すると、４フィールドの内、４EVENフィールドの画素のみが黒であり、図１１に示されるように、画面上では１／６０秒毎に、無信号、白、無信号、黒の色が繰り返し表示されることになる。従って、このような部分が存在することにより、文字の線がちかちかとして見難く表示され、細字で特に顕著となる。
【００１０】
本発明は上記問題点に鑑みてなされたものであり、その目的は、４フィールドシーケンスのサブキャリアに同期させたクロック周波数を用いる場合の画像の見難さを改善することができるプロンプターの映像信号処理装置を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、本発明は、４フィールドシーケンスのための副搬送波に同期させたクロック信号を形成し、このクロック信号により原稿の表示処理をするプロンプターの映像信号処理装置において、上記副搬送波から同一位相の奇数フィールド用クロック信号及び同一位相の偶数フィールド用クロック信号を形成し、これら両クロック信号間では、斜め方向の画素が半分ずつずれながら斜めに整列して表示されるように、互いの位相を１８０度ずらすタイミング信号発生回路を設け、このタイミング信号発生回路で得られた奇数フィールド用及び偶数フィールド用のクロック信号により、画像データを処理し表示することを特徴とする。
【００１２】
作用
上記の構成によれば、タイミング信号発生回路で形成されるクロック信号においては、副搬送波に存在する４フィールドシーケンス特有の位相ずれが取り除かれ、奇数フィールド用クロック信号同士、偶数フィールド用クロック信号同士が同一位相となり、かつ奇数フィールド用と偶数フィールド用との間には１８０度の位相ずれが存在するものとなる。従って、表示画面では、従来のように画素の半分がずれた状態で、無信号、白、無信号、黒の順に繰り返し表示されることがなく、画面のちかちかした状態が解消される。特に、斜め線がくっきりと表示されるという利点がある。
【００１３】
【発明の実施の形態】
図１には、実施形態の一例であるプロンプターの映像信号処理装置の全体構成が示されている。図において、ビデオ入力端子１０は、原稿用カメラのビデオ出力端子に接続され、この入力端子１０から原稿用カメラで撮影した原稿画像が供給される。このビデオ入力端子１０には、Ａ／Ｄ変換器１１を介してＳＲＡＭ等からなる画像メモリ１２が接続され、この画像メモリ１２は、数十枚の原稿画像が記憶できるようになっている。また、この画像メモリ１２には、Ｄ／Ａ変換器１３を介してビデオアンプ１４が接続され、このビデオアンプ１４にビデオ出力端子１５が接続される。
【００１４】
一方、上記ビデオ入力端子１０からビデオ信号を入力して、副搬送波（サブキャリア）を分離する同期分離回路１７、この同期分離回路１７で得られたサブキャリアから各種のタイミング信号（クロック信号）を形成するタイミングジェネレータ（タイミング信号発生回路）１８が設けられており、このクロック信号は上記画像メモリ１２やその他の回路へ供給される。また、制御を統轄するＣＰＵ１９、このＣＰＵ１９で指定されたアドレスを選択するアドレスデコーダ２０等が設けられ、更には上下又は左右のスクロール操作、頁送り操作等をする操作部２１が上記ＣＰＵ１９に接続されて配置される。
【００１５】
図２には、上記のタイミングジェネレータ１８内でのサブキャリアからクロック信号を形成するための詳細な回路が示されている。この回路内には、インバータ２４を含んで、正弦波のサブキャリア（ＳＣ）を入力して矩形波に変換する波形変換回路２５、この波形変換回路２５からの入力を反転出力するインバータ２６、このインバータ２６の出力を選択するためのスリーステートバッファ２７、上記波形変換回路２５の出力を選択するためのスリーステートバッファ２８が設けられる。そして、上記のスリーステートバッファ２７，２８のいずれかをオン状態とするために、ディレー（遅延）回路２９、第１フリップフロップ回路３０が設けられており、このフリップフロップ回路３０は、Ｄ端子に入力されるディレー回路２９の出力により動作することになる。
【００１６】
また、上記スリーステートバッファ２７，２８の後段には、インバータ３２が接続されており、このインバータ３２の出力を入力するスリーステートバッファ３４、上記スリーステートバッファ２７の出力を入力するスリーステートバッファ３３が配置される。そして、上記のバッファ３３，３４のいずれかをオン状態とするために、上記ＣＣＤ１９のＩ／Ｏ（入出力）ポートをＤ端子に接続する第２フリップフロップ回路３５が設けられており、このフリップフロップ回路３５は、上記現在の処理が奇数フィールドか偶数フィールドかが判断できるＩ／Ｏポートの出力により動作することになる。
【００１７】
実施形態例は以上の構成からなり、図３〜図７を参照しながらその作用を説明する。まず、操作釦等により書込みモードが選択されると、原稿用カメラで撮影された、図３（Ａ）で示されるビデオ信号（コンポジット信号）が図１のビデオ入力端子１０から入力され、原稿の画像信号データはＡ／Ｄ変換器１１を介して画像メモリ１２へ送られる。同時に、図１の同期分離回路１７では、ビデオ信号からサブキャリア（ＳＣ）が分離され、このサブキャリアはタイミングジェネレータ１８へ供給されており、このタイミングジェネレータ１８では、上記図２の回路により、書込み及び読出しのためのクロック信号が形成される。
【００１８】
図４及び図５には、図２の回路の各部で形成される信号波形が示されており、図２の波形変換回路２５の入力には、図４（Ａ）及び図５（Ａ）で示される正弦波のサブキャリア（ＳＣ）が供給される。即ち、このサブキャリアは、図８でも説明したように、４フィールドシーケンスにおいて、図４（Ａ）が１ODD 及び４EVENフィールド用、図５（Ａ）が２EVEN及び３ODD フィールド用であり、これらは１８０度位相の異なる２種類の信号となっている。なお、図の始点Ｔ1 は図３（Ｂ）の同期信号（反転状態）の立上がり点Ｔ1 と一致するものとする。
【００１９】
まず、図４から説明すると、図（Ａ）のサブキャリアは、上記波形変換回路２５で図（Ｂ）に示される矩形波信号（反転信号）に変換される。この図（Ｂ）の矩形波信号は、Low のときだけHighをとるインバータ２６で反転され、図（Ｃ）の矩形波信号が形成される。そして、この図（Ｃ）の矩形波信号は、ディレー回路２９で所定量だけ遅らされ、図（Ｄ）の信号となって第１フリップフロップ回路３０のＤ端子に供給される。
【００２０】
この第１フリップフロップ回路３０では、ＣＫ端子へ与えられる同期信号（反転状態）の立上がり時（Ｔ1 ）に、上記Ｄ端子入力が、図（Ｄ）のようにLow 状態となると、Ｑ端子がLow 、Ｑバー端子がHighとなり、スリーステートバッファ２８がオン状態（スリーステートバッファ２７がオフ状態）となる。従って、スリーステートバッファ２８の出力、即ち図（Ｂ）の矩形波信号は、図（Ｅ）のようにそのままの状態で、スリーステートバッファ３３側へ出力されると共に、インバータ３２を介して反転された、図（Ｆ）に示されるように半サイクルずれた矩形波信号がスリーステートバッファ３４側へ供給される。
【００２１】
また、第２フリップフロップ３５では、Ｄ端子にＣＰＵ１９のＩ／Ｏポートの状態、即ち奇数フィールド処理時にHigh信号、偶数フィールド処理時にLow 信号が供給されており、ＣＫ端子へ与えられる垂直同期信号（VSYNC）のHigh時に、Ｄ端子がHighとなればスリーステートバッファ３３がオン状態、Ｄ端子がLow となればスリーステートバッファ３４がオン状態となる。従って、この場合は、上記図（Ｅ）の矩形波信号が１ODD フィールド用のクロック信号として、上記バッファ３３から出力され、上記図（Ｆ）の矩形波信号が４EVENフィールド用のクロック信号として、上記バッファ３４から出力される。
【００２２】
一方、図５（Ａ）のサブキャリア（２EVEN及び３ODD ）の場合は、波形変換回路２５で図（Ｂ）に示される矩形波信号に変換され、図４と比較すると、位相が１８０度ずれた信号となる。この図（Ｂ）の矩形波信号は、上記と同様に、インバータ２６で反転されて図（Ｃ）の矩形波信号とされ、この図（Ｃ）の矩形波信号はディレー回路２９で所定量だけ遅らされる。
【００２３】
そして、第１フリップフロップ回路３０では、ＣＫ端子へ与えられる同期信号の立上がり時（Ｔ1 ）に、上記Ｄ端子入力が、図（Ｄ）のようにHigh状態となるので、Ｑ端子がHigh、Ｑバー端子がLow となり、スリーステートバッファ２７がオン状態（スリーステートバッファ２８がオフ状態）となる。従って、上記バッファ２７の出力、即ち図（Ｃ）の矩形波信号は、図（Ｅ）のようにそのままの状態で、スリーステートバッファ３３側へ出力されると共に、インバータ３２を介して反転された、図（Ｆ）に示される矩形波信号がスリーステートバッファ３４側へ供給される。
【００２４】
また、第２フリップフロップ３５では、上記と同様に、ＣＰＵ１９のＩ／Ｏポートの状態により、奇数フィールド処理時にスリーステートバッファ３３がオン状態、偶数フィールド処理時にスリーステートバッファ３４がオン状態となる。従って、この場合は、上記図（Ｅ）の矩形波信号が３ODD フィールド用のクロック信号として、上記バッファ３３から出力され、上記図（Ｆ）の矩形波信号が２EVENフィールド用のクロック信号として、上記バッファ３４から出力される。
【００２５】
このようにして、図６（Ａ），（Ｃ）に示されるように、１，３，…の奇数フィールドのクロック信号と２，４，…の偶数フィールドのクロック信号は、それぞれが同一位相で、互いに１８０度ずれた位相の信号となる。そして、このクロック信号は、図３のビデオ信号の実質的な画像信号の始点Ｔ2 から書込みのクロック信号として利用され、これにより図６（Ｂ），（Ｄ）で示す画像データが画像メモリ１２の所定のアドレスへ格納される。
【００２６】
そして、画像読出し処理においても、上記の図６（Ａ），（Ｃ）の２種類クロック信号が用いられ、このクロック信号により画像メモリ１２から画像データが順次読み出される。この画像データは、Ｄ／Ａ変換器１３を介してビデオアンプ１４へ供給され、ここで所定の増幅が行われた後、ビデオ出力端子１５からプロンプター表示部へ供給されており、このようにして原稿文字が画像表示される。
【００２７】
図７には、上記実施形態例のクロック信号により処理された原稿画像の表示状態が示されており、これは図９で示したメモリ状態に対応させたものである。即ち、当該例では奇数フィールド及び偶数フィールドのそれぞれにおいて同一位相のクロック信号が用いられ、かつ奇数フィールドと偶数フィールドでは、クロック信号の位相が１８０度ずれるので、図７の画面Ｓのように、２２、２３，２４，２５のラインの黒画素（斜線部）と２８４，２８５，２８６，２８７のラインの黒画素の表示が半画素分ずつずれながら、斜めに整列する。従って、ちかちかする画像の乱れもなく、文字の斜め線をくっきりとした状態で表示させるが可能となる。
【００２８】
上記例では、斜め線の場合について説明したが、縦線の場合も半画素分ずれることにはなるが、図１１のような無信号、白、無信号、黒というような状態は解消され、この場合も表示状態が改善される。
【００２９】
【発明の効果】
以上説明したように、本発明によれば、４フィールドシーケンスのための副搬送波によりクロック信号を形成するプロンプターの映像信号処理装置で、タイミング信号発生回路により、上記副搬送波から同一位相の奇数フィールド用クロック信号及び同一位相の偶数フィールド用クロック信号を形成し、かつこれら両クロック信号間では互いの位相が１８０度ずれるようにしたので、ＮＴＳＣ方式の４フィールドシーケンスにおいて、斜め方向の画素が半分ずつずれながら斜めに整列して表示される。この結果、細字等で顕著となるちかちかした状態を改善でき、特に斜め線について効果が大となり、見やすい原稿画像を表示することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態例に係るプロンプターの映像信号処理装置の全体構成を示す回路ブロック図である。
【図２】図１のタイミングジェネレータの内部構成を示す回路図である。
【図３】図１の回路で処理されるビデオ信号及び同期信号を示す波形図である。
【図４】図２のタイミングジェネレータの各部で得られる信号（１ODD 、４EVENについての処理）を示す波形図である。
【図５】図２のタイミングジェネレータの各部で得られる信号（３ODD 、２EVENについての処理）を示す波形図である。
【図６】実施形態例のクロック信号と得られる画像データを示す図である。
【図７】実施形態例におけるプロンプター装置の画面（斜め線）の表示状態を示す説明図である。
【図８】従来のプロンプターの映像信号処理装置で用いられる信号を示す波形図である。
【図９】画像メモリに記憶される文字（斜め線）の格納状態の一例を示す説明図である。
【図１０】従来におけるプロンプター装置の画面の表示状態を示す説明図である。
【図１１】図１０の画面の１画素で表示される色の表示時間を示す説明図である。
【符号の説明】
１２ … 画像メモリ、
１７ … 同期分離回路、
１８ … タイミングジェネレータ、
１９ … ＣＰＵ、
２５ … 波形変換回路、
２７，２８，３３，３４ … スリーステートバッファ、
２９ … ディレー回路、
３０，３５ … フリップフロップ回路、
Ｓ … 画面。

Claims (1)

1. ４フィールドシーケンスのための副搬送波に同期させたクロック信号を形成し、このクロック信号により原稿の表示処理をするプロンプターの映像信号処理装置において、
   上記副搬送波から同一位相の奇数フィールド用クロック信号及び同一位相の偶数フィールド用クロック信号を形成し、これら両クロック信号間では、斜め方向の画素が半分ずつずれながら斜めに整列して表示されるように、互いの位相を１８０度ずらすタイミング信号発生回路を設け、
   このタイミング信号発生回路で得られた奇数フィールド用及び偶数フィールド用のクロック信号により、画像データを処理し表示することを特徴とするプロンプターの映像信号処理装置。

Images