JPH0622197A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPH0622197A JPH0622197A JP4196588A JP19658892A JPH0622197A JP H0622197 A JPH0622197 A JP H0622197A JP 4196588 A JP4196588 A JP 4196588A JP 19658892 A JP19658892 A JP 19658892A JP H0622197 A JPH0622197 A JP H0622197A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- signal processing
- circuit
- signal
- processing circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims abstract description 51
- 238000000034 method Methods 0.000 claims description 25
- 238000003384 imaging method Methods 0.000 claims description 2
- 239000011159 matrix material Substances 0.000 abstract description 5
- 238000007781 pre-processing Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000013144 data compression Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Color Television Image Signal Generators (AREA)
Abstract
(57)【要約】
【目的】 高品位電子カメラの信号処理を標準TV方式
用の標準信号処理回路を用いて行う。 【構成】 電子カメラ20からの画像データを一旦メモ
リ30に格納した後、これを複数ラインが略同時に出力
されるように読み出して信号処理回路32に加え、その
内部で複数個の同一画素を取り出して処理を行う。 【効果】 画素数の多い高品位電子カメラと標準TV方
式電子カメラとの違いによる諸問題が解消できる。
用の標準信号処理回路を用いて行う。 【構成】 電子カメラ20からの画像データを一旦メモ
リ30に格納した後、これを複数ラインが略同時に出力
されるように読み出して信号処理回路32に加え、その
内部で複数個の同一画素を取り出して処理を行う。 【効果】 画素数の多い高品位電子カメラと標準TV方
式電子カメラとの違いによる諸問題が解消できる。
Description
【0001】
【産業上の利用分野】本発明は、多数の画素を有するC
CD等の固体撮像素子を用いた高品位電子カメラに用い
て好適な画像処理装置に関するものである。
CD等の固体撮像素子を用いた高品位電子カメラに用い
て好適な画像処理装置に関するものである。
【0002】
【従来の技術】図6は従来の標準TV方式用電子カメラ
に用いられる標準信号処理回路を示す。
に用いられる標準信号処理回路を示す。
【0003】図6において、1は電子カメラで、CCD
2、サンプルホールド回路3、A/D変換器4により構
成される。5は電子カメラ1から出力される画像データ
を処理して、輝度信号及び色差信号を作成する標準信号
処理回路である。6は電子カメラ1及び標準信号処理回
路5の各内部回路を駆動制御するクロック信号等のタイ
ミング信号を発生するタイミング信号発生器である。
7、8は標準信号処理回路5から出力されるディジタル
の輝度信号及び色差信号をアナログ信号に変換するD/
A変換器である。
2、サンプルホールド回路3、A/D変換器4により構
成される。5は電子カメラ1から出力される画像データ
を処理して、輝度信号及び色差信号を作成する標準信号
処理回路である。6は電子カメラ1及び標準信号処理回
路5の各内部回路を駆動制御するクロック信号等のタイ
ミング信号を発生するタイミング信号発生器である。
7、8は標準信号処理回路5から出力されるディジタル
の輝度信号及び色差信号をアナログ信号に変換するD/
A変換器である。
【0004】標準信号処理回路5は、電子カメラ1から
の画像データが加えられる2つの直列接続された1H遅
延回路9、10と、輝度信号処理回路11と、色信号処
理回路12と、色差信号を変調する変調器13と、この
変調器13による色差信号の遅延と一致させるために輝
度信号を遅延させる遅延回路14とにより構成されてい
る。上記輝度信号処理回路11及び色信号処理回路12
には、電子カメラ1からの画像データが直接供給される
と共に、1H遅延回路9、10でそれぞれ遅延された画
像データが供給されるように成されている。
の画像データが加えられる2つの直列接続された1H遅
延回路9、10と、輝度信号処理回路11と、色信号処
理回路12と、色差信号を変調する変調器13と、この
変調器13による色差信号の遅延と一致させるために輝
度信号を遅延させる遅延回路14とにより構成されてい
る。上記輝度信号処理回路11及び色信号処理回路12
には、電子カメラ1からの画像データが直接供給される
と共に、1H遅延回路9、10でそれぞれ遅延された画
像データが供給されるように成されている。
【0005】次に、上記構成による動作について説明す
る。
る。
【0006】電子カメラ1のCCD2の出力はサンプル
ホールド回路3により所定周期でサンプリングされ、A
/D変換器4でディジタル画像データに変換される。こ
の画像データは標準信号処理回路5の輝度信号処理回路
11と色信号処理回路12とに直接供給されると共に1
H遅延回路9を通じて供給され、さらに1H遅延回路1
0を通じて供給される。
ホールド回路3により所定周期でサンプリングされ、A
/D変換器4でディジタル画像データに変換される。こ
の画像データは標準信号処理回路5の輝度信号処理回路
11と色信号処理回路12とに直接供給されると共に1
H遅延回路9を通じて供給され、さらに1H遅延回路1
0を通じて供給される。
【0007】従って、輝度信号処理回路11及び色信号
処理回路12は、ある時刻の画像データとその1Hだけ
前後の画像データとの3つの画像データを用いてそれぞ
れ所定の信号処理を行うことにより、輝度信号及び2つ
の色差信号を作成する。作成された輝度信号は遅延回路
14を通じてD/A変換器7によりアナログ信号に変換
された後、記録装置やモニタ等に送られる。また、作成
された色差信号は変調器13で所定の変調方式で変調さ
れた後、D/A変換器8でアナログ信号に変換されて記
録装置やモニタ等に送られる。なお、ディジタルの輝度
信号及び色差信号を合成してコンポジット信号として出
力することもできる。
処理回路12は、ある時刻の画像データとその1Hだけ
前後の画像データとの3つの画像データを用いてそれぞ
れ所定の信号処理を行うことにより、輝度信号及び2つ
の色差信号を作成する。作成された輝度信号は遅延回路
14を通じてD/A変換器7によりアナログ信号に変換
された後、記録装置やモニタ等に送られる。また、作成
された色差信号は変調器13で所定の変調方式で変調さ
れた後、D/A変換器8でアナログ信号に変換されて記
録装置やモニタ等に送られる。なお、ディジタルの輝度
信号及び色差信号を合成してコンポジット信号として出
力することもできる。
【0008】以上は一般的な標準TV方式に用いられる
電子カメラ1の場合の信号処理について説明したが、こ
のような標準TV方式の電子カメラの他に上記CCD2
の画素数より多い画素数を持つCCDを用いた高品位電
子カメラがある。
電子カメラ1の場合の信号処理について説明したが、こ
のような標準TV方式の電子カメラの他に上記CCD2
の画素数より多い画素数を持つCCDを用いた高品位電
子カメラがある。
【0009】
【発明が解決しようとする課題】上述した高品位電子カ
メラは、一般の標準TV方式用電子カメラ1に比べて水
平、垂直共多くの画素数をもっているため、図6のよう
な標準信号処理回路5を用いると、次のような問題が生
じる。
メラは、一般の標準TV方式用電子カメラ1に比べて水
平、垂直共多くの画素数をもっているため、図6のよう
な標準信号処理回路5を用いると、次のような問題が生
じる。
【0010】(1)1H遅延回路9、10の画素数が足
りない。
りない。
【0011】(2)CCD1には基準となる黒レベルを
一定期間得る部分が設けられているが、この黒レベル部
分の画素数や位置が、高品位電子カメラのCCDは異な
っているので、黒レベルの評価を正しく行うことができ
ない。
一定期間得る部分が設けられているが、この黒レベル部
分の画素数や位置が、高品位電子カメラのCCDは異な
っているので、黒レベルの評価を正しく行うことができ
ない。
【0012】(3)同期信号やプランキングの期間が異
なるので、それらのタイミングが正しく得られない。
なるので、それらのタイミングが正しく得られない。
【0013】(4)CCDに設けられる色フィルタの画
素の色配列が異なっているので、正しく処理が成されな
い。
素の色配列が異なっているので、正しく処理が成されな
い。
【0014】このため従来は高品位専用の信号処理回路
を作成したり、カメラ側では、少なくとも一部の処理を
行わずに、再生時に処理を行う等の方法が採られてい
た。しかしながら前者の方法では、標準信号処理回路5
に比較して大規模な信号処理回路を専用に作る必要が有
るので、経済性に問題があり、また、後者の方法では、
カメラ側で記録前に処理を行うことができないために、
再生時の処理が繁雑になり、また情報が輝度と色情報と
に分離できないために、データ圧縮が困難であるといっ
た問題があった。
を作成したり、カメラ側では、少なくとも一部の処理を
行わずに、再生時に処理を行う等の方法が採られてい
た。しかしながら前者の方法では、標準信号処理回路5
に比較して大規模な信号処理回路を専用に作る必要が有
るので、経済性に問題があり、また、後者の方法では、
カメラ側で記録前に処理を行うことができないために、
再生時の処理が繁雑になり、また情報が輝度と色情報と
に分離できないために、データ圧縮が困難であるといっ
た問題があった。
【0015】本発明は上記のような問題を解決するため
になされたもので、経済的に生産されている標準信号処
理回路を用いて高品位電子カメラの信号処理を行うこと
のできる画像処理装置を提案するものである。
になされたもので、経済的に生産されている標準信号処
理回路を用いて高品位電子カメラの信号処理を行うこと
のできる画像処理装置を提案するものである。
【0016】
【課題を解決するための手段】第1の発明は、標準信号
処理回路内に、入力される画像データから処理に必要な
画素数を得るための画素メモリ等の遅延手段を設けて、
これを1H遅延回路と切換えて用いるように構成した高
品位電子カメラに対応できる信号処理回路を用い、高品
位電子カメラからの画像データを一旦メモリに書き込
み、これを読み出して上記信号処理回路に供給するよう
にしたものである。
処理回路内に、入力される画像データから処理に必要な
画素数を得るための画素メモリ等の遅延手段を設けて、
これを1H遅延回路と切換えて用いるように構成した高
品位電子カメラに対応できる信号処理回路を用い、高品
位電子カメラからの画像データを一旦メモリに書き込
み、これを読み出して上記信号処理回路に供給するよう
にしたものである。
【0017】また、第2の発明はカメラの撮像画面を複
数ブロックに分割すると共に、標準信号処理回路を用
い、その入力側と出力側とにメモリを設け、上記各ブロ
ック毎に処理が行われるように、各メモリの読み出しと
書き込みのタイミングを制御するようにしたものであ
る。
数ブロックに分割すると共に、標準信号処理回路を用
い、その入力側と出力側とにメモリを設け、上記各ブロ
ック毎に処理が行われるように、各メモリの読み出しと
書き込みのタイミングを制御するようにしたものであ
る。
【0018】
【作用】第1の発明においては、高品位電子カメラを用
いる場合、上記メモリから処理に必要な実質的に複数ラ
イン分の信号を信号処理回路に供給することができ、ま
た、信号処理回路においても処理に必要な同一の複数個
の画素を同時に得ることができる。
いる場合、上記メモリから処理に必要な実質的に複数ラ
イン分の信号を信号処理回路に供給することができ、ま
た、信号処理回路においても処理に必要な同一の複数個
の画素を同時に得ることができる。
【0019】第2の発明においては、標準信号処理回路
での処理時間や上記ブロックの大きさ等を考慮して適切
に各メモリを制御することにより、従来の標準信号処理
回路を用いて処理を行うことができる。
での処理時間や上記ブロックの大きさ等を考慮して適切
に各メモリを制御することにより、従来の標準信号処理
回路を用いて処理を行うことができる。
【0020】
【実施例】図1は本発明の第1の実施例を示す。
【0021】図1において、20は高品位電子カメラ
で、標準TV方式より画素数の多いCCD21、サンプ
ルホールド回路22及びA/D変換器23により構成さ
れる。24は電子カメラ20から出力される画像データ
を処理して、R、G、Bの色信号を生成する画像処理装
置である。25は電子カメラ20及び画像処理装置24
の各内部回路を駆動制御するクロック信号等のタイミン
グ信号を発生するタイミング信号発生器である。26、
27、28は画像処理装置24から出力されるディジタ
ルの色信号R、G、Bをアナログの色信号R、G、Bに
変換するD/A変換器である。29は画像処理装置24
から得られる輝度信号、色差信号を記憶する外部記憶装
置である。
で、標準TV方式より画素数の多いCCD21、サンプ
ルホールド回路22及びA/D変換器23により構成さ
れる。24は電子カメラ20から出力される画像データ
を処理して、R、G、Bの色信号を生成する画像処理装
置である。25は電子カメラ20及び画像処理装置24
の各内部回路を駆動制御するクロック信号等のタイミン
グ信号を発生するタイミング信号発生器である。26、
27、28は画像処理装置24から出力されるディジタ
ルの色信号R、G、Bをアナログの色信号R、G、Bに
変換するD/A変換器である。29は画像処理装置24
から得られる輝度信号、色差信号を記憶する外部記憶装
置である。
【0022】画像処理装置24は、電子カメラ20から
の画像データが供給されるメモリ30と、このメモリ3
0から読み出された画像データの前処理を行う前置処理
回路31と、前処理された画像データを処理して輝度信
号及び色差信号を作成する信号処理回路32と、上記作
成された輝度信号及び色差信号を一旦格納するメモリ3
3と、このメモリ33から読み出された各信号をマトリ
クス処理してR、G、Bの色信号を作成するマトリクス
回路34と、上記各回路を制御する制御回路35とによ
り構成されている。
の画像データが供給されるメモリ30と、このメモリ3
0から読み出された画像データの前処理を行う前置処理
回路31と、前処理された画像データを処理して輝度信
号及び色差信号を作成する信号処理回路32と、上記作
成された輝度信号及び色差信号を一旦格納するメモリ3
3と、このメモリ33から読み出された各信号をマトリ
クス処理してR、G、Bの色信号を作成するマトリクス
回路34と、上記各回路を制御する制御回路35とによ
り構成されている。
【0023】図2は上記信号処理回路32の実施例を示
し、図6と同一部分には同一符号を付して説明を省略す
る。
し、図6と同一部分には同一符号を付して説明を省略す
る。
【0024】この信号処理回路32は、入力画像データ
を1画素ずつ遅延させる遅延手段としての2つの画素メ
モリ36、37と、この画素メモリ36、37の出力と
1H遅延回路9、10の出力とを切換えるスイッチ3
8、39とを設けている。また、ここでは、輝度信号と
2つの色差信号とを切換えて出力させるためのスイッチ
40が設けられている。
を1画素ずつ遅延させる遅延手段としての2つの画素メ
モリ36、37と、この画素メモリ36、37の出力と
1H遅延回路9、10の出力とを切換えるスイッチ3
8、39とを設けている。また、ここでは、輝度信号と
2つの色差信号とを切換えて出力させるためのスイッチ
40が設けられている。
【0025】次に、上記構成による動作について説明す
る。
る。
【0026】高品位電子カメラ20を用いる場合は、信
号処理回路32内のスイッチ38、39は画素メモリ3
6、37側を選択する。電子カメラ20のCCD21の
出力はサンプルホールド回路22により所定周期でサン
プリングされ、A/D変換器23でディジタル画像デー
タに変換された後、画像処理装置24のメモリ30に供
給される。
号処理回路32内のスイッチ38、39は画素メモリ3
6、37側を選択する。電子カメラ20のCCD21の
出力はサンプルホールド回路22により所定周期でサン
プリングされ、A/D変換器23でディジタル画像デー
タに変換された後、画像処理装置24のメモリ30に供
給される。
【0027】画像処理装置24において、制御回路35
はメモリ30に対して水平アドレスH1及び垂直アドレ
スV1を供給し、メモリ33に対して水平アドレスH
2、垂直アドレスV2を供給すると共に、信号処理回路
32を制御信号Sで制御する。また、水平、垂直同期信
号SYNCを作成して出力し、さらに、必要に応じてブ
ランキング信号等も作成する。
はメモリ30に対して水平アドレスH1及び垂直アドレ
スV1を供給し、メモリ33に対して水平アドレスH
2、垂直アドレスV2を供給すると共に、信号処理回路
32を制御信号Sで制御する。また、水平、垂直同期信
号SYNCを作成して出力し、さらに、必要に応じてブ
ランキング信号等も作成する。
【0028】電子カメラ20から供給された画像データ
はまずCCD21上の水平、垂直アドレスに対応してメ
モリ30に格納される。なお、これらの水平、垂直アド
レスは、制御上の論理アドレスであり物理的なアドレス
が水平、垂直に分離している必要はない。
はまずCCD21上の水平、垂直アドレスに対応してメ
モリ30に格納される。なお、これらの水平、垂直アド
レスは、制御上の論理アドレスであり物理的なアドレス
が水平、垂直に分離している必要はない。
【0029】次にメモリ30からは垂直方向に3画素の
データが毎回順次にとりだされる。即ち、各画素は各々
3回ずつ読み出されて信号処理回路32に送られる。但
し、もし画素配列が信号処理回路32による処理に適し
ない場合は、前置処理回路31によって信号処理回路3
2に適合するように画素数等が変換される。
データが毎回順次にとりだされる。即ち、各画素は各々
3回ずつ読み出されて信号処理回路32に送られる。但
し、もし画素配列が信号処理回路32による処理に適し
ない場合は、前置処理回路31によって信号処理回路3
2に適合するように画素数等が変換される。
【0030】この前置処理回路31による前処理は、多
くの場合、垂直方向に2─3ライン、水平方向に2─5
画素のマトリクス程度で十分変換できるし、また、CC
D21を信号処理回路32に適応し易いように設計する
ことによって、何も前処理しないかあるいはせいぜい2
─4画素間の演算程度で済ませることも可能である。こ
れらの場合、3画素より多くのデータが毎回読み出され
る場合もある。なお、ここでは1H遅延回路9、10が
2本ある場合を示したが、その他の本数の場合は、それ
に応じて同時に送り込むデータを増減すればよい。
くの場合、垂直方向に2─3ライン、水平方向に2─5
画素のマトリクス程度で十分変換できるし、また、CC
D21を信号処理回路32に適応し易いように設計する
ことによって、何も前処理しないかあるいはせいぜい2
─4画素間の演算程度で済ませることも可能である。こ
れらの場合、3画素より多くのデータが毎回読み出され
る場合もある。なお、ここでは1H遅延回路9、10が
2本ある場合を示したが、その他の本数の場合は、それ
に応じて同時に送り込むデータを増減すればよい。
【0031】上記のようにして前処理されたデータは信
号処理回路32に加えられ、画素メモリ36、37によ
り1画素ずつ遅延されて各信号処理回路11、12に加
えられる。これによって各信号処理回路11、12は実
質的に外部のメモリ30で定められる任意の長さの遅延
回路の出力を処理することになり、本来よりも長い水平
ラインとして入力を処理することができる。
号処理回路32に加えられ、画素メモリ36、37によ
り1画素ずつ遅延されて各信号処理回路11、12に加
えられる。これによって各信号処理回路11、12は実
質的に外部のメモリ30で定められる任意の長さの遅延
回路の出力を処理することになり、本来よりも長い水平
ラインとして入力を処理することができる。
【0032】また、この場合、黒レベルの信号は当然C
CD21のライン毎に入力されるようになるわけである
から、制御回路35から正しい位置を認識するようなタ
イミングを与えるか、又は信号処理回路32にそのため
のタイミングを作成するようにして置けば、正しい黒レ
ベルの処理が可能になる。
CD21のライン毎に入力されるようになるわけである
から、制御回路35から正しい位置を認識するようなタ
イミングを与えるか、又は信号処理回路32にそのため
のタイミングを作成するようにして置けば、正しい黒レ
ベルの処理が可能になる。
【0033】なお、V方向については、一般には特に変
則的な処理をしていなければ、本来のものよりライン数
が多くても問題なく処理が可能であるが、信号処理回路
32内のV方向のカウンタ等のために本来の1V以上の
処理ができない場合には、複数の信号処理回路32を用
いて同時に幾つかの領域を処理したり、あるいは、1個
の信号処理回路32を複数回用いて処理すればよい。
則的な処理をしていなければ、本来のものよりライン数
が多くても問題なく処理が可能であるが、信号処理回路
32内のV方向のカウンタ等のために本来の1V以上の
処理ができない場合には、複数の信号処理回路32を用
いて同時に幾つかの領域を処理したり、あるいは、1個
の信号処理回路32を複数回用いて処理すればよい。
【0034】信号処理回路32で作成された輝度信号、
色差信号はメモリ33に水平、垂直アドレスH2、V2
により書き込まれる。
色差信号はメモリ33に水平、垂直アドレスH2、V2
により書き込まれる。
【0035】このようにしてメモリ33に取り込まれた
各信号は外部記憶装置29に送られたり、マトリクス回
路34によってR,G,B信号に変換した後、D/A変
換器26、27、28を介してモニタ等に出力される。
各信号は外部記憶装置29に送られたり、マトリクス回
路34によってR,G,B信号に変換した後、D/A変
換器26、27、28を介してモニタ等に出力される。
【0036】また、信号処理回路32のスイッチ38、
39を1H遅延回路9、10に切換えれば、図6の従来
の標準信号処理回路5と同一になり、標準TV方式の電
子カメラ1を図6と同様に接続することができる。
39を1H遅延回路9、10に切換えれば、図6の従来
の標準信号処理回路5と同一になり、標準TV方式の電
子カメラ1を図6と同様に接続することができる。
【0037】次に、本発明の第2の実施例について図3
〜図5と共に説明する。
〜図5と共に説明する。
【0038】図3は画像処理装置41の実施例を示すも
ので、図1と対応する部分には同一符号が付されてい
る。
ので、図1と対応する部分には同一符号が付されてい
る。
【0039】この画像処理装置41の図1と異なる点
は、信号処理回路32に代えて図6の標準信号処理回路
5を用いた点である。
は、信号処理回路32に代えて図6の標準信号処理回路
5を用いた点である。
【0040】次に、上記構成による動作について説明す
る。
る。
【0041】本実施例においては、CCD21による撮
像画面を、左上、右上、左下、右下の4つのブロックに
分割して、各ブロックを上記の順に処理するようにして
いる。また、この処理に際して、メモリ30の読み出し
とメモリ33の書き込みとを、水平、垂直アドレスH
1、H2、V1、V2を制御することにより行うように
している。
像画面を、左上、右上、左下、右下の4つのブロックに
分割して、各ブロックを上記の順に処理するようにして
いる。また、この処理に際して、メモリ30の読み出し
とメモリ33の書き込みとを、水平、垂直アドレスH
1、H2、V1、V2を制御することにより行うように
している。
【0042】図4は各ブロックに対するアドレス制御方
法H−1、H─2、V─1、V─2と各制御方法で用い
るアドレスH1、H2、V1、V2との関係を示し、図
5は各アドレス制御方法を示すものである。図4におい
て、H−1、H─2の制御方法は水平アドレスH1、H
2を用いた図5(A)、(B)に示す方法であり、V─
1、V─2の制御方法は垂直アドレスV1、V2を用い
た図5(C)、(D)に示す方法である。
法H−1、H─2、V─1、V─2と各制御方法で用い
るアドレスH1、H2、V1、V2との関係を示し、図
5は各アドレス制御方法を示すものである。図4におい
て、H−1、H─2の制御方法は水平アドレスH1、H
2を用いた図5(A)、(B)に示す方法であり、V─
1、V─2の制御方法は垂直アドレスV1、V2を用い
た図5(C)、(D)に示す方法である。
【0043】まず、水平方向のアドレス制御方法H−
1、H─2から説明する。H−1ではCCD21に関連
したアドレスH1がCCD21のはじめの画素(ここで
は黒レベル)から始まるのに対して標準信号処理回路5
で処理されたデータのアドレスH2は図5(A)のよう
に標準信号処理回路5が黒レベルの処理を終了し、内部
の演算時間だけ遅れて出力が有効になる時点でカウント
を開始する。これによってH−1ではメモリ30から読
み出したデータの左側は、その処理後の有効期間のみメ
モリ33に収納される。
1、H─2から説明する。H−1ではCCD21に関連
したアドレスH1がCCD21のはじめの画素(ここで
は黒レベル)から始まるのに対して標準信号処理回路5
で処理されたデータのアドレスH2は図5(A)のよう
に標準信号処理回路5が黒レベルの処理を終了し、内部
の演算時間だけ遅れて出力が有効になる時点でカウント
を開始する。これによってH−1ではメモリ30から読
み出したデータの左側は、その処理後の有効期間のみメ
モリ33に収納される。
【0044】H─2では、アドレスH1は図5(B)の
ように、まず黒レベル部分を選択した後に、有効期間の
信号部へジャンプする。このとき標準信号処理回路5の
処理に差し支えないように読み出す。あるいは前置処理
回路31で前処理された信号の画素(色)配列が正しく
なるアドレスにジャンプする必要がある。一方、アドレ
スH2はH−1と同じように標準信号処理回路5が黒レ
ベルの処理を終了し、内部の演算時間だけ遅れて出力が
有効になる時点でカウントを開始する。これによってH
−2ではメモリ30から読み出したデータの右側はその
処理後の有効期間のみメモリ33に収納される。
ように、まず黒レベル部分を選択した後に、有効期間の
信号部へジャンプする。このとき標準信号処理回路5の
処理に差し支えないように読み出す。あるいは前置処理
回路31で前処理された信号の画素(色)配列が正しく
なるアドレスにジャンプする必要がある。一方、アドレ
スH2はH−1と同じように標準信号処理回路5が黒レ
ベルの処理を終了し、内部の演算時間だけ遅れて出力が
有効になる時点でカウントを開始する。これによってH
−2ではメモリ30から読み出したデータの右側はその
処理後の有効期間のみメモリ33に収納される。
【0045】なお、H−1の終わりとH−2の始まりと
でH1とH2との相関(遅れ時間)が正しく一致する必
要があるのは云うまでもないが、少なくとも信号処理が
安定する時間以上H1のみをカウントすることによっ
て、H−1とH−2のつなぎ目で不自然な出力にならな
いようにしなければならない。このように処理すること
によって、標準信号処理回路5の左側を処理する場合も
右側を処理する場合も、見掛け上同じように黒レベルか
ら始まる図6のCCD2の出力のような信号を受ける取
ることができる。また1H−遅延長回路9、10の画素
数が足りない問題も当然解決する。
でH1とH2との相関(遅れ時間)が正しく一致する必
要があるのは云うまでもないが、少なくとも信号処理が
安定する時間以上H1のみをカウントすることによっ
て、H−1とH−2のつなぎ目で不自然な出力にならな
いようにしなければならない。このように処理すること
によって、標準信号処理回路5の左側を処理する場合も
右側を処理する場合も、見掛け上同じように黒レベルか
ら始まる図6のCCD2の出力のような信号を受ける取
ることができる。また1H−遅延長回路9、10の画素
数が足りない問題も当然解決する。
【0046】なお、V方向は上述と同様に図5(C)、
(D)のように行われるが標準信号処理回路5に黒レベ
ルを必要としない場合は、黒レベルを省略してこの標準
信号処理回路5が安定な信号を出力する分だけアドレス
V1を先行させるようにすればよい。また、ここではダ
ミーの黒信号を入力することによって黒レベルの処理を
行っているが、標準信号処理回路5が例えば外部からの
プリセットのような手段によって黒レベルを設定できる
ならば、それを用いてもよい。
(D)のように行われるが標準信号処理回路5に黒レベ
ルを必要としない場合は、黒レベルを省略してこの標準
信号処理回路5が安定な信号を出力する分だけアドレス
V1を先行させるようにすればよい。また、ここではダ
ミーの黒信号を入力することによって黒レベルの処理を
行っているが、標準信号処理回路5が例えば外部からの
プリセットのような手段によって黒レベルを設定できる
ならば、それを用いてもよい。
【0047】また、本実施例では画面を左上、右上、左
下、右下の4つのブロックに分割したが、これに限るこ
となく、水平方向又は垂直方向に複数のブロックに分割
したり、その他様々に分割してもよい。また、特定のブ
ロックのみを繰り返して処理するようにしてもよい。
下、右下の4つのブロックに分割したが、これに限るこ
となく、水平方向又は垂直方向に複数のブロックに分割
したり、その他様々に分割してもよい。また、特定のブ
ロックのみを繰り返して処理するようにしてもよい。
【0048】また、標準信号処理回路5を1個用いて順
次処理を行っているが、必要に応じて複数個並列に用い
て処理の1部または全てを並列に実行してもよい。その
場合、一部を並列に実行する場合には、HまたはVのア
ドレスの少なくとも一部を共通にすることによって、例
えば左上のブロックと右上のブロックとを同時に処理す
ることができ、メモリ30の多くの部分を兼用化でき
る。
次処理を行っているが、必要に応じて複数個並列に用い
て処理の1部または全てを並列に実行してもよい。その
場合、一部を並列に実行する場合には、HまたはVのア
ドレスの少なくとも一部を共通にすることによって、例
えば左上のブロックと右上のブロックとを同時に処理す
ることができ、メモリ30の多くの部分を兼用化でき
る。
【0049】以上説明した各実施例において、メモリ3
0、33は2組のものとして図示してあるが、同様な動
作をすれば1組でも構成できる。その場合、メモリ30
の処理の終わった部分は不要となるため容量の大部分を
共用でき、総容量を大きく削減できる。
0、33は2組のものとして図示してあるが、同様な動
作をすれば1組でも構成できる。その場合、メモリ30
の処理の終わった部分は不要となるため容量の大部分を
共用でき、総容量を大きく削減できる。
【0050】また、撮像素子としてCCDを用いている
が、その他の撮像素子や撮像手段でもよく、例えばスキ
ャナのように1次元の素子をスキャンして信号を得ても
よい。また、信号はアナログ信号として出力しているが
デジタルのデータとして出力してもよい。また、各実施
例は「カメラ」として構成しているが、もちろん撮像素
子と独立した処理系でもよい。
が、その他の撮像素子や撮像手段でもよく、例えばスキ
ャナのように1次元の素子をスキャンして信号を得ても
よい。また、信号はアナログ信号として出力しているが
デジタルのデータとして出力してもよい。また、各実施
例は「カメラ」として構成しているが、もちろん撮像素
子と独立した処理系でもよい。
【0051】また、ホワイトバランス等の補助的な機能
に関しては開示していないが、これらは処理の間は固定
したほうが望ましいので、例えば本番の処理の前にこれ
らのデータを確定するための前処理を行い、それにもと
づいて値を固定したほうがよい。標準信号処理回路5で
正しく調整しきれない部分は、マトリクス回路34のよ
うな後付けの出力処理回路で補正してもよい。この出力
処理回路は信号処理回路とメモリ33との間においても
よく、処理の内容によってはコンピュータのソフトウェ
アで処理してもよい。
に関しては開示していないが、これらは処理の間は固定
したほうが望ましいので、例えば本番の処理の前にこれ
らのデータを確定するための前処理を行い、それにもと
づいて値を固定したほうがよい。標準信号処理回路5で
正しく調整しきれない部分は、マトリクス回路34のよ
うな後付けの出力処理回路で補正してもよい。この出力
処理回路は信号処理回路とメモリ33との間においても
よく、処理の内容によってはコンピュータのソフトウェ
アで処理してもよい。
【0052】また、前後の処理回路やメモリの速度の制
約がある場合は、本来の信号処理の処理速度と異なった
速度で処理を行ってもよい。各実施例では所謂インター
レースに関してはその対策を明示していないが、これは
多くの標準信号処理回路がフィールド間の相関を用いて
いないため、事実上インターレースに関係なく処理でき
るために、特に処理をする必要がないためである。但
し、これを用いて処理を行う場合本来の信号処理回路が
インターレースを行うCCD用に作られたものであって
も、各実施例のようなシステムで用いる場合には、ノン
インターレースの信号として演算した方が、特に色情報
の処理が正しく行われる可能性もある。
約がある場合は、本来の信号処理の処理速度と異なった
速度で処理を行ってもよい。各実施例では所謂インター
レースに関してはその対策を明示していないが、これは
多くの標準信号処理回路がフィールド間の相関を用いて
いないため、事実上インターレースに関係なく処理でき
るために、特に処理をする必要がないためである。但
し、これを用いて処理を行う場合本来の信号処理回路が
インターレースを行うCCD用に作られたものであって
も、各実施例のようなシステムで用いる場合には、ノン
インターレースの信号として演算した方が、特に色情報
の処理が正しく行われる可能性もある。
【0053】また、直接インターレースに関わる問題で
はないがODD/EVENのフィールドで画素の配列
(の開始位置)が異なったシステムもある。その場合に
は、それに合わせて信号を作成するか信号処理回路をリ
セットする等して、必要なフィールドを選択するか、回
路の状態を検知して、必要なフィールドの処理を行うタ
イミングにこれを用いてもよい。
はないがODD/EVENのフィールドで画素の配列
(の開始位置)が異なったシステムもある。その場合に
は、それに合わせて信号を作成するか信号処理回路をリ
セットする等して、必要なフィールドを選択するか、回
路の状態を検知して、必要なフィールドの処理を行うタ
イミングにこれを用いてもよい。
【0054】
【発明の効果】以上のように、第1の発明においては、
電子カメラからの画像データを一旦メモリに書き込み、
このメモリから処理に必要な実質的に複数ラインの信号
を得るように構成し、また、第2の発明においては、信
号処理回路の入力側と出力側にメモリを設けると共に、
撮像画面を複数ブロックに分割し、1つのブロック毎に
信号処理を行うように構成したので、高品位電子カメラ
と標準TV方式電子カメラとの1H遅延線の画素数、C
CDの黒レベル部分、その位置、色フィルターの配列、
同期信号等の違いによる問題を解決することができる。
電子カメラからの画像データを一旦メモリに書き込み、
このメモリから処理に必要な実質的に複数ラインの信号
を得るように構成し、また、第2の発明においては、信
号処理回路の入力側と出力側にメモリを設けると共に、
撮像画面を複数ブロックに分割し、1つのブロック毎に
信号処理を行うように構成したので、高品位電子カメラ
と標準TV方式電子カメラとの1H遅延線の画素数、C
CDの黒レベル部分、その位置、色フィルターの配列、
同期信号等の違いによる問題を解決することができる。
【0055】これにより安価な標準信号処理回路を用い
て画素数の多いCCDの出力を処理することができ、コ
ンピュータのソフトウェアのみで処理する場合に較べて
遙かに短時間で処理を行うことができ、使用者が処理を
待つ時間を大幅に短縮できる。
て画素数の多いCCDの出力を処理することができ、コ
ンピュータのソフトウェアのみで処理する場合に較べて
遙かに短時間で処理を行うことができ、使用者が処理を
待つ時間を大幅に短縮できる。
【図1】第1の発明の実施例を示すブロック図である。
【図2】信号処理回路の実施例を示すブロック図であ
る。
る。
【図3】第2の発明の実施例を示すブロック図である。
【図4】撮像画面の分割処理を説明する説明図である。
【図5】上記分割処理のためのアドレスの制御方法を示
すグラフである。
すグラフである。
【図6】従来の電子カメラの信号処理回路を示すブロッ
ク図である。
ク図である。
5 標準信号処理回路 24 画像処理装置 30 メモリ 32 信号処理回路 33 メモリ 35 制御回路 36 画素メモリ 37 画素メモリ 41 画像処理装置
Claims (2)
- 【請求項1】 入力画像データが走査線に沿って画素毎
に順次書き込まれるメモリと、 上記メモリに書き込まれた画像データを垂直方向に複数
の画素づつ順次に走査線方向に読み出し、この読み出し
を走査線ずつずらせながら行う制御手段と、 上記メモリから読み出された画像データから複数個の同
じ画素の画像データを同時に出力する遅延手段と、 上記遅延手段から得られる上記複数個の同じ画素の画像
データに基づいて所定の信号処理を行う信号処理回路と
を具備する画像処理装置。 - 【請求項2】 電子カメラから得られる画像データが書
き込まれる第1のメモリと、 上記第1のメモリから読み出された画像データに所定の
処理を行う信号処理回路と、 上記信号処理回路で処理された信号が書き込まれる第2
のメモリと、 上記電子カメラの撮像画面を複数のブロックに分割し、
その1つのブロックを選択してそのブロック内における
画像データの信号処理が行われるように上記第1、第2
のメモリ及び信号処理回路を制御する制御手段とを具備
する画像処理装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19658892A JP3513165B2 (ja) | 1992-06-30 | 1992-06-30 | 画像処理装置 |
EP93305079A EP0577392B1 (en) | 1992-06-30 | 1993-06-29 | High definition image processing apparatus using standard signal processor |
DE69321042T DE69321042T2 (de) | 1992-06-30 | 1993-06-29 | Bildverarbeitungsschaltung mit hoher Auflösung unter Benutzung einer Standardsignalverarbeitungsschaltung |
US08/671,079 US5627603A (en) | 1992-06-30 | 1996-06-27 | Image processing apparatus utilizing a conventional signal processor to process high-definition electronic camera signals |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19658892A JP3513165B2 (ja) | 1992-06-30 | 1992-06-30 | 画像処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0622197A true JPH0622197A (ja) | 1994-01-28 |
JP3513165B2 JP3513165B2 (ja) | 2004-03-31 |
Family
ID=16360240
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19658892A Expired - Fee Related JP3513165B2 (ja) | 1992-06-30 | 1992-06-30 | 画像処理装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5627603A (ja) |
EP (1) | EP0577392B1 (ja) |
JP (1) | JP3513165B2 (ja) |
DE (1) | DE69321042T2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3527259B2 (ja) * | 1993-04-12 | 2004-05-17 | 松下電器産業株式会社 | 映像信号処理装置及び処理方法 |
JP3096618B2 (ja) * | 1995-08-10 | 2000-10-10 | 三洋電機株式会社 | 撮像装置 |
US6563534B1 (en) * | 1997-03-27 | 2003-05-13 | Hitachi Denshi Kabushiki Kaisha | High definition television camera apparatus for correcting a characteristic value of a video signal |
US6285398B1 (en) | 1997-11-17 | 2001-09-04 | Sony Corporation | Charge-coupled device video camera with raw data format output and software implemented camera signal processing |
US6353458B1 (en) * | 1998-01-23 | 2002-03-05 | Eastman Kodak Company | Camera with non-emissive electronic display having field-driven solid phase particles |
WO2002019695A1 (fr) * | 2000-08-29 | 2002-03-07 | Seiko Epson Corporation | Lecteur d'images |
CN1295634C (zh) * | 2001-05-11 | 2007-01-17 | 皇家菲利浦电子有限公司 | 并行数据处理装置及包含这种装置的照相机系统 |
US7315406B2 (en) * | 2002-06-27 | 2008-01-01 | Transpacific Ip, Ltd. | Scanning circuit structure |
US8243004B2 (en) | 2003-03-10 | 2012-08-14 | Fergason Patent Properties, Llc | Apparatus and method for preparing, storing, transmitting and displaying images |
JP3861888B2 (ja) * | 2003-09-19 | 2006-12-27 | セイコーエプソン株式会社 | 映像記録方法、映像記録装置、映像記録媒体、映像表示方法、及び映像表示装置 |
US7755669B2 (en) * | 2003-11-28 | 2010-07-13 | Canon Kabushiki Kaisha | Image capture apparatus and image capture method in which an image is processed by a plurality of image processing devices |
JP2005182499A (ja) * | 2003-12-19 | 2005-07-07 | Matsushita Electric Ind Co Ltd | 並列演算装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2513185B2 (ja) * | 1986-07-24 | 1996-07-03 | ソニー株式会社 | 映像信号処理装置 |
FR2617361A1 (fr) * | 1987-06-26 | 1988-12-30 | Eduvision Sa | Procede de stockage d'images de haute definition sur video-disque, codeur et decodeur pour la mise en oeuvre dudit procede |
JP2959773B2 (ja) * | 1989-04-20 | 1999-10-06 | オリンパス光学工業株式会社 | 電子スチルカメラ |
JPH03227179A (ja) * | 1990-01-31 | 1991-10-08 | Sony Corp | 画像データ処理装置 |
DE4008634A1 (de) * | 1990-03-17 | 1991-09-19 | Bosch Gmbh Robert | Digitaler speicher fuer videosignale |
JPH044675A (ja) * | 1990-04-23 | 1992-01-09 | Canon Inc | 電子カメラ |
US5077810A (en) * | 1990-07-19 | 1991-12-31 | Eastman Kodak Company | Distributed digital signal processing system using standard resolution processors for a high resolution sensor |
JP2876258B2 (ja) * | 1991-01-23 | 1999-03-31 | 株式会社リコー | デジタル電子スチルカメラ |
US5343243A (en) * | 1992-01-07 | 1994-08-30 | Ricoh Company, Ltd. | Digital video camera |
-
1992
- 1992-06-30 JP JP19658892A patent/JP3513165B2/ja not_active Expired - Fee Related
-
1993
- 1993-06-29 EP EP93305079A patent/EP0577392B1/en not_active Expired - Lifetime
- 1993-06-29 DE DE69321042T patent/DE69321042T2/de not_active Expired - Fee Related
-
1996
- 1996-06-27 US US08/671,079 patent/US5627603A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP0577392A2 (en) | 1994-01-05 |
DE69321042D1 (de) | 1998-10-22 |
JP3513165B2 (ja) | 2004-03-31 |
EP0577392A3 (ja) | 1994-02-23 |
EP0577392B1 (en) | 1998-09-16 |
US5627603A (en) | 1997-05-06 |
DE69321042T2 (de) | 1999-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5444483A (en) | Digital electronic camera apparatus for recording still video images and motion video images | |
US5450129A (en) | Image processing apparatus for converting different television standard signals | |
JPS63109670A (ja) | 画像変換メモリ装置 | |
JP3513165B2 (ja) | 画像処理装置 | |
KR980013377A (ko) | 영상신호 변환장치와 델레비젼신호처리장치 | |
GB2263374A (en) | Television standards converter | |
US6480230B1 (en) | Image processing of video signal for display | |
JP2584138B2 (ja) | テレビジョン方式変換装置 | |
JP3154190B2 (ja) | 汎用走査周期変換装置 | |
JP2004260265A (ja) | 画素の折り返し機能を有する画素抽出回路、および撮像装置 | |
JPH08317295A (ja) | デジタル画像記録装置およびデジタル画像再生装置 | |
US6266101B1 (en) | Y/C separator | |
JP3180624B2 (ja) | テレビジョンカメラ装置 | |
KR20020002267A (ko) | 화상 처리 장치, 화상 처리 방법, 및 신호 전환 출력 장치 | |
JP2809738B2 (ja) | 映像信号変換装置 | |
KR960015134B1 (ko) | 고화질 티브이의 부화면 영상 처리장치 | |
JPH06131248A (ja) | 記憶データ読出制御装置 | |
JP2874971B2 (ja) | テレビジョン信号のライン補間回路 | |
JP2561597B2 (ja) | ビデオ信号取り込み方法 | |
JPH071888Y2 (ja) | 記録再生装置 | |
JP3636208B2 (ja) | カメラ | |
JP4109328B2 (ja) | ビデオ信号符号化装置 | |
JPH1066095A (ja) | ノンインターレース/インターレース変換方法および画像入力装置 | |
JPH0522680A (ja) | 画像処理装置 | |
JPH07162874A (ja) | 単板式高感度カラーカメラ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040109 |
|
LAPS | Cancellation because of no payment of annual fees |