KR20030029103A - 병렬 데이터 프로세싱을 위한 장치 및 이러한 장치를포함하는 카메라 시스템 - Google Patents

병렬 데이터 프로세싱을 위한 장치 및 이러한 장치를포함하는 카메라 시스템 Download PDF

Info

Publication number
KR20030029103A
KR20030029103A KR10-2003-7000362A KR20037000362A KR20030029103A KR 20030029103 A KR20030029103 A KR 20030029103A KR 20037000362 A KR20037000362 A KR 20037000362A KR 20030029103 A KR20030029103 A KR 20030029103A
Authority
KR
South Korea
Prior art keywords
data
processor
port
data port
processing
Prior art date
Application number
KR10-2003-7000362A
Other languages
English (en)
Inventor
세바트레오나르두스에이치엠
니에센코넬리스
Original Assignee
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Publication of KR20030029103A publication Critical patent/KR20030029103A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
    • G06F15/8023—Two dimensional arrays, e.g. mesh, torus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof

Abstract

본 발명은 병렬 데이터 프로세싱 데이터를 위한 장치 및 이러한 장치를 포함하는 카메라 시스템에 관한 것이다. 카메라 시스템(1)은 센서 행렬(2), 데이터 컨버터(3), DSP(4), 중앙 제어기(4), 데이터 버퍼(7) 및 프로세서들(12)로 구성되는 프로세서 행렬(11)을 포함한다. 센서 행렬(2)은 부수적 전자기 방사선을 픽셀 신호로 변환한다. 데이터 컨버터(3)는 픽셀 신호를 데이터로 변환한다. 화살표(6) 및 (8)은 픽셀 신호 및 데이터의 전송을 도시한다. 데이터 버퍼(7)는 부(7A)와 부(7B)로 물리적으로 분할되고, I/O 레지스터(9)와 메모리 뱅크(10)로 기능적으로 분할된다. 중앙 제어기(5)는 서로 다른 작업을 대등하게 결합한다(co-ordinate). 프로세서(12)는 접속부(15)에 의해 전기적으로 도전되는 방식으로 상호 연결되는 입력 및 출력을 가지는 데이터 포트(13) 및 추가적인 데이터 포트(14)를 구비한다. 프로세서(12)는 상호 엇갈리는 행(16) 및 열(17)로 배열된다. 이는 모든 접속부(15)적으로 만든다. 연결의 양에 기인하여, 이는 표면 영역을 감소시킨다.

Description

병렬 데이터 프로세싱을 위한 장치 및 이러한 장치를 포함하는 카메라 시스템{DEVICE FOR PARALLEL DATA PROCESSING, AND CAMERA SYSTEM COMPRISING SUCH A DEVICE}
병렬 데이터 프로세싱을 위한 장치는 일반적으로 알려져 있다. 집적 회로로 이러한 장치를 형성하는 것 또한 일반적으로 알려져 있다. 이들은 디지털 신호 프로세서(DSP)로 알려져 있다. DSP의 애플리케이션 분야는 고체 영상 센서에 의해 획득되는 영상 데이터를 프로세싱하고 업데이트하는 분야이다.
이러한 애플리케이션에서, DSP는 라이트 영상을 아날로그 신호로 변환하는 고체 영상 센서에 밝은 영상을 생성하기 위한 렌즈와, 아날로그 전기 신호를 디지털 형태의 영상 신호로 변환하기 위한 컨버터 그리고 데이터를 추가적으로 프로세싱하기 위한 그 중에서 특히, 예를 들면, 모니터 상의 이러한 데이터에 의해 생성되는 영상의 품질을 향상시키기 위한 상기 DSP가 제공되는 카메라 시스템에 통합된다.
위에서 설명되는 카메라 시스템은 가령, CCTV(closed-circuit television) 시스템, 웹캠(webcams), 비디오 컨퍼런스 시스템, DSC(digital still camera) 및 가령, 텔레비전 스튜디오에서 사용되는 전문가 레코딩 시스템에서 사용된다.
위에서 언급된 고체 영상 센서는 감광(photosensitive) 요소의 행(영상 라인) 및 열로 형성되는 센서 행렬로 주로 이루어진다. 이러한 구조에서, 입사 광원(incident light) 영상은 픽셀로 나뉘어진다. 입사 광원 영상은 픽셀 당 감광 요소에 의해 전기 신호(픽셀 신호)로 변환된다. 그래서, 결합된 모든 픽셀 신호는 완전한 광원 영상의 정보를 포함한다. 추가적인 프로세싱을 위하여, 픽셀 신호는 디지털 데이터로 변환된다. 그래서, 결합된 모든 데이터는 완전한 광원 영상의 정보를 포함하나 이제는 디지털 형태이다.
통상적으로, 고체 영상 센서는 전하-결합 소자(CCD) IC 기술 또는 상보성 금속 산화물 반도체(CMOS) IC 기술로 실현된다. 양 경우에, 픽셀 신호는 전기 전하 패킷으로 구성된다. 컬러 정보를 촬상하기(picking up) 위하여, 센서 행렬에서 분리된 감광 요소에 예를 들면, 다른 패턴으로 레드, 그린 및 블루 컬러 필터가 제공된다.
통례적인 판독 방법으로, 감광 요소로부터의 픽셀 신호는 센서 행렬에서 행씩(또는 영상 라인씩) 변환된다. 그 추가적인 프로세싱 이전에 라인 메모리에 이러한 데이터를 임시적으로 저장하는 것이 공통적 관례다. 이러한 라인 메모리 또는데이터 버퍼는 적어도 하나의 영상 라인으로부터 비롯하는 데이터를 위한 공간을 가진다.
영상 데이터가 디스플레이 하기 적합한 포맷으로 변환되기 이전에, 가령 서로 다른 픽셀로부터 입력되는 컬러 정보를 결합하기 위하여 데이터를 프로세싱 하는 것이 일반적으로 필요하다. 이러한 목적을 위해 요구되는 장치에서, 픽셀 하나 당 연관되는 데이터 및 센서 행렬 내의 둘러싸는 픽셀의 데이터가 사용된다. 이러한 경우에, 동일한 연산이 서로 다른 픽셀로부터 비롯하는 데이터에 다수 회 수행된다. 그래서, 병렬 데이터 프로세싱 가령 DSP를 위한 장치의 도움으로 이러한 동일한 연산을 병렬로 수행하는 것이 명백하다. 사실상, 동일한 품질의 데이터를 프로세싱하기 위한 DSP가 다른 데이터 프로세싱 장치에 비해 더 적은 시간을 요구하고, 더 적은 전력을 소모하는 이러한 애플리케이션 분야에서의 이로운 점이 일반적으로 인지되어 있다.
DSP는 복수 개의 프로세서 및 데이터 또는 여전히 프로세싱될 또는 이미 프로세싱된 데이터의 임시 저장을 위한 또는 둘 모두를 위한 데이터 버퍼를 포함한다. DSP의 프로세서 및 데이터 버퍼는 데이터를 입력하고 출력하기 위한 데이터 포트를 구비한다.
서로에 관한 그리고 집적 회로 상의 데이터 버퍼에 관한 프로세서의 위치를 정하는 것이 DSP의 설계에서의 심각한 문제점이다. 상호의 위치는 서로 다른 프로세서의 데이터 포트간의 연결의 라우팅 및 프로세서의 데이터 포트와 데이터 버퍼의 데이터 포트 사이의 연결에 큰 영향을 끼친다. 프로세싱 데이터의 병렬성에 기인하여, 많은 연결이 요구된다. 결과적으로, 집적 회로가 실리콘 상에 요구하는 표면 영역은 이러한 연결에 의해 주로 정해진다.
발명의 개요
본 발명의 목적은 병렬 데이터 프로세싱을 위한 장치를 제공하는 것이며, 여기서 프로세서는 최소의 표면 영역을 가져오는 방식으로 서로에 관해 그리고 데이터 버퍼에 관해 위치가 정해진다.
이 목적을 위하여, 병렬 데이터 프로세싱을 위한 장치는 행 및 열로 배열되는 적어도 하나의 프로세서 행렬을 포함하며, 행은 비스듬하고, 각 프로세서는 적어도 하나의 데이터 포트를 구비하며, 프로세서 중 하나의 프로세서의 데이터 포트 중 적어도 하나는 다른 프로세서 중 적어도 하나의 데이터 포트 중 적어도 하나에 실질적으로 직선인 접속부에 의해 연결되게 특징지어진다.
실질적으로 직선인 접속부는, 직선이면서 작은 꼬임 또는 구부림을 가질 수 있는 연결을 의미하는 것으로 이해된다.
프로세서의 비스듬함은 프로세서의 각 행이 프로세서의 이전의 행에 대해 행쪽으로 옮겨지는(displaced) 것을 의미한다. 각 행에 대한 변위(displacement)는 동일한 방향으로 초래된다.
이러한 방법으로 프로세서를 배치함으로써 실질적으로 직선인 접속부이 한 프로세서의 데이터 포트로부터 다른 프로세서의 데이터 포트로 설립될 수 있다. 실질적으로 직선인 접속부는 또한 최소의 표면 영역을 점유하는 가능한 한 최단의 연결이다. 이는 요구되는 표면 영역의 상당한 절약을 가져온다.
본 발명에 따른 장치는 연결이 실질적으로 직선일뿐만 아니라 요구되는 표면의 추가적인 절약이 달성되도록 서로 가능한 한 가까이 위치되기도 한다는 추가적인 이로운 점을 가진다.
더 작은 표면 영역을 가지는 집적 회로를 선택하는 것을 대신하여, 다른 선택은 가령, 더 큰 개개의 프로세서의 더 큰 기능적 동작에 의한 장치의 기능적 동작의 향상일 수 있다. 이는 하나의 그리고 동일한 표면 영역에 더 향상되는 영상 프로세싱 알고리즘을 구현하는 가능성을 제공한다.
본 발명은 인쇄 회로 기판, PCB 상에서 사용하기도 적합하며, 여기서 프로세서는 PCB 상에 분리된 집적 회로로 배치되고, 연결은 PCB 상에 금속 트랙으로 이루어진다.
장치의 실시예는 추가적인 데이터 포트를 구비하는 데이터 버퍼를 포함하되, 프로세서의 데이터 포트 중 적어도 하나는 데이터 버퍼의 추가적인 데이터 포트 중 적어도 하나에 실질적으로 직선인 접속부에 의해 연결된다. 이러한 실시예는 요구되는 표면 영역의 추가적인 절약이 프로세서의 데이터 포트와 데이터 버퍼의 추가적인 데이터 포트 사이의 실질적으로 직선인 접속부를 설립함으로써도 달성된다는 이로운 점을 가진다.
본 발명에 따른 장치의 실시예는 프로세서 중 적어도 하나의 데이터 포트가 적어도 하나의 1차적 데이터 포트 및 적어도 하나의 2차적 데이터 포트를 구비하며, 적어도 하나의 2차적 데이터 포트는 다른 프로세서의 1차적 데이터 포트에 실질적으로 직선인 접속부에 의해 연결되게 특징지어진다. 이러한 실시예는 1차적 데이터 포트에 의해 다른 프로세서에 제공되는 동일한 데이터가 2차적 데이터 포트에 의해 프로세서 중 적어도 하나에 제공될 때, 복수의 데이터 포트를 서로 연결하고 데이터 버퍼의 추가적인 데이터 포트 중 적어도 하나에 연결하는데 단지 하나의 연결이 요구된다는 이로운 점을 가지게 특징지어진다.
본 발명에 따른 장치의 실시예는 프로세서 중 적어도 하나의 프로세서의 1차적 데이터 포트가 데이터 버퍼로부터 데이터를 수신하기 위한 적어도 하나의 1차적 입력 데이터 포트를 포함하고, 2차적 데이터 포트가 데이터 버퍼로부터 데이터를 수신하기 위한 적어도 하나의 2차적 입력 데이터 포트를 포함하며, 데이터 포트가 데이터를 데이터 버퍼에 전송하기 위한 적어도 하나의 출력 데이터 포트를 포함하게 특징지어진다. 본 실시예는 프로세서의 1차적 입력 데이터 포트간의 연결과, 프로세서의 2차적 데이터 포트와 데이터 버퍼의 추가적 데이터 포트 사이 그리고 출력 데이터 포트와 데이터 버퍼의 추가적 데이터 포트 사이의 연결이 실질적으로 직선이라는 이로운 점을 가지게 특징지어진다.
본 발명에 따른 장치의 실시예는 일련의 데이터 요소로 구성되는 데이터를 프로세싱하는데 적응되며, 각 데이터 프로세서는 일련의 데이터 요소로부터 적어도 하나의 데이터 요소를 프로세싱하는데 적응되고, 각 프로세서의 1차적 입력 데이터 포트는 다른 프로세서의 2차적 입력 데이터 포트에 연결되게 특징지어 진다. 본 실시예는 하나의 영상 라인으로부터 나오는 데이터를 프로세싱하기 아주 적합하며, 여기서 프로세서는 하나의 픽셀, 1차적 입력 데이터 포트에서 나오는 데이터 요소뿐만 아니라 적어도 하나의 다른 픽셀, 적어도 하나의 2차적 입력 데이터 포트로부터 입력되는 동일한 영상 라인으로부터의 다른 데이터 요소도 프로세싱한다.
본 발명에 따른 장치의 실시예는 각 프로세서의 2차적 입력 데이터 포트가 제 1의 2차적 입력 데이터 포트 및 제 2의 2차적 입력 데이터 포트를 포함하며, 각 1차적 입력 데이터 포트는 데이터 버퍼의 추가적인 데이터 포트로부터 프로세싱하기 위하여 일련의 데이터 요소로부터 데이터 요소를 수신하고, 일련의 데이터 요소에서 데이터 요소를 선행하는 데이터 요소를 프로세싱하는 프로세서의 제 2의 2차적 입력 데이터 포트에 연결되고, 일련의 데이터 요소에서 데이터 요소를 뒤따르는 데이터 요소를 프로세싱하는 프로세서의 제 1의 2차적 입력 데이터 포트에도 연결되게 특징지어진다. 본 실시예는 하나의 영상 라인으로부터 나오는 데이터를 프로세싱하기 매우 적합하며, 여기서 프로세서는 1차적 입력 데이터 포트로 입력되는 한 픽셀의 데이터뿐만 아니라 영상 라인에서 인접 픽셀의 데이터 -그 데이터는 상대적인 2차적 입력 데이터 포트에서 나옴- 도 요구한다. 2차적 입력 데이터 포트 또는 서로 다른 프로세서의 데이터 포트로부터 데이터 버퍼의 추가적인 데이터 포트 -그로부터 한 픽셀의 데이터가 전송됨- 로의 연결은 또한 데이터 버퍼의 1차적 입력 데이터 포트와 동일의 추가적인 데이터 포트 사이에서 가능한 만큼 많은 동일한 연결이다.
본 발명에 따른 장치의 실시예는 데이터 버퍼가 두 개의 물리적으로 분할된 부분으로 나뉘어지고, 그것의 제 1부는 프로세서 행렬에서 프로세서의 제 1 행에 근접하게 위치되고, 제 2부는 프로세서 행렬에서 프로세서의 마지막 행에 근접하게위치되게 특징지어진다. 본 실시예는 연결을 위해 요구되는 표면 영역이 더 최소화될 수 있다는 이로운 점을 가진다.
본 발명의 목적은 또한 입사 전자기 광선을 픽셀 신호로 변환하기 위한 행 및 열로 형성되는 센서 행렬과, 픽셀 신호를 데이터로 변환하기 위한 수단 및 병렬 데이터 프로세싱을 위한 장치를 포함하는 카메라 시스템을 제공하는 것이다.
본 발명에 따른 카메라 시스템은 병렬 영상 데이터 프로세싱을 위한 장치를 실현하는데 요구되는 상대적으로 작은 표면 영역에 기인하여 전체 카메라 시스템이 단일 집적 회로로 실현될 수 있다는 이로운 점을 가진다. 그러나, 그것이 레코딩된 영상 데이터를 처리하기 위한 그리고 영상 데이터의 품질을 향상시키기 위한 강력한 기능을 하나의 집적 회로에 포함할 수 있다. 예를 들면, 실시간 비디오 및 향상된 컴퓨터 비전 알고리즘의 구현은 이에 따라 가능하다. 그래서, 이러한 기능이 더 낮은 비용으로 실현될 수 있다. 이는 소비자 시장을 위한 생산품에 가령, 비디오 컨퍼런싱 설비 또는 자동 장면 해석 기능을 제공한다.
본 발명에 따른 카메라 시스템의 일 실시예에서, 센서 행렬은 컬러 필터 어레이를 포함하고, 각 프로세서는 센서 행렬의 복수 개의 열로부터 나오는 데이터를 프로세싱하는데 적응되며, 데이터는 컬러 필터 어레이의 서로 다른 컬러에 대한 컬러 정보를 포함한다. 센서 행렬의 각 감광(photosensitive) 요소는 가령 컬러 레드, 그린 또는 블루 중 하나를 위한 컬러 필터를 포함한다. 그러므로, 각 감광 요소는 상기 컬러 중 하나에 민감할 것이다. 각 프로세서는 센서 행렬의 복수 개의 열로부터 나오는 데이터를 프로세싱하도록 구성되며, 데이터는 레드, 그린 및 블루를 포함하는 집합의 서로 다른 컬러의 컬러 정보를 포함한다. 이는 각 픽셀이 세 개의 컬러 성분 레드, 그린 또는 블루 모두를 분리하여 레코딩하지 않고 컬러 정보가 레코딩된다는 이로운 점을 가진다. 병렬 데이터 프로세싱을 위한 장치는 픽셀 당 손실 컬러 정보를 계산한다.
본 발명의 이러한 측면들 및 다른 측면들은 본 명세서에서 후술되는 실시예를 참조하여 명백해질 것이다.
본 발명은 병렬 데이터 프로세싱을 위한 장치에 관한 것이다.
본 발명은 또한 병렬 데이터 프로세싱을 위한 이러한 장치를 포함하는 카메라 시스템에 관한 것이다.
도 1은 본 발명에 따른 카메라 시스템의 실시예를 도시한다.
도 2는 본 발명의 카메라 시스템의 실시예에 사용되는 컬러 필터 어레이를 도시한다.
도 3은 본 발명에 따른 병렬 데이터 프로세싱을 위한 장치 내의 프로세서의 행렬의 실시예를 도시한다.
도 4는 본 발명에 따른 병렬 데이터 프로세싱을 위한 장치 내의 프로세서의 행렬의 다른 실시예를 도시한다.
도 5는 본 발명에 따른 병렬 데이터 프로세싱을 위한 장치 내의 프로세서의 행렬의 다른 실시예를 도시한다.
도 6a는 본 발명에 따른 카메라 시스템부의 다른 실시예를 도시한다.
도 6b는 본 발명에 따른 카메라 시스템부의 다른 실시예를 도시한다.
도면에서, 동일한 구성요소는 동일한 참조 부호에 의해 표시되어 있다.
도 1의 카메라 시스템(1)은 센서 행렬(2)과, 픽셀 신호를 데이터로 변환하기 위한 수단인 데이터 컨버터(3)와, 병렬 데이터 프로세싱을 위한 장치인 DSP(4) 및 서로 다른 구성요소의 작업을 조정하기 위한 중앙 제어기(5)를 포함한다. 전체 카메라 시스템(1)은 바람직하게는 CMOS 기술로 실현되며, 여기서 모든 구성요소는 하나의 집적 회로에 실현된다. 다른 실시예에서, 서로 다른 구성요소들은 적어도 두 개의 분리된 집적 회로 상에 구현된다. 이는 센서 행렬(2)이 CMOS 및 CCD 양 기술로 실현될 수 있다는 이로운 점을 가진다.
센서 행렬(2)은 감광 요소의 행, 영상 라인, 및 열로 형성된다. 이러한 구조에 기인하여, 입사 광원 영상은 픽셀로 분리된다. 입사 광원 영상은 감광 요소에 의해 픽셀 당 변환되어 픽셀 신호로 된다. 데이터 컨버터(3)는 적어도 하나의 A/D 컨버터를 포함한다. 하나의 동일한 영상 라인으로부터의 픽셀 신호를 동시에 데이터로 변환하는 것이 권해진다. 복수 개의 A/D 컨버터가 본 목적을 위해 필요하나, 요구사항은 특히 변환 속도에 관하여는 별로 엄격하지 않고 화살표(6)는 센서 행렬(2)로부터 데이터 컨버터(3)로의 픽셀 신호에 의해 덮힌 경로를 표시한다.
데이터는 데이터 컨버터(3)로부터 DSP(4)로 전송된다. 화살표(8)는 데이터 컨버터(3)로부터 DSP(4)로의 데이터에 의해 덮히는 그리고 추가적으로 DSP(4) 내에 있는 경로를 나타낸다. 상기 실시예에서, DSP(4)는 입력/출력 레지스터인 I/O 레지스터(9)와 메모리 뱅크(10)로 더 기능적으로 세분되는 데이터 버퍼(7)를 포함한다. DSP는 프로세서의 행렬인 프로세서 행렬(11)도 포함하고, 개개의 프로세서(12)를추가로 포함한다. 마지막으로, 중앙 제어기(5)는 도시되는 실시예에서 DSP(4)에 통합된다.
DSP(4) 내에서, 데이터 컨버터(6)로부터 나오는 데이터는 데이터 버퍼(7)에 전송된다. 이러한 데이터 전송은 화살표(8)에 의해 표시되어 있다. 도시되는 실시예에서, 데이터 버퍼(7)는 두 개의 물리적으로 분리된 부분으로 구성되며, 도면에서, 7a 및 7b 각각에 의해 도시된다. 이는 아래에서 더 설명될 유리한 점을 제공한다. 게다가, 도시되는 실시예에서, 데이터 버퍼(7)의 각 부분 7a 및 7b는 두 개의 기능적으로 서로 다른 부분, I/O 레지스터(9)와 메모리 뱅크(10)로 분할된다. I/O 레지스터(9)는 여전히 프로세싱될 그리고 이미 프로세싱된 데이터를 저장하기 위하여 사용된다. 메모리 뱅크(10)는 중간 결과를 저장하기 위하여 사용된다.
프로세서 행렬(11) 내의 프로세서(12)는 데이터 포트(13)를 구비한다. 데이터 버퍼(7)는 추가적인 데이터 포트(14)를 구비한다. 데이터 포트(13)는 프로세서(12)가 가령 데이터 버퍼(7)로부터 입력되는 데이터를 수신하는 입력 및 프로세서(12)가 출력되는 데이터를 송신하는 출력이라는 것이 이해된다. 추가적인 데이터 포트(14)는 데이터 버퍼(7)가 가령 프로세서(12)로부터 입력되는 데이터를 수신하는 입력 및 데이터 버퍼(7)가 가령 프로세서(12)에 출력되는 데이터를 전송하는 출력이라는 것이 이해된다.
집적 회로는 서로 다른 레벨에서 설계된다. 가능한 분류는 기능적 레벨 및 레이아웃 레벨을 포함한다. 기능적 레벨에서, 집적 회로의 서로 다른 부분은 기능적 블록, 특히 이러한 DSP의 경우에 프로세서(12) 및 데이터 블록(7)과 그것들의상호 관계로 나뉘어진다. 레이아웃 레벨에서, 라이브러리 셀로 구현되는 서로 다른 기능적 블록은 그 후 위치가 정해지고 접속부에 의해 상호 연결된다.
접속부(15)는 집적 회로의 제조 동안에 통상적 IC 기술의 방식으로 배치되는 전기적으로 전도하는 물질의 적어도 하나의 본질적으로 사각형인 스트립(strip)을 포함하고, 집적 회로의 적어도 두 개의 부분은 전기적으로 전도하는 방식으로 함께 연결된다는 것을 보증한다. 데이터 포트(13) 또는 추가적인 데이터 포트(14)는 집적 회로의 일부, 가령, 데이터 버퍼(7)나 프로세서(12)가 접속부와 전기적으로 전도하는 콘택트를 확립하는 위치이다.
접속부(15)는 위에서 설명된 것과 같은 복수 개의 접속부의 집합이며, IC 기술로 통상 사용되는 방법에 의해 전기적으로 전도하는 방식으로 상호 접촉된다는 것 또한 이해된다.
도시되는 실시예에서, 접속부는 복수 개의 비트를 포함하는 데이터를 병렬로 전송하고, 각 접속부(15)는 위에서 설명되는 복수 개의 병치되는 스트립을 결과적으로 포함하며, 매번 동일한 데이터 포트와 전기적으로 전도하는 콘택트를 확립하도록 의도된다.
기능적 레벨에서 동일한 집적 회로는 라이브러리 셀이 실질적으로 서로 다른 방식으로 서로에 대해 위치가 정해지기 때문에 레이아웃 레벨에서 상호 큰 차이를 가질 것이다. 이는 또한 본질적으로 서로 다른 방식으로 놓인 접속부(15)를 가져온다.
서로에 대해 그리고 데이터 버퍼(7)에 대해 프로세서(12)의 위치를 정하는것이 레이아웃 레벨에서의 DSP(4)의 설계에서의 심각한 문제점이다. 상호적인 위치지정은 서로 다른 프로세서(12)의 데이터 포트(13) 간의 접속부(15) 및 데이터 버퍼(7)의 데이터 포트(13)와 추가적인 데이터 포트(14) 사이의 접속부(15)의 라우팅에 큰 영향을 끼친다. 프로세싱 데이터의 병렬성에 기인하여, 다수의 접속부(15)가 요구된다. 결과적으로, 집적 회로가 실리콘 상에 요구하는 표면 영역은 이들에 의해 주로 정해진다.
본 발명에 따르면, 프로세서(12)는 최소의 표면 영역을 결과로 가져오는 방식으로 서로에 대하여 그리고 데이터 버퍼(7)에 대하여 위치가 정해진다. 도 1에 도시되는 실시예는 DSP의 레이아웃에서 이것이 어떻게 달성되는지 도시한다.
먼저, 프로세서 행렬(11)에서의 프로세서(12)는 행(16) 및 열(17)로 배열되고, 행(16)은 비스듬하며 프로세서(12)는 적어도 하나의 데이터 포트(13)를 구비한다. 데이터 버퍼(7)에는 추가적인 데이터 포트(14)도 제공된다. 게다가, 프로세서(12)의 데이터 포트(13)는 데이터 버퍼(7)의 적어도 하나의 추가적인 데이터 포트(14)에 실질적으로 직선인 접속부(15)에 의해 연결된다.
프로세서의 각 행(16)에서의 프로세서(12)의 비스듬한 구성은 프로세서의 이전 행에 대해 행 방향으로 옮겨진다. 변위(displacement)는 각 행(16)에 대하여 동일한 방향으로 실현된다.
이러한 방법으로 프로세서(12)를 배치함으로써, 실질적으로 직선인 접속부가 하나의 프로세서의 데이터 포트(13)로부터 다른 프로세서의 데이터 포트로 또는 데이터 포트로부터 다른 데이터 포트(14)로 설립될 수 있다. 실질적으로 직선접속부(15)는 또한 최소의 표면 영역을 차지하는 가능한 한 최단의 연결이다. 그 때, 표면 영역의 현저한 절약이 달성된다.
추가적인 이로운 점은 도면에서 도시되는 접속부(15)가 실질적으로 직선 방식으로 뿐만 아니라 서로 가능한 한 가깝게 위치 지정되어서, 요구되는 표면 영역의 추가적인 절약이 달성된다는 것이다.
가능한 한 가까이 함께 연결하고 따라서 표면 영역을 절약할 추가적인 가능성은 데이터 버퍼(7)를 두 개의 물리적으로 분리된 부분으로, 프로세서 행렬(11)에서 데이터 프로세서(12)의 제 1 행에 근접하게 위치 지정되는 데이터 버퍼의 제 1 부분(7a)과 프로세서 행렬(11)에서 데이터 프로세서의 마지막 행에 근접하게 위치 지정되는 데이터 버퍼의 제 2 부분(7b)의 형태로 분리되는 것이다.
위에서 설명되는 데이터 버퍼(7)의 분할로부터 궁극적으로 이익을 얻기 위하여, 접속부(15)는 데이터 버퍼의 제 1 부분(7a)의 추가적인 데이터 포트(14)에 매번 연결되고, 인접하는 접속부(15)는 데이터 버퍼의 제 2 부분(7b)의 추가적 데이터 포트(14)에 연결된다.
더 작은 표면 영역을 가지는 집적 회로를 선택하는 것을 대신하여, 다른 선택은 장치의 기능적 동작, 예를 들면, 더 큰 개개의 프로세서(12)의 더 기능적인 동작을 향상시키는 데이터 버퍼(7)를 확장하는 것이다. 이는 동일한 표면 영역 상에 더 향상된 영상 프로세싱 알고리즘을 구현할 가능성을 제공한다.
위에서 설명되는 DSP(4)의 설계는 집적 회로에서 사용하기 적합할 뿐만 아니라 PCB 상에서 사용하기 적합하기도 하며, 여기서 프로세서(12)는 PCB 상에 분리된집적 회로로 배치되고 접속부(15)는 PCB 상에 전기적으로 전도하는 트랙으로 구성된다.
위에서 설명되는 DSP(4)를 구비하는 카메라 시스템(1)은 단일 집적 회로에 의해 실현될 수 있는 카메라 시스템이다. 이는 DSP(4)를 위해 요구되는 상대적으로 작은 표면 영역에 의해 가능해진다. 그러나, 카메라 시스템(1)은 하나의 집적 회로 에서 레코딩된 영상 데이터를 프로세싱하거나 영상 데이터의 품질를 향상시키기 위한 강력한 기능을 가진다. 예를 들면, 실시간 비디오 및 향상된 컴퓨터 비전 알고리즘의 구현이 이에 따라 가능할 것이다. 이러한 기능은 본 발명에 따른 카메라 시스템으로 더 작은 비용으로 실현될 수 있다. 이는 소비자 시장을 위한 생산품에 가령, 비디오 컨퍼런싱 설비 또는 자동 장면 해석 설비를 차례로 제공한다.
도 2는 컬러 필터 어레이(22)를 도시한다. 그것이 센서 행렬(2)에 놓여질 때, 각 감광 요소는 특정 컬러의 광을 수신해서 이러한 특정 컬러에 민감하게 된다. 도시되는 패턴은 센서 행렬로부터의 각 감광 레드(18), 그린(19) 또는 블루(20) 중 하나에 민감하게 된다는 것을 보증한다. 그래서, 센서 행렬에서의 행은 이러한 컬러 중 두 개의 정보를 포함한다. 센서 행렬은 매번 행씩 읽혀진다. DSP(4)는 프로세싱 동작 당 하나의 컬러를 프로세싱한다. 그러므로, 이러한 열들은 매번 두 개의 서로 다른 컬러에 대한 정보를 매번 포함하기 때문에 프로세서(12) 당 센서 행렬에서의 두 개의 병치(juxtaposed) 열로부터 나오는 데이터를 매번 프로세싱하는 것이 유리하다. 그 후, 320개의 프로세서(12)는 가령, 648개 픽셀의 480개 행 각각을 포함하는 VGA 영상을 라인-순차적(line-sequentially)으로 프로세싱하기 위해 요구된다.
센서 행렬(2)의 복수 개의 열이 하나의 프로세서(12)를 함께 공유하는 방식이 사용되는 컬러 필터 어레이(22)에 의존한다는 것이 명백할 것이다. 예를 들면, 컬러 필터 어레이(22)가 각 센서 행렬 행에 발생하는 것을 보증하는 경우에, 센서 행렬의 세 개의 열마다 하나의 프로세서(12)를 사용하는 것이 충분하다.
픽셀 신호의 행-순차적 프로세싱에 기인하여, 데이터 컨버터(3)에서 하나의 행으로부터의 픽셀 신호를 데이터로 동시에 변환하는 것이 유리하다. 복수 개의 A/D 컨버터가 이러한 목적으로 필요하지만, 요구사항은 특히 변환 속도(conversion rate)에 관해 덜 엄격하다. A/D 컨버터 당 더 낮은 변환 속도 때문에, 데이터로의 픽셀 신호의 변환은 상대적으로 작은 전력을 요구한다.
DSP(4)가 매 시간 프로세싱 연산 당 하나의 컬러를 프로세싱하고, 센서 행렬(2)의 각 행이 두 개의 컬러를 포함하기 때문에, 데이터 컨버터(3)에서 센서 행렬의 두 개의 열 당 하나의 A/D 컨버터를 사용하는 것이 충분하다. 이는 양 열로부터 나오는 픽셀 신호의 시간 변조를 사용함으로서 달성된다.
도 3은 프로세서 행렬(11)의 실시예를 도시한다. 본 실시예에서, 프로세서(12)는 복수 개의 데이터 포트(13)를 구비한다. 1차적 데이터 포트(13a) 및 2차적 데이터 포트(13b)는 데이터 포트 내에서 구분될 수 있다. 하나의 프로세서(12)의 1차적 데이터 포트(13a) 및 다른 프로세서의 2차적 데이터 포트(13b)는 실질적으로 직선 접속부(15)에 의해 상호 연결된다. 이는 이미 도 1을 참조하여 도시되는 바와 같이 프로세서 행렬(11)에서 프로세서(12)의 위치를 정하는 방식에 의해 달성된다. 본 실시예는 동일한 데이터가 하나의 프로세서(12)의 1차적 입력(13a) 및 다른 프로세서의 2차적 입력(13b) 모두에 송신되어야 할 때, 데이터 포트(13a) 와 데이터 포트(13b)를 상호 접속하고, 그것들을 데이터 버퍼(7)의 추가적인 데이터 포트(14) 중 하나에 연결하기 위해 단지 하나의 접속부(15)만 요구된다는 이점을 가진다. 데이터 버퍼(7)의 1차적 데이터 포트(13a)와 추가적인 데이터 포트(14) 사이의 접속부(15) 부분도 실질적으로 직선인 것이 이롭다.
도 4는 프로세서(12)가 복수 개의 데이터 포트(13)를 구비하는 프로세서 행렬(11)의 실시예를 도시한다. 이것들은 데이터 버퍼로부터 데이터를 수신하기 위한 1차적 입력 데이터 포트(13a)와, 역시 데이터 버퍼로부터 데이터를 수신하기 위한 2차적 입력 데이터 포트(13B1) 및 출력 데이터 포트(13A2)로 세분된다. 하나의 프로세서(12)의 1차적 입력 데이터 포트(13A1)는 실질적으로 직선 접속부(15)에 의해 다른 프로세서의 2차적 입력 데이터 포트(13B1) 및 데이터 버퍼(7)의 추가적 데이터 포트(14)에 연결된다. 접속부(15)에서 화살표는 데이터 전송의 방향을 나타낸다. 게다가, 출력 데이터 포트(13A2)는 접속부(15)에 의해 데이터 버퍼의 추가적인 데이터 포트(14)에 연결된다. 본 실시예는 프로세서의 1차적 입력 데이터 포트(13A1) 및 프로세서(12)의 2차적 입력 데이터 포트(13B1)와 데이터 버퍼(7)의 추가적인 데이터 포트(14)사이의 접속부(15) 그리고 데이터 버퍼(7)의 출력 데이터 포트(13A2)와 추가적 데이터 포트(14) 사이의 접속부(15)가 실질적으로 직선이라는 이로운 점을 가진다.
하나의 영상 라인으로부터 나오는 데이터를 프로세싱할 때, 각 프로세서(12)가 1차적 입력 데이터 포트(13A1)에서 입력되는 한 픽셀의 데이터뿐만 아니라 다른 픽셀의 데이터도 프로세싱할 필요가 종종 있다. 그 때, 후자의 데이터는 2차적 입력 데이터 포트(13B1)를 통해 들어온다. 이는 접속부(15)가 2차적 입력 데이터 포트(13B1) 및 1차적 입력 데이터 포트(13A1)를 데이터 버퍼의 추가적인 데이터 포트(14)에 연결될 때 달성된다. 도 4의 실시예는 프로세서 행렬(11)에서 프로세서(12)의 위치 지정에 기인하여 모든 접속부(15)가 실질적으로 직선이기 때문에 이 목적에 특히 적합하다.
도 5는 일련의 데이터 요소로 구성되는 데이터를 프로세싱하기에 매우 적합한 프로세서 행렬(11)의 실시예를 도시한다. 각 프로세서(12)는 데이터 버퍼(7)에 저장되는 일련의 데이터 요소로부터 하나의 데이터 요소(21)를 프로세싱한다. 프로세서(12)는 데이터 버퍼로부터 데이터를 수신하기 위한 1차적 입력 데이터 포트(13a)와 제 1의 2차적 입력 데이터 포트(13B2) 그리고 제 2의 2차적 입력 데이터 포트(13b3)로 세분되는 복수 개의 데이터 포트(13)를 구비한다. 각 1차적 입력 데이터 포트(13A1)는 데이터 요소(21) 가령, N을 데이터 버퍼(7)의 추가적인 데이터 포트(14)로부터 수신한다. 동일한 프로세서는 제 1의 2차적 입력 데이터 포트(13B2)에서 행에서 선행하는 데이터 요소 가령, N-1과 제 2의 2차적 입력 데이터 포트(13b3)에서의 행에서 후속하는 데이터 요소 가령, N+1도 수신한다. 이는 제 1 프로세서(12)의 1차적 입력 데이터 포트(13A1)를 실질적으로 직선 접속부(15)에 의해 제 2 프로세서의 제 1의 2차적 입력 데이터 포트(13B2)와 제 3 프로세서의 제 2의 2차적 입력 데이터 포트(13b3) 모두에 그리고 데이터 버퍼(7)의 추가적인 데이터 포트(14)에 연결함으로써 실현된다.
도 6a는 본 발명에 따른 카메라 시스템부의 추가적인 실시예를 도시한다. 본 실시예에서, DSP(4)는 하나의 프로세서 행렬(11)이 아니라 병치되는 두 개의 프로세서 행렬(11)을 포함한다. 물론, 두 개를 초과하는 프로세서 행렬을 병치하는 것도 가능하다. 본 실시예는 양 프로세서의 행렬(11)이 동일한 데이터에 대해 서로 다른 프로세서 연산을 수행할 수 있다는 이로운 점을 가진다. 이러한 프로세서(12) 중 두 개의 프로세서 -양 프로세서는 서로 다른 프로세서 행렬(11)에 놓여지나 프로세서 행렬에서 대응하는 위치에 놓여짐- 는 그 후 그 데이터 포트(13)에서 동일한 데이터를 수신한다. 다른 이로운 점은 하나의 프로세서 행렬(11)에서 프로세서(12)의 프로세싱 연산의 결과가 프로세서 행렬(11) 중 다른 프로세서 행렬에서 프로세서(12)의 연산 결과와 교환될 수 있다는 것이다.
도 6b는 본 발명에 따른 카메라 시스템부의 다른 실시예를 도시한다. 본 실시예에서, DSP(4)는 하나의 프로세서 행렬(11)이 아니라 병치되는 두 개의 프로세서 행렬(11)을 포함한다. 게다가, 양 프로세서 행렬은 서로에 대하여 미러링된다(mirrored). 이는 물론, 상대적 방식으로도 수행될 수 있다. 몇 개의 프로세싱 연산을 수행하기 위하여, 상호 미러링되는 구성으로 프로세서 행렬을 병치시키는 것이 유리할 수 있다.
요약하면, 본 발명은 병렬 프로세싱 데이터를 위한 장치와 이러한 장치를 포함하는 카메라 시스템에 관한 것이다. 카메라 시스템(1)은 센서 행렬(2), 데이터 컨버터(3), DSP(4), 중앙 제어기(5), 데이터 버퍼(7) 및 프로세서(12)로 구성되는프로세서 행렬(11)을 포함한다. 센서 행렬(2)은 입사 전자화 방사선을 픽셀 신호로 변환한다. 데이터 컨버터(3)는 픽셀 신호를 데이터로 변환한다. 화살표(6,8)는 픽셀 신호 및 데이터의 전송을 도시한다. 데이터 버퍼(7)는 부분(7a)과 부분(7b)으로 물리적으로 분할되고, I/O 레지스터(9)와 메모리 뱅크(10)로 기능적으로 분할된다. 중앙 제어기(5)는 서로 다른 작업을 조정한다. 프로세서(12) 및 데이터 버퍼(7)는 접속부(15)에 의해 전기적으로 전도되는 방식으로 상호 연결되는 입력 및 출력을 구비하는 데이터 포트(13) 및 추가적 데이터 포트(14)를 가진다. 프로세서(12)는 상호 비스듬한 행(16), 및 열(17)로 배열된다. 이는 모든 접속부(15)를 실질적으로 직선으로 만든다. 접속부의 양에 기인하여 이는 표면 영역을 감소시킨다.
설명되는 실시예에서, 특히 카메라 시스템의 실시예가 논의되었다. 본 발명에 따른 병렬 데이터 프로세싱을 위한 장치가 많은 분야에서 사용하기 적합하다는 것이 당업자에게 명백할 것이다.

Claims (9)

  1. 병렬 데이터 프로세싱을 위한 장치에 있어서,
    상기 장치가 행(16) 및 열(17)로 배열되는 적어도 하나의 프로세서 행렬(11)을 포함하며, 상기 행은 비스듬하며(staggered), 각 프로세서(12)는 적어도 하나의 데이터 포트(13)를 구비하며, 상기 프로세서(12) 중 하나의 프로세서의 상기 데이터 포트(13) 중 적어도 하나가 실질적으로 직선인 접속부(15)에 의해 상기 다른 프로세서(12) 중 적어도 하나의 프로세서의 데이터 포트(13) 중 적어도 하나에 연결되는 것을 특징으로 하는
    병렬 데이터 프로세싱을 위한 장치.
  2. 제 1 항에 있어서,
    상기 장치는 추가적인 데이터 포트(14)를 구비하는 데이터 버퍼(7)를 포함하되, 상기 프로세서(12)의 상기 데이터 포트(13) 중 적어도 하나는 실질적으로 직선인 접속부(15)에 의해 상기 데이터 버퍼(7)의 추가적인 데이터 포트(14) 중 적어도 하나에 연결되는 것을 특징으로 하는
    병렬 데이터 프로세싱을 위한 장치.
  3. 제 2 항에 있어서,
    상기 프로세서(12) 중 적어도 하나의 프로세서의 상기 데이터 포트(13)는 적어도 하나의 1차적 데이터 포트(13a) 및 적어도 하나의 2차적 데이터 포트(13b)를 포함하며, 상기 2차적 데이터 포트 중 적어도 하나는 실질적으로 직선인 접속부(15)에 의해 다른 프로세서의 1차적 데이터 포트에 연결되는 것을 특징으로 하는
    병렬 데이터를 프로세싱하기 위한 장치.
  4. 제 3 항에 있어서,
    상기 프로세서(12) 중 적어도 하나의 상기 1차적 데이터 포트(13a)는 상기 데이터 버퍼(7)로부터 데이터를 수신하기 위한 적어도 하나의 1차적 입력 데이터 포트(13A1)를 포함하고, 상기 2차적 데이터 포트(13b)는 상기 데이터 버퍼로부터 데이터를 수신하기 위한 적어도 하나의 2차적 입력 데이터 포트(13B1)를 포함하고, 상기 데이터 포트는 상기 데이터 버퍼(7)에 데이터를 전송하기 위한 적어도 하나의 출력 데이터 포트(13A2)를 포함하는 것을 특징으로 하는
    병렬 데이터 프로세싱을 위한 장치.
  5. 제 4 항에 있어서,
    상기 프로세서(12)는 일련의 데이터 요소로 구성되는 데이터를 프로세싱하도록 이루어지며, 각 데이터 프로세서는 상기 일련의 데이터 요소로부터 적어도 하나의 데이터 요소를 프로세싱하도록 이루어지며, 각 프로세서의 상기 1차적 입력 데이터 포트(13A1)는 다른 프로세서의 상기 2차적 입력 데이터 포트(13B1)에 연결되는 것을 특징으로 하는
    병렬 데이터 프로세싱을 위한 장치.
  6. 제 5 항에 있어서,
    각 프로세서(12)의 상기 2차적 입력 데이터 포트는 제 1의 2차적 입력 데이터 포트(13B2) 및 제 2의 2차적 입력 데이터 포트(13B2)를 포함하며,
    각 1차적 입력 데이터 포트(13A1)는 상기 데이터 버퍼(7)의 추가적인 데이터 포트(14)로부터 프로세싱 목적으로 상기 일련의 데이터 요소로부터의 데이터 요소(21)를 수신하고 상기 일련의 데이터 요소 내의 상기 데이터 요소(21)에 앞서는 상기 데이터 요소를 프로세싱하는 상기 프로세서의 상기 제 2의 2차적 입력 데이터 포트(13b3)에 연결되고, 상기 일련의 데이터 요소에서 상기 데이터 요소(21) 후속의 상기 데이터 요소를 프로세싱하는 상기 프로세서의 상기 제 1의 2차적 입력 데이터 포트(13B2)에도 연결되는 것을 특징으로 하는
    병렬 데이터 프로세싱을 위한 장치.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 데이터 버퍼(7)는 두 개의 물리적으로 분리된 부분으로 분할되며, 그것의 제 1 부분(7a)은 상기 프로세서 행렬(11) 내의 프로세서의 제 1 행에 근접하게 위치 지정되고, 제 2 부분(7b)은 상기 프로세서 행렬에서 프로세서의 마지막 행에 근접하게 위치 지정되는 것을 특징으로 하는
    병렬 데이터 프로세싱을 위한 장치.
  8. 카메라 시스템(1)에 있어서,
    입사하는 전자기 방사선을 픽셀 신호로 변환하기 위한 행 및 열로 형성되는 센서 행렬(2)과,
    픽셀 신호를 데이터(3)로 변환하기 위한 수단과,
    제 1 항 내지 제 7 항 중 어느 한 항의 병렬 데이터 프로세싱(4)을 위한 장치를 포함하는
    카메라 시스템.
  9. 제 8 항에 있어서,
    상기 센서 행렬(2)은 컬러 필터 어레이(22)를 포함하고,
    각 프로세서(12)는 상기 센서 행렬(2)의 복수 개의 열로부터 입력되는 데이터를 프로세싱하도록 이루어지며, 상기 데이터는 상기 컬러 필터 어레이의 서로 다른 컬러에 대한 컬러 정보를 포함하는
    카메라 시스템.
KR10-2003-7000362A 2001-05-11 2002-04-29 병렬 데이터 프로세싱을 위한 장치 및 이러한 장치를포함하는 카메라 시스템 KR20030029103A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP01201737.2 2001-05-11
EP01201737 2001-05-11
PCT/IB2002/001559 WO2002093905A2 (en) 2001-05-11 2002-04-29 Device for parallel data processing, and camera system comprising such a device

Publications (1)

Publication Number Publication Date
KR20030029103A true KR20030029103A (ko) 2003-04-11

Family

ID=8180289

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7000362A KR20030029103A (ko) 2001-05-11 2002-04-29 병렬 데이터 프로세싱을 위한 장치 및 이러한 장치를포함하는 카메라 시스템

Country Status (8)

Country Link
US (1) US7274390B2 (ko)
EP (1) EP1393198B1 (ko)
JP (1) JP4335537B2 (ko)
KR (1) KR20030029103A (ko)
CN (1) CN1295634C (ko)
AT (1) ATE386982T1 (ko)
DE (1) DE60225133T2 (ko)
WO (1) WO2002093905A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9323717B2 (en) 2011-09-19 2016-04-26 Samsung Electronics Co., Ltd. Processor and system for processing stream data at high speed

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1648181A1 (en) * 2004-10-12 2006-04-19 Dialog Semiconductor GmbH A multiple frame grabber
JP4320657B2 (ja) * 2005-12-26 2009-08-26 ソニー株式会社 信号処理装置
GB2436377B (en) * 2006-03-23 2011-02-23 Cambridge Display Tech Ltd Data processing hardware
US8681236B2 (en) * 2009-06-18 2014-03-25 Samsung Electronics Co., Ltd. Apparatus and method for reducing shutter lag of a digital camera
US8648932B2 (en) 2009-08-13 2014-02-11 Olive Medical Corporation System, apparatus and methods for providing a single use imaging device for sterile environments
EP2550799A4 (en) 2010-03-25 2014-09-17 Olive Medical Corp SYSTEM AND METHOD FOR PROVIDING A SINGLE-WAY IMAGING DEVICE FOR MEDICAL ENVIRONMENTS
AU2012253254B2 (en) 2011-05-12 2016-12-15 DePuy Synthes Products, Inc. Image sensor with tolerance optimizing interconnects
AU2013295565B2 (en) 2012-07-26 2017-06-22 DePuy Synthes Products, Inc. Camera system with minimal area monolithic CMOS image sensor
CN105228503B (zh) 2013-03-15 2017-11-07 德普伊新特斯产品公司 最小化内窥镜应用中图像传感器输入/输出和导体的数量
BR112015023206A2 (pt) 2013-03-15 2017-08-22 Olive Medical Corp Sincronização de sensor de imagem sem temporizador de entrada e temporizador de transmissão de dados

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4908751A (en) * 1987-10-15 1990-03-13 Smith Harry F Parallel data processor
US4873515A (en) * 1987-10-16 1989-10-10 Evans & Sutherland Computer Corporation Computer graphics pixel processing system
US5187801A (en) * 1990-04-11 1993-02-16 Thinking Machines Corporation Massively-parallel computer system for generating paths in a binomial lattice
JP3513165B2 (ja) * 1992-06-30 2004-03-31 キヤノン株式会社 画像処理装置
EP1046994A3 (en) * 1994-03-22 2000-12-06 Hyperchip Inc. Efficient direct cell replacement fault tolerant architecture supporting completely integrated systems with means for direct communication with system operator
JPH07288824A (ja) * 1994-04-14 1995-10-31 Asahi Optical Co Ltd 輝度信号生成装置
US5590356A (en) * 1994-08-23 1996-12-31 Massachusetts Institute Of Technology Mesh parallel computer architecture apparatus and associated methods
US5943242A (en) * 1995-11-17 1999-08-24 Pact Gmbh Dynamically reconfigurable data processing system
US6421084B1 (en) * 1998-03-02 2002-07-16 Compaq Computer Corporation Method for interpolating a full color image from a single sensor using multiple threshold-based gradients
US6173386B1 (en) * 1998-12-14 2001-01-09 Cisco Technology, Inc. Parallel processor with debug capability
DE60025435T2 (de) * 1999-09-13 2006-09-21 Nippon Telegraph And Telephone Corp. Parallelverarbeitungsvorrichtung und -verfahren
WO2001031475A1 (en) * 1999-10-26 2001-05-03 Arthur D. Little, Inc. Dual aspect ratio pe array with no connection switching

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9323717B2 (en) 2011-09-19 2016-04-26 Samsung Electronics Co., Ltd. Processor and system for processing stream data at high speed

Also Published As

Publication number Publication date
ATE386982T1 (de) 2008-03-15
EP1393198B1 (en) 2008-02-20
CN1537284A (zh) 2004-10-13
WO2002093905A2 (en) 2002-11-21
CN1295634C (zh) 2007-01-17
US7274390B2 (en) 2007-09-25
JP4335537B2 (ja) 2009-09-30
DE60225133T2 (de) 2009-02-12
EP1393198A2 (en) 2004-03-03
WO2002093905A3 (en) 2003-11-20
JP2004520767A (ja) 2004-07-08
US20020186311A1 (en) 2002-12-12
DE60225133D1 (de) 2008-04-03

Similar Documents

Publication Publication Date Title
EP1908273B1 (en) Pixel binning and averaging based on illumination
US10681322B2 (en) Solid state imaging device and imaging apparatus having a plurality of addition read modes
KR20030029103A (ko) 병렬 데이터 프로세싱을 위한 장치 및 이러한 장치를포함하는 카메라 시스템
US20060113460A1 (en) Image sensor with optimized wire routing
US7027092B2 (en) Image capture and storage device
KR101293385B1 (ko) Ｃｍｏｓ 이미지 센서 및 이를 포함하는 디지털 카메라
US20050088535A1 (en) Solid state image pickup device
CN116744108A (zh) 图像传感器及其信号读取控制方法
US5376811A (en) Solid-state imaging device which generates difference data at different points of time
JP4226554B2 (ja) 並列データ処理のための装置およびその装置を備えるカメラシステム
CN216852142U (zh) 像素阵列和图像传感器
CN216086839U (zh) 像素结构、图像传感器和电子设备
CN115776617A (zh) 像素结构、图像传感器、设备及图像处理方法、控制方法
JP4038900B2 (ja) カラーライン画像読み取り装置
CN116419080A (zh) 像素阵列、图像传感器及其控制方法
JP2982171B2 (ja) 撮像装置
CN117897966A (zh) 摄像元件及摄像装置
CN116744107A (zh) 图像传感器及其读取控制方法
JPS59288A (ja) 固体カラ−撮像装置
JPS6162273A (ja) カラ−画像読取装置
JP2001008112A (ja) 固体撮像装置
JPH09130819A (ja) 固体撮像装置
JP2004128429A (ja) 高機能撮像素子
JPS616772A (ja) 画像処理装置
JPS6050102B2 (ja) 固体撮像装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application