JP3642060B2 - 画像読み取り装置 - Google Patents

Description

（技術分野）
【０００１】
本発明は、画像読み取り装置に関する。
（背景技術）
【０００２】
従来より、ガラスなどの透明な原稿台上に載置した紙などの原稿を読み取り、画像データとして出力する画像読み取り装置が知られている。画像読み取り装置では、例えばＣＣＤなどの光電変換素子を主走査方向へ直線的に配置した撮像手段としてのラインセンサを用いて原稿からの光を電気信号に変換している。ラインセンサから出力された電気信号はアナログの電気信号であるため、Ａ／Ｄ変換部によりデジタルの電気信号へ変換される。デジタルに変換された電気信号は、ガンマ変換あるいはシェーディング補正などの各種補正がされた後、デジタルの画像データとして画像読み取り装置外部のパーソナルコンピュータ（以下、パーソナルコンピュータを「パソコン」という。）などへ出力される。
【０００３】
上記の構成の画像読み取り装置でカラー画像を読み取る場合、Ａ／Ｄ変換部へはラインセンサからＲ、Ｇ、Ｂの各色のアナログの電気信号が入力される。入力された各色の信号は、Ａ／Ｄ変換部へ供給されるクロック信号のタイミングに合わせてデジタルの電気信号としてＡ／Ｄ変換部から出力される。
例えば各色の出力が１２ｂｉｔの画像読み取り装置の場合、図４に示すようにＡ／Ｄ変換部１００には出力側にＤ０からＤ１１までの１２本の端子が配設されている。Ａ／Ｄ変換部１００と画像データ作成部１１０とは、接続線１２０により接続されている。
あるクロック信号のときＡ／Ｄ変換部１００へ入力されたアナログの電気信号に対応する出力階調として、例えばＤ０からＤ７までの端子から同時に「Ｈｉ」のデジタルの電気信号が出力されるとする。その次のクロック信号に対応するＡ／Ｄ変換部１００の出力階調として、Ｄ０からＤ２までの端子からは「Ｈｉ」のデジタル信号、Ｄ３からＤ１１までの端子からは「Ｌｏｗ」のデジタル信号が出力されるとする。
このとき、Ｄ０からＤ２までの端子ではデジタルの電気信号が「Ｈｉ」状態が維持される。これに対し、Ｄ３からＤ７までは「Ｈｉ」から「Ｌｏｗ」へ移行し、Ｄ８からＤ１１までは「Ｌｏｗ」状態が維持される。
【０００４】
ところで、Ａ／Ｄ変換部１００から出力されるデジタルの電気信号は高周波数であるため、出力されるデジタルの電気信号が「Ｈｉ」から「Ｌｏｗ」あるいは「Ｌｏｗ」から「Ｈｉ」へ移行するとき、Ａ／Ｄ変換部１００からは電磁輻射ノイズ（以下、電磁輻射ノイズを「ＥＭＩ：」という。）が発生する。特に、例えばＤ１とＤ２、Ｄ２とＤ３などのようにＡ／Ｄ変換部１００の隣接する端子から出力されるデジタルの電気信号がクロック信号に同期して同時に「Ｈｉ」から「Ｌｏｗ」あるいは「Ｌｏｗ」から「Ｈｉ」へ移行する場合、ＥＭＩは増幅されノイズが増大するという問題がある。
ＥＭＩが発生すると、デジタルの画像データにノイズが含まれるおそれがあり、画像読み取り装置で読み取られた画像の画質が低下するという問題がある。
また、ＥＭＩの発生を防止するためにＥＭＩフィルタを装着したり、配線にシールドを施すなどの方法が考えられる。しかし、ＥＭＩフィルタあるいはシールドなどの部材を追加すると、構造が複雑になり、かつそれらを配置するための空間を確保する必要があり、画像読み取り装置の大型化ならびに部材の追加にともなうコストの増大が生じるという問題がある。
そこで、本発明の目的は、大型化することなく簡単な構造かつ低コストでＥＭＩを低減し、読み取られた画像の画質を向上する画像読み取り装置を提供することにある。
（発明の開示）
【０００５】
本発明の請求項１記載の画像読み取り装置によると、Ａ／Ｄ変換部と画像データ作成部との間に、Ａ／Ｄ変換部から出力されるデジタルの電気信号の立ち上がり又は立ち下がりのタイミングを不揃いにする遅延回路が配置されている。そのため、Ａ／Ｄ変換部から出力されるデジタルの電気信号の立ち上がり又は立ち下がりのタイミングは隣接する端子間で相違する。その結果、Ａ／Ｄ変換部から出力されるデジタルの電気信号が隣接する出力端子において同時に「Ｈｉ」から「Ｌｏｗ」または「Ｌｏｗ」から「Ｈｉ」へ移行する場合であっても、ＥＭＩが増幅されず、発生するＥＭＩを低減することができる。
【０００６】
また、遅延回路を配置することによりＥＭＩを低減できるので、例えばＥＭＩフィルタあるいは配線のシールドなどを追加する必要がない。
したがって、大型化することなく簡単な構造かつ低コストでＥＭＩを低減することができる。また、ＥＭＩを低減することで画像データに含まれるノイズが低減され、読み取られた画像の画質を向上することができる。
本発明の請求項２記載の画像読み取り装置によると、遅延回路は出力端子と画像データ作成部とを接続する接続線に一本おきに配置されている。そのため、隣接する端子間ではデジタルの電気信号の立ち上がり又は立ち下がりのタイミングがずらされ、ＥＭＩの増幅を低減することができる。また、配置される遅延回路の数を低減できるため、コストの上昇を抑えることができる。
【０００７】
本発明の請求項３記載の画像読み取り装置によると、遅延回路は抵抗素子およびコンデンサ素子を有している。これら抵抗素子およびコンデンサ素子は安価であるため、遅延回路を配置することによってコストの上昇を抑えることができる。また、抵抗素子およびコンデンサ素子は小型であるため、Ａ／Ｄ変換部または画像読み取り装置自体の基板に容易に搭載でき、画像読み取り装置が大型化することを防止できる。
【０００８】
本発明の請求項４記載の画像読み取り装置によると、遅延回路に配設される抵抗素子およびコンデンサ素子は同一の抵抗値および同一の容量値である。そのため、遅延回路の構成が容易である。したがって、画像読み取り装置のコストの上昇を抑えることができる。
【０００９】
本発明の請求項４記載の画像読み取り装置によると、遅延回路は抵抗素子およびコンデンサ素子を有している。これら抵抗素子およびコンデンサ素子は安価であるため、遅延回路を配置することによってコストの上昇を抑えることができる。また、抵抗素子およびコンデンサ素子は小型であるため、Ａ／Ｄ変換部または画像読み取り装置自体の基板に容易に搭載でき、画像読み取り装置が大型化することを防止できる。
【００１０】
（発明を実施するための最良の形態）
【００１１】
以下、本発明の実施の形態を示す複数の実施例を図面に基づいて説明する。
（第１実施例）
本発明の第１実施例による画像読み取り装置を図２に示す。第１実施例による画像読み取り装置１は、フラットベッド型の画像読み取り装置である。
図２に示すように、画像読み取り装置１は箱形の本体１０の内部にキャリッジ２０を備えている。本体１０の上方に原稿台１１が配置されている。原稿台１１の反キャリッジ側に読み取り対象となる原稿２が載置される。本体１０の内部には、駆動装置２１により原稿台１１に対して平行に副走査方向へ往復移動可能なキャリッジ２０が設けられている。
【００１２】
キャリッジ２０には、光源２２、ミラー２３、集光レンズ２４、撮像手段としてのラインセンサ２５、Ａ／Ｄ変換部４０およびバッファ２６が搭載されている。ミラー２３は、ラインセンサ２５に集光される原稿２からの光を反射し、光路長を長くするために設けられている。集光レンズ２４は、原稿２からの光をラインセンサ２５に集光する。ラインセンサ２５には、ＣＣＤなどの複数の画素がキャリッジ２０の移動方向と垂直に直線的に配列された電荷蓄積型光センサが使用される。
【００１３】
光源２２は、キャリッジ２０の移動方向に対し垂直に設けられ、蛍光ランプなどが用いられる。光源２２から照射された光は、例えば紙などの反射原稿の表面で反射し、ラインセンサ２５へ入射される。Ａ／Ｄ変換部４０は、ラインセンサ２５から出力されたアナログの電気信号をデジタルの電気信号へ変換する。バッファ２６は、Ａ／Ｄ変換部４０から出力されたデジタルの電気信号のドライブ能力を向上する。
【００１４】
原稿台１１の周囲には、読み取られる原稿２の載置位置を位置決めし、原稿読み取り時に原稿２の移動を規制する原稿ガイド１２が設けられている。原稿台１１のキャリッジ移動方向の端部には、高反射率均一反射面を有する白基準１３が設けられている。
【００１５】
本体１０の内部にはデータ処理部３０が搭載されている。データ処理部３０は、ＣＰＵ（Central Processing Unit）３１、ＲＡＭ（Random Access Memory）３２、ＲＯＭ（Read Only Memory）３３および画像データ作成部３５から構成されている。ＣＰＵ３１は、キャリッジ２０の駆動の制御、光源２２の点滅の制御、ならびに画像データ作成部３５で作成される画像データの処理など画像読み取り装置１の全体の制御を行う。ＲＡＭ３２は、ラインセンサ２５で読み取られた画像データなどを一時的に格納する。ＲＯＭ３３にはＣＰＵ３１により画像読み取り装置１の各部を制御するためのコンピュータプログラムが格納されている。
【００１６】
画像データ作成部３５は、図示しないシェーディング補正部、ガンマ補正部およびその他の補正部から構成されている。シェーディング補正部は、Ａ／Ｄ変換部４０から出力されたデジタル信号を、読み取り開始前に白基準１３を読み取ることで得られたデータを用いて、ラインセンサ２５の画素ごとの感度のばらつき、または光源２２の主走査方向への光量のばらつきを補正する。ガンマ補正部では、所定のガンマ関数によりガンマ補正が行われ、シェーディング補正されたデジタルの光量信号をデジタルの画像データに変換する。その他の補正部では、色補正、エッジ強調および領域拡大／縮小などの諸変換を実施する。
画像データ作成部３５で作成されたデジタルの画像データは、本体１０に設けられているインターフェイス１４から外部に接続されているパソコン３などの画像処理装置へ出力される。
【００１７】
次に、Ａ／Ｄ変換部４０ならびにＡ／Ｄ変換部４０と画像データ作成部３５との間に配置されている遅延回路５０について説明する。
Ａ／Ｄ変換部４０は、アナログの電気信号をデジタルの電気信号に変換する。ラインセンサ２５から出力されたアナログの電気信号は、ラインセンサ２５を構成する各画素に蓄積された電荷の量を示す電圧値である。画像データ作成部３５においてデジタルの画像データを作成するためには、ラインセンサ２５から出力されたアナログの電気信号をデジタルの電気信号に変換する必要がある。
図１に示すように、Ａ／Ｄ変換部４０へは、ラインセンサ２５からＲ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応する電気信号が入力される。なお、図１ではバッファ２６の記載は省略している。
Ａ／Ｄ変換部４０では、ラインセンサ２５から入力されたアナログの電気信号の電圧値に基づいて、複数階調のデジタルの電気信号が作成される。本実施例の場合、Ａ／Ｄ変換部４０から出力されるデジタルの電気信号の階調は、１２ｂｉｔで表現される４０９６階調である。
【００１８】
Ａ／Ｄ変換部４０には、複数の出力端子４１が配設されている。この出力端子４１は、Ａ／Ｄ変換部４０から出力されるデジタルの電気信号の出力値に対応して、出力が１２ｂｉｔの場合にはＤ０からＤ１１の１２本が配設される。
Ａ／Ｄ変換部４０の出力端子４１と画像データ作成部３５の入力端子とは、それらを電気的に接続する接続線４２により接続されている。すなわち、Ａ／Ｄ変換部４０と画像データ作成部３５とは１２本の接続線により接続されている。
【００１９】
この１２本の接続線には、一本おきに遅延回路５０が接続されている。遅延回路５０は、抵抗素子５１およびコンデンサ素子５２から構成される回路である。遅延回路５０を構成する抵抗素子５１およびコンデンサ素子５２は、抵抗値および容量がそれぞれ同一である。接続線４２に抵抗素子５１およびコンデンサ素子５２を有する遅延回路５０を配置することにより、接続線４２を流れる電流の速度が変化し、隣接する出力端子からデジタルの電気信号が出力されるタイミングにずれが生じる。
【００２０】
Ａ／Ｄ変換部４０には、図示しないクロック信号供給手段からクロック信号が供給される。Ａ／Ｄ変換部４０では供給されるクロック信号に同期してデジタルの電気信号を出力する。Ａ／Ｄ変換部４０の出力端子４１からは、クロック信号に同期して「Ｈｉ」信号または「Ｌｏｗ」信号が出力される。
例えば、図３に示すようにｔ０のとき、Ａ／Ｄ変換部４０から出力されるデジタルの電気信号の出力階調として、Ｄ０およびＤ１の２本の出力端子からクロック信号に同期して「Ｈｉ」信号が出力され、Ｄ２からＤ１１までの１０本の出力端子からは「Ｌｏｗ」信号が出力されるとする。
【００２１】
また、ｔ１において、Ａ／Ｄ変換部４０から出力されるデジタルの電気信号の出力階調が変化し、Ｄ０からＤ７までの８本の端子から「Ｈｉ」信号が出力され、Ｄ８からＤ１１までの４本の端子からは「Ｌｏｗ」信号が出力されるとする。このとき、Ｄ２からＤ７までの６本の端子ではクロック信号に同期して「Ｌｏｗ」信号から「Ｈｉ」信号へ移行する。
【００２２】
従来のように、Ａ／Ｄ変換部４０と画像データ作成部３５とを接続する接続線４２に遅延回路５０が配置されていない場合、隣接する出力端子から出力されるデジタルの電気信号がクロック信号に同期して同時に「Ｌｏｗ」から「Ｈｉ」または「Ｈｉ」から「Ｌｏｗ」へ移行する。そのため、デジタルの電気信号が「Ｌｏｗ」から「Ｈｉ」または「Ｈｉ」から「Ｌｏｗ」へ移行するときに発生するＥＭＩが増幅される。
【００２３】
これに対し、遅延回路５０を配置することにより隣接する端子、例えばＤ０とＤ１、あるいはＤ１とＤ２などから出力されるデジタルの電気信号は図３に示すように時間的にわずかなずれを生じる。そのため、隣接する端子から出力されるデジタルの電気信号がクロック信号に同期して同時に「Ｌｏｗ」から「Ｈｉ」または「Ｈｉ」から「Ｌｏｗ」へ移行しない。その結果、ＥＭＩの増幅が低減される。なお、遅延回路５０により出力される電気信号に生じる時間的なずれは、数ナノ秒以内である。例えば、抵抗素子とコンデンサ素子とから構成されるＲＣ回路の場合、抵抗が数百Ωの抵抗素子、ならびに容量が数ピコＦコンデンサ素子のコンデンサ素子を適用することにより、遅延時間を数ナノ秒程度に設定可能である。
【００２４】
次に、上述した画像読み取り装置１の作動について説明する。
ユーザは読み取りを所望する原稿２を原稿台１１上に載置し、パソコン３で起動されている例えばＴＷＡＩＮなどの画像読み取り装置１を制御するためのドライバプログラムを経由して、画像読み取り装置１に対し原稿２の読み取り開始を指示する。
【００２５】
ユーザから原稿２の読み取り開始の指示があると、ＣＰＵ３１は光源２２を点灯させる。そして、ＣＰＵ３１は駆動装置２１を制御することによりキャリッジ２０を副走査方向へ一定速度で移動させる。ラインセンサ２５には原稿２で反射した光が入射され、入射された光は電荷に変換されて蓄積される。蓄積された電荷は所定時間ごとに発生される駆動信号によりラインセンサ２５の図示しないシフトレジスタへ転送され、１ライン分の電気信号がラインセンサ２５から出力される。画像データ作成部３５で補正がされたデジタルの画像データはインターフェイス１４を経由してパソコン３へ出力される。
キャリッジ２０を一定速度で副走査方向へ移動させつつ、上記の処理を繰り返すことにより原稿２の読み取りが行われる。
【００２６】
以上、説明したように本発明の第１実施例による画像読み取り装置１によると、Ａ／Ｄ変換部４０と画像データ作成部３５とを接続する接続線４２に遅延回路５０を配設している。これにより、デジタルの電気信号の立ち上がり又は立ち下がりのタイミングにずれが生じ、Ａ／Ｄ変換部４０から同時にデジタルの電気信号が出力されることがない。そのため、Ａ／Ｄ変換部４０から出力されるデジタルの電気信号が同時に「Ｌｏｗ」から「Ｈｉ」または「Ｈｉ」から「Ｌｏｗ」へ移行することがないため、ＥＭＩの増幅を低減することができる。したがって、画像データ作成部３５で作成される画像データにノイズが含まれることを防止でき、画像読み取り装置１で読み取られる画像の画質を向上することができる。
【００２７】
ＥＭＩは隣接する端子から出力されるデジタルの電気信号が同期することにより発生する。そのため、第１実施例では遅延回路５０を接続線４２の一本おきに配置することでＥＭＩの増幅を低減することができる。遅延回路５０に配設される抵抗素子５１およびコンデンサ素子５２は小型かつ安価であるため、画像読み取り装置１の製造コストの上昇を抑えることができる。また、遅延回路５０は画像読み取り装置１の基板上に配置することができ、かつＥＭＩを遮蔽するためのフィルタあるいはシールドが不要である。そのため、製造コストが上昇することがないだけでなく、フィルタやシールドを配置するための空間を画像読み取り装置１に確保する必要がなく、画像読み取り装置１が大型化することがない。
【００２８】
（第２実施例）
本発明の第２実施例による画像読み取り装置について説明する。
第２実施例の画像読み取り装置では、Ａ／Ｄ変換部と画像データ作成部とを接続する接続線のすべてに遅延回路が配置されている。第２実施例では、遅延回路を構成する抵抗素子およびコンデンサ素子は、それぞれその抵抗値および容量が異なっている。そのため、接続線を流れるデジタルの電気信号は、それぞれ異なるタイミングでＡ／Ｄ変換部から出力される。
第２実施例では、デジタルの電気信号の立ち上がり又は立ち下がりのタイミングをすべての接続線においてずらすことができるので、ＥＭＩの増幅をより効果的に低減することができる。
【００２９】
以上、説明した本発明の複数の実施例では、フラットベッド型の画像読み取り装置を用いて紙などの反射原稿を読み取る場合について説明した。しかし、本発明はフラットベッド型の画像読み取り装置に限らず、シートフィード型の画像読み取り装置にも適用でき、また反射原稿に限らずフィルムなどの透過原稿を読み取る画像読み取り装置にも適用することができる。
【図面の簡単な説明】
【００３０】
【図１】 本発明の第１実施例による画像読み取り装置のＡ／Ｄ変換部、画像データ作成部および遅延回路を示す模式図である。
【図２】 本発明の第１実施例による画像読み取り装置を示す模式的なブロック図である。
【図３】 本発明の第１実施例による画像読み取り装置のＡ／Ｄ変換部から出力されるデジタルの電気信号を示す模式図である。
【図４】 従来のＡ／Ｄ変換部および画像データ作成部を示す模式図である。

Claims (4)

1. 原稿に対して移動するキャリッジに搭載され、原稿からの光が入射され、入射された光の強度に応じたアナログの電気信号を出力する撮像手段と、
   前記キャリッジに搭載され、複数の出力端子を有し、前記撮像手段から出力されたアナログの電気信号をデジタルの電気信号に変換するＡ／Ｄ変換部と、
   前記原稿が載置される本体に搭載され、前記Ａ／Ｄ変換部から出力されたデジタルの電気信号からデジタルの画像データを作成する画像データ作成部と、
   前記キャリッジに搭載され、前記Ａ／Ｄ変換部から同期して出力される複数のデジタルの電気信号の立ち上がり又は立ち下がりのタイミングを不揃いにすることにより、複数の前記出力端子と前記画像データ作成部とを電気的に接続する接続線で伝送される電気信号によるＥＭＩを低減する遅延回路と、
   を備えることを特徴とする画像読み取り装置。
2. 前記遅延回路は、複数の前記接続線の一本おきに配置されていることを特徴とする請求項１記載の画像読み取り装置。
3. 前記遅延回路は、抵抗素子およびコンデンサ素子を有することを特徴とする請求項１または２記載の画像読み取り装置。
4. 前記遅延回路は、抵抗素子およびコンデンサ素子を有し、前記抵抗素子の抵抗値および前記コンデンサ素子の容量値が同一であることを特徴とする請求項２記載の画像読み取り装置。

Images