JP3642060B2 - Image reading device - Google Patents
Image reading device Download PDFInfo
- Publication number
- JP3642060B2 JP3642060B2 JP2002523859A JP2002523859A JP3642060B2 JP 3642060 B2 JP3642060 B2 JP 3642060B2 JP 2002523859 A JP2002523859 A JP 2002523859A JP 2002523859 A JP2002523859 A JP 2002523859A JP 3642060 B2 JP3642060 B2 JP 3642060B2
- Authority
- JP
- Japan
- Prior art keywords
- image reading
- reading apparatus
- output
- electrical signal
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
- H03M1/0827—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of electromagnetic or electrostatic field noise, e.g. preventing crosstalk by shielding or optical isolation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Description
(技術分野)
【0001】
本発明は、画像読み取り装置に関する。
(背景技術)
【0002】
従来より、ガラスなどの透明な原稿台上に載置した紙などの原稿を読み取り、画像データとして出力する画像読み取り装置が知られている。画像読み取り装置では、例えばCCDなどの光電変換素子を主走査方向へ直線的に配置した撮像手段としてのラインセンサを用いて原稿からの光を電気信号に変換している。ラインセンサから出力された電気信号はアナログの電気信号であるため、A/D変換部によりデジタルの電気信号へ変換される。デジタルに変換された電気信号は、ガンマ変換あるいはシェーディング補正などの各種補正がされた後、デジタルの画像データとして画像読み取り装置外部のパーソナルコンピュータ(以下、パーソナルコンピュータを「パソコン」という。)などへ出力される。
【0003】
上記の構成の画像読み取り装置でカラー画像を読み取る場合、A/D変換部へはラインセンサからR、G、Bの各色のアナログの電気信号が入力される。入力された各色の信号は、A/D変換部へ供給されるクロック信号のタイミングに合わせてデジタルの電気信号としてA/D変換部から出力される。
例えば各色の出力が12bitの画像読み取り装置の場合、図4に示すようにA/D変換部100には出力側にD0からD11までの12本の端子が配設されている。A/D変換部100と画像データ作成部110とは、接続線120により接続されている。
あるクロック信号のときA/D変換部100へ入力されたアナログの電気信号に対応する出力階調として、例えばD0からD7までの端子から同時に「Hi」のデジタルの電気信号が出力されるとする。その次のクロック信号に対応するA/D変換部100の出力階調として、D0からD2までの端子からは「Hi」のデジタル信号、D3からD11までの端子からは「Low」のデジタル信号が出力されるとする。
このとき、D0からD2までの端子ではデジタルの電気信号が「Hi」状態が維持される。これに対し、D3からD7までは「Hi」から「Low」へ移行し、D8からD11までは「Low」状態が維持される。
【0004】
ところで、A/D変換部100から出力されるデジタルの電気信号は高周波数であるため、出力されるデジタルの電気信号が「Hi」から「Low」あるいは「Low」から「Hi」へ移行するとき、A/D変換部100からは電磁輻射ノイズ(以下、電磁輻射ノイズを「EMI:」という。)が発生する。特に、例えばD1とD2、D2とD3などのようにA/D変換部100の隣接する端子から出力されるデジタルの電気信号がクロック信号に同期して同時に「Hi」から「Low」あるいは「Low」から「Hi」へ移行する場合、EMIは増幅されノイズが増大するという問題がある。
EMIが発生すると、デジタルの画像データにノイズが含まれるおそれがあり、画像読み取り装置で読み取られた画像の画質が低下するという問題がある。
また、EMIの発生を防止するためにEMIフィルタを装着したり、配線にシールドを施すなどの方法が考えられる。しかし、EMIフィルタあるいはシールドなどの部材を追加すると、構造が複雑になり、かつそれらを配置するための空間を確保する必要があり、画像読み取り装置の大型化ならびに部材の追加にともなうコストの増大が生じるという問題がある。
そこで、本発明の目的は、大型化することなく簡単な構造かつ低コストでEMIを低減し、読み取られた画像の画質を向上する画像読み取り装置を提供することにある。
(発明の開示)
【0005】
本発明の請求項1記載の画像読み取り装置によると、A/D変換部と画像データ作成部との間に、A/D変換部から出力されるデジタルの電気信号の立ち上がり又は立ち下がりのタイミングを不揃いにする遅延回路が配置されている。そのため、A/D変換部から出力されるデジタルの電気信号の立ち上がり又は立ち下がりのタイミングは隣接する端子間で相違する。その結果、A/D変換部から出力されるデジタルの電気信号が隣接する出力端子において同時に「Hi」から「Low」または「Low」から「Hi」へ移行する場合であっても、EMIが増幅されず、発生するEMIを低減することができる。
【0006】
また、遅延回路を配置することによりEMIを低減できるので、例えばEMIフィルタあるいは配線のシールドなどを追加する必要がない。
したがって、大型化することなく簡単な構造かつ低コストでEMIを低減することができる。また、EMIを低減することで画像データに含まれるノイズが低減され、読み取られた画像の画質を向上することができる。
本発明の請求項2記載の画像読み取り装置によると、遅延回路は出力端子と画像データ作成部とを接続する接続線に一本おきに配置されている。そのため、隣接する端子間ではデジタルの電気信号の立ち上がり又は立ち下がりのタイミングがずらされ、EMIの増幅を低減することができる。また、配置される遅延回路の数を低減できるため、コストの上昇を抑えることができる。
【0007】
本発明の請求項3記載の画像読み取り装置によると、遅延回路は抵抗素子およびコンデンサ素子を有している。これら抵抗素子およびコンデンサ素子は安価であるため、遅延回路を配置することによってコストの上昇を抑えることができる。また、抵抗素子およびコンデンサ素子は小型であるため、A/D変換部または画像読み取り装置自体の基板に容易に搭載でき、画像読み取り装置が大型化することを防止できる。
【0008】
本発明の請求項4記載の画像読み取り装置によると、遅延回路に配設される抵抗素子およびコンデンサ素子は同一の抵抗値および同一の容量値である。そのため、遅延回路の構成が容易である。したがって、画像読み取り装置のコストの上昇を抑えることができる。
【0009】
本発明の請求項4記載の画像読み取り装置によると、遅延回路は抵抗素子およびコンデンサ素子を有している。これら抵抗素子およびコンデンサ素子は安価であるため、遅延回路を配置することによってコストの上昇を抑えることができる。また、抵抗素子およびコンデンサ素子は小型であるため、A/D変換部または画像読み取り装置自体の基板に容易に搭載でき、画像読み取り装置が大型化することを防止できる。
【0010】
(発明を実施するための最良の形態)
【0011】
以下、本発明の実施の形態を示す複数の実施例を図面に基づいて説明する。
(第1実施例)
本発明の第1実施例による画像読み取り装置を図2に示す。第1実施例による画像読み取り装置1は、フラットベッド型の画像読み取り装置である。
図2に示すように、画像読み取り装置1は箱形の本体10の内部にキャリッジ20を備えている。本体10の上方に原稿台11が配置されている。原稿台11の反キャリッジ側に読み取り対象となる原稿2が載置される。本体10の内部には、駆動装置21により原稿台11に対して平行に副走査方向へ往復移動可能なキャリッジ20が設けられている。
【0012】
キャリッジ20には、光源22、ミラー23、集光レンズ24、撮像手段としてのラインセンサ25、A/D変換部40およびバッファ26が搭載されている。ミラー23は、ラインセンサ25に集光される原稿2からの光を反射し、光路長を長くするために設けられている。集光レンズ24は、原稿2からの光をラインセンサ25に集光する。ラインセンサ25には、CCDなどの複数の画素がキャリッジ20の移動方向と垂直に直線的に配列された電荷蓄積型光センサが使用される。
【0013】
光源22は、キャリッジ20の移動方向に対し垂直に設けられ、蛍光ランプなどが用いられる。光源22から照射された光は、例えば紙などの反射原稿の表面で反射し、ラインセンサ25へ入射される。A/D変換部40は、ラインセンサ25から出力されたアナログの電気信号をデジタルの電気信号へ変換する。バッファ26は、A/D変換部40から出力されたデジタルの電気信号のドライブ能力を向上する。
【0014】
原稿台11の周囲には、読み取られる原稿2の載置位置を位置決めし、原稿読み取り時に原稿2の移動を規制する原稿ガイド12が設けられている。原稿台11のキャリッジ移動方向の端部には、高反射率均一反射面を有する白基準13が設けられている。
【0015】
本体10の内部にはデータ処理部30が搭載されている。データ処理部30は、CPU(Central Processing Unit)31、RAM(Random Access Memory)32、ROM(Read Only Memory)33および画像データ作成部35から構成されている。CPU31は、キャリッジ20の駆動の制御、光源22の点滅の制御、ならびに画像データ作成部35で作成される画像データの処理など画像読み取り装置1の全体の制御を行う。RAM32は、ラインセンサ25で読み取られた画像データなどを一時的に格納する。ROM33にはCPU31により画像読み取り装置1の各部を制御するためのコンピュータプログラムが格納されている。
【0016】
画像データ作成部35は、図示しないシェーディング補正部、ガンマ補正部およびその他の補正部から構成されている。シェーディング補正部は、A/D変換部40から出力されたデジタル信号を、読み取り開始前に白基準13を読み取ることで得られたデータを用いて、ラインセンサ25の画素ごとの感度のばらつき、または光源22の主走査方向への光量のばらつきを補正する。ガンマ補正部では、所定のガンマ関数によりガンマ補正が行われ、シェーディング補正されたデジタルの光量信号をデジタルの画像データに変換する。その他の補正部では、色補正、エッジ強調および領域拡大/縮小などの諸変換を実施する。
画像データ作成部35で作成されたデジタルの画像データは、本体10に設けられているインターフェイス14から外部に接続されているパソコン3などの画像処理装置へ出力される。
【0017】
次に、A/D変換部40ならびにA/D変換部40と画像データ作成部35との間に配置されている遅延回路50について説明する。
A/D変換部40は、アナログの電気信号をデジタルの電気信号に変換する。ラインセンサ25から出力されたアナログの電気信号は、ラインセンサ25を構成する各画素に蓄積された電荷の量を示す電圧値である。画像データ作成部35においてデジタルの画像データを作成するためには、ラインセンサ25から出力されたアナログの電気信号をデジタルの電気信号に変換する必要がある。
図1に示すように、A/D変換部40へは、ラインセンサ25からR(赤)、G(緑)、B(青)の各色に対応する電気信号が入力される。なお、図1ではバッファ26の記載は省略している。
A/D変換部40では、ラインセンサ25から入力されたアナログの電気信号の電圧値に基づいて、複数階調のデジタルの電気信号が作成される。本実施例の場合、A/D変換部40から出力されるデジタルの電気信号の階調は、12bitで表現される4096階調である。
【0018】
A/D変換部40には、複数の出力端子41が配設されている。この出力端子41は、A/D変換部40から出力されるデジタルの電気信号の出力値に対応して、出力が12bitの場合にはD0からD11の12本が配設される。
A/D変換部40の出力端子41と画像データ作成部35の入力端子とは、それらを電気的に接続する接続線42により接続されている。すなわち、A/D変換部40と画像データ作成部35とは12本の接続線により接続されている。
【0019】
この12本の接続線には、一本おきに遅延回路50が接続されている。遅延回路50は、抵抗素子51およびコンデンサ素子52から構成される回路である。遅延回路50を構成する抵抗素子51およびコンデンサ素子52は、抵抗値および容量がそれぞれ同一である。接続線42に抵抗素子51およびコンデンサ素子52を有する遅延回路50を配置することにより、接続線42を流れる電流の速度が変化し、隣接する出力端子からデジタルの電気信号が出力されるタイミングにずれが生じる。
【0020】
A/D変換部40には、図示しないクロック信号供給手段からクロック信号が供給される。A/D変換部40では供給されるクロック信号に同期してデジタルの電気信号を出力する。A/D変換部40の出力端子41からは、クロック信号に同期して「Hi」信号または「Low」信号が出力される。
例えば、図3に示すようにt0のとき、A/D変換部40から出力されるデジタルの電気信号の出力階調として、D0およびD1の2本の出力端子からクロック信号に同期して「Hi」信号が出力され、D2からD11までの10本の出力端子からは「Low」信号が出力されるとする。
【0021】
また、t1において、A/D変換部40から出力されるデジタルの電気信号の出力階調が変化し、D0からD7までの8本の端子から「Hi」信号が出力され、D8からD11までの4本の端子からは「Low」信号が出力されるとする。このとき、D2からD7までの6本の端子ではクロック信号に同期して「Low」信号から「Hi」信号へ移行する。
【0022】
従来のように、A/D変換部40と画像データ作成部35とを接続する接続線42に遅延回路50が配置されていない場合、隣接する出力端子から出力されるデジタルの電気信号がクロック信号に同期して同時に「Low」から「Hi」または「Hi」から「Low」へ移行する。そのため、デジタルの電気信号が「Low」から「Hi」または「Hi」から「Low」へ移行するときに発生するEMIが増幅される。
【0023】
これに対し、遅延回路50を配置することにより隣接する端子、例えばD0とD1、あるいはD1とD2などから出力されるデジタルの電気信号は図3に示すように時間的にわずかなずれを生じる。そのため、隣接する端子から出力されるデジタルの電気信号がクロック信号に同期して同時に「Low」から「Hi」または「Hi」から「Low」へ移行しない。その結果、EMIの増幅が低減される。なお、遅延回路50により出力される電気信号に生じる時間的なずれは、数ナノ秒以内である。例えば、抵抗素子とコンデンサ素子とから構成されるRC回路の場合、抵抗が数百Ωの抵抗素子、ならびに容量が数ピコFコンデンサ素子のコンデンサ素子を適用することにより、遅延時間を数ナノ秒程度に設定可能である。
【0024】
次に、上述した画像読み取り装置1の作動について説明する。
ユーザは読み取りを所望する原稿2を原稿台11上に載置し、パソコン3で起動されている例えばTWAINなどの画像読み取り装置1を制御するためのドライバプログラムを経由して、画像読み取り装置1に対し原稿2の読み取り開始を指示する。
【0025】
ユーザから原稿2の読み取り開始の指示があると、CPU31は光源22を点灯させる。そして、CPU31は駆動装置21を制御することによりキャリッジ20を副走査方向へ一定速度で移動させる。ラインセンサ25には原稿2で反射した光が入射され、入射された光は電荷に変換されて蓄積される。蓄積された電荷は所定時間ごとに発生される駆動信号によりラインセンサ25の図示しないシフトレジスタへ転送され、1ライン分の電気信号がラインセンサ25から出力される。画像データ作成部35で補正がされたデジタルの画像データはインターフェイス14を経由してパソコン3へ出力される。
キャリッジ20を一定速度で副走査方向へ移動させつつ、上記の処理を繰り返すことにより原稿2の読み取りが行われる。
【0026】
以上、説明したように本発明の第1実施例による画像読み取り装置1によると、A/D変換部40と画像データ作成部35とを接続する接続線42に遅延回路50を配設している。これにより、デジタルの電気信号の立ち上がり又は立ち下がりのタイミングにずれが生じ、A/D変換部40から同時にデジタルの電気信号が出力されることがない。そのため、A/D変換部40から出力されるデジタルの電気信号が同時に「Low」から「Hi」または「Hi」から「Low」へ移行することがないため、EMIの増幅を低減することができる。したがって、画像データ作成部35で作成される画像データにノイズが含まれることを防止でき、画像読み取り装置1で読み取られる画像の画質を向上することができる。
【0027】
EMIは隣接する端子から出力されるデジタルの電気信号が同期することにより発生する。そのため、第1実施例では遅延回路50を接続線42の一本おきに配置することでEMIの増幅を低減することができる。遅延回路50に配設される抵抗素子51およびコンデンサ素子52は小型かつ安価であるため、画像読み取り装置1の製造コストの上昇を抑えることができる。また、遅延回路50は画像読み取り装置1の基板上に配置することができ、かつEMIを遮蔽するためのフィルタあるいはシールドが不要である。そのため、製造コストが上昇することがないだけでなく、フィルタやシールドを配置するための空間を画像読み取り装置1に確保する必要がなく、画像読み取り装置1が大型化することがない。
【0028】
(第2実施例)
本発明の第2実施例による画像読み取り装置について説明する。
第2実施例の画像読み取り装置では、A/D変換部と画像データ作成部とを接続する接続線のすべてに遅延回路が配置されている。第2実施例では、遅延回路を構成する抵抗素子およびコンデンサ素子は、それぞれその抵抗値および容量が異なっている。そのため、接続線を流れるデジタルの電気信号は、それぞれ異なるタイミングでA/D変換部から出力される。
第2実施例では、デジタルの電気信号の立ち上がり又は立ち下がりのタイミングをすべての接続線においてずらすことができるので、EMIの増幅をより効果的に低減することができる。
【0029】
以上、説明した本発明の複数の実施例では、フラットベッド型の画像読み取り装置を用いて紙などの反射原稿を読み取る場合について説明した。しかし、本発明はフラットベッド型の画像読み取り装置に限らず、シートフィード型の画像読み取り装置にも適用でき、また反射原稿に限らずフィルムなどの透過原稿を読み取る画像読み取り装置にも適用することができる。
【図面の簡単な説明】
【0030】
【図1】 本発明の第1実施例による画像読み取り装置のA/D変換部、画像データ作成部および遅延回路を示す模式図である。
【図2】 本発明の第1実施例による画像読み取り装置を示す模式的なブロック図である。
【図3】 本発明の第1実施例による画像読み取り装置のA/D変換部から出力されるデジタルの電気信号を示す模式図である。
【図4】 従来のA/D変換部および画像データ作成部を示す模式図である。(Technical field)
[0001]
The present invention relates to an image reading apparatus.
(Background technology)
[0002]
2. Description of the Related Art Conventionally, there is known an image reading apparatus that reads a document such as paper placed on a transparent document table such as glass and outputs it as image data. In an image reading apparatus, for example, light from a document is converted into an electrical signal by using a line sensor as an imaging unit in which photoelectric conversion elements such as CCDs are linearly arranged in the main scanning direction. Since the electrical signal output from the line sensor is an analog electrical signal, it is converted into a digital electrical signal by the A / D converter. The electrical signal converted into digital is subjected to various corrections such as gamma conversion or shading correction, and then output as digital image data to a personal computer outside the image reading apparatus (hereinafter referred to as “personal computer”). Is done.
[0003]
When a color image is read by the image reading apparatus having the above configuration, analog electrical signals of R, G, and B colors are input from the line sensor to the A / D converter. The input color signals are output from the A / D converter as digital electric signals in accordance with the timing of the clock signal supplied to the A / D converter.
For example, when the output of each color is a 12-bit image reading apparatus, as shown in FIG. 4, the A /
As an output gradation corresponding to an analog electrical signal input to the A /
At this time, the digital electric signal is maintained in the “Hi” state at the terminals D0 to D2. On the other hand, the transition from “Hi” to “Low” is performed from D3 to D7, and the “Low” state is maintained from D8 to D11.
[0004]
By the way, since the digital electrical signal output from the A /
When EMI occurs, there is a possibility that noise is included in the digital image data, and there is a problem that the image quality of the image read by the image reading apparatus is deteriorated.
In addition, in order to prevent the generation of EMI, methods such as mounting an EMI filter or shielding a wiring can be considered. However, when a member such as an EMI filter or a shield is added, the structure becomes complicated, and it is necessary to secure a space for arranging them, which increases the size of the image reading apparatus and increases the cost due to the addition of the member. There is a problem that arises.
Accordingly, an object of the present invention is to provide an image reading apparatus that reduces the EMI with a simple structure and low cost without increasing the size, and improves the image quality of the read image.
(Disclosure of the Invention)
[0005]
According to the image reading apparatus of the first aspect of the present invention, the rising or falling timing of the digital electric signal output from the A / D conversion unit is set between the A / D conversion unit and the image data creation unit. A delay circuit is provided to make it uneven . For this reason, the rising or falling timing of the digital electrical signal output from the A / D converter differs between adjacent terminals. As a result, the EMI is amplified even when the digital electrical signal output from the A / D converter simultaneously shifts from “Hi” to “Low” or “Low” to “Hi” at the adjacent output terminals. The generated EMI can be reduced.
[0006]
Further, since the EMI can be reduced by arranging the delay circuit, it is not necessary to add an EMI filter or a wiring shield, for example.
Therefore, EMI can be reduced with a simple structure and low cost without increasing the size. Further, by reducing EMI, noise included in the image data is reduced, and the image quality of the read image can be improved.
According to the image reading apparatus of the second aspect of the present invention, the delay circuits are arranged on every other connecting line connecting the output terminal and the image data creating unit. For this reason, the rising or falling timing of the digital electric signal is shifted between adjacent terminals, and EMI amplification can be reduced. Further, since the number of delay circuits arranged can be reduced, an increase in cost can be suppressed.
[0007]
According to the image reading apparatus of the third aspect of the present invention, the delay circuit has the resistance element and the capacitor element. Since these resistance elements and capacitor elements are inexpensive, an increase in cost can be suppressed by arranging a delay circuit. In addition, since the resistance element and the capacitor element are small in size, they can be easily mounted on the substrate of the A / D converter or the image reading apparatus itself, and the image reading apparatus can be prevented from increasing in size.
[0008]
According to the image reading apparatus of the fourth aspect of the present invention, the resistance element and the capacitor element arranged in the delay circuit have the same resistance value and the same capacitance value. Therefore, the configuration of the delay circuit is easy. Therefore, an increase in the cost of the image reading apparatus can be suppressed.
[0009]
According to the image reading apparatus of the fourth aspect of the present invention, the delay circuit includes the resistance element and the capacitor element. Since these resistance elements and capacitor elements are inexpensive, an increase in cost can be suppressed by arranging a delay circuit. In addition, since the resistance element and the capacitor element are small in size, they can be easily mounted on the substrate of the A / D converter or the image reading apparatus itself, and the image reading apparatus can be prevented from increasing in size.
[0010]
(Best Mode for Carrying Out the Invention)
[0011]
Hereinafter, a plurality of examples showing embodiments of the present invention will be described with reference to the drawings.
(First embodiment)
An image reading apparatus according to a first embodiment of the present invention is shown in FIG. The image reading apparatus 1 according to the first embodiment is a flat bed type image reading apparatus.
As shown in FIG. 2, the image reading apparatus 1 includes a
[0012]
The
[0013]
The
[0014]
A
[0015]
A
[0016]
The image
Digital image data created by the image
[0017]
Next, the A /
The A /
As shown in FIG. 1, an electrical signal corresponding to each color of R (red), G (green), and B (blue) is input from the
In the A /
[0018]
The A /
The
[0019]
The
[0020]
A clock signal is supplied to the A /
For example, as shown in FIG. 3, at t0, the output gradation of the digital electric signal output from the A /
[0021]
Further, at t1, the output gradation of the digital electric signal output from the A /
[0022]
When the
[0023]
On the other hand, by arranging the
[0024]
Next, the operation of the image reading apparatus 1 described above will be described.
The user places the
[0025]
When the user gives an instruction to start reading the
The
[0026]
As described above, according to the image reading apparatus 1 according to the first embodiment of the present invention, the
[0027]
EMI is generated when digital electric signals output from adjacent terminals are synchronized. Therefore, in the first embodiment, EMI amplification can be reduced by arranging the
[0028]
(Second embodiment)
An image reading apparatus according to a second embodiment of the present invention will be described.
In the image reading apparatus of the second embodiment, delay circuits are arranged on all connection lines that connect the A / D conversion unit and the image data creation unit. In the second embodiment, the resistance elements and the capacitor elements constituting the delay circuit have different resistance values and capacitances. For this reason, digital electric signals flowing through the connection lines are output from the A / D converter at different timings.
In the second embodiment, the rising or falling timing of the digital electric signal can be shifted in all the connection lines, so that the EMI amplification can be more effectively reduced.
[0029]
In the above-described embodiments of the present invention, the case where a reflective original such as paper is read using a flat bed type image reading apparatus has been described. However, the present invention can be applied not only to a flat bed type image reading apparatus but also to a sheet feed type image reading apparatus, and not only to a reflective original but also to an image reading apparatus that reads a transparent original such as a film. it can.
[Brief description of the drawings]
[0030]
FIG. 1 is a schematic diagram illustrating an A / D conversion unit, an image data creation unit, and a delay circuit of an image reading apparatus according to a first embodiment of the present invention.
FIG. 2 is a schematic block diagram showing an image reading apparatus according to a first embodiment of the present invention.
FIG. 3 is a schematic diagram showing digital electrical signals output from an A / D converter of the image reading apparatus according to the first embodiment of the present invention.
FIG. 4 is a schematic diagram illustrating a conventional A / D conversion unit and an image data creation unit.
Claims (4)
前記キャリッジに搭載され、複数の出力端子を有し、前記撮像手段から出力されたアナログの電気信号をデジタルの電気信号に変換するA/D変換部と、
前記原稿が載置される本体に搭載され、前記A/D変換部から出力されたデジタルの電気信号からデジタルの画像データを作成する画像データ作成部と、
前記キャリッジに搭載され、前記A/D変換部から同期して出力される複数のデジタルの電気信号の立ち上がり又は立ち下がりのタイミングを不揃いにすることにより、複数の前記出力端子と前記画像データ作成部とを電気的に接続する接続線で伝送される電気信号によるEMIを低減する遅延回路と、
を備えることを特徴とする画像読み取り装置。An imaging unit mounted on a carriage that moves relative to a document, receives light from the document, and outputs an analog electrical signal according to the intensity of the incident light;
An A / D converter that is mounted on the carriage, has a plurality of output terminals, and converts an analog electrical signal output from the imaging means into a digital electrical signal;
An image data creation unit that is mounted on a main body on which the document is placed and that creates digital image data from a digital electrical signal output from the A / D conversion unit;
A plurality of the output terminals and the image data generation unit are mounted on the carriage and the timings of rising or falling of the plurality of digital electric signals output in synchronization from the A / D conversion unit are made uneven. A delay circuit that reduces EMI caused by an electrical signal transmitted through a connection line that electrically connects the
An image reading apparatus comprising:
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000259144 | 2000-08-29 | ||
PCT/JP2001/007440 WO2002019695A1 (en) | 2000-08-29 | 2001-08-29 | Image reader |
Publications (1)
Publication Number | Publication Date |
---|---|
JP3642060B2 true JP3642060B2 (en) | 2005-04-27 |
Family
ID=18747354
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002523859A Expired - Fee Related JP3642060B2 (en) | 2000-08-29 | 2001-08-29 | Image reading device |
Country Status (3)
Country | Link |
---|---|
US (1) | US7170651B2 (en) |
JP (1) | JP3642060B2 (en) |
WO (1) | WO2002019695A1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3800619B2 (en) * | 2000-12-14 | 2006-07-26 | セイコーエプソン株式会社 | Image reading device |
US7446907B2 (en) * | 2003-04-22 | 2008-11-04 | Xerox Corporation | Photosensor architecture for a color raster input scanner |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4298859A (en) * | 1980-05-21 | 1981-11-03 | Westinghouse Electric Corp. | Digital video line delay circuit |
JPH02202773A (en) * | 1989-01-31 | 1990-08-10 | Nec Corp | Afterglow correcting circuit for multichip line sensor |
JPH0583645A (en) | 1991-05-31 | 1993-04-02 | Nec Corp | Output signal processing circuit for charge coupled element |
JP3513165B2 (en) * | 1992-06-30 | 2004-03-31 | キヤノン株式会社 | Image processing device |
EP0613294B1 (en) * | 1993-02-24 | 1998-10-28 | Matsushita Electric Industrial Co., Ltd. | Gradation correction device and image sensing device therewith |
US6031569A (en) * | 1994-02-28 | 2000-02-29 | Canon Kabushiki Kaisha | Image sensing method and apparatus utilizing the same |
US6452632B1 (en) * | 1997-01-31 | 2002-09-17 | Kabushiki Kaisha Toshiba | Solid state image sensor and video system using the same |
US20030038885A1 (en) * | 1998-05-21 | 2003-02-27 | Nestor M. Rodriguez | Wide gamut motion image capture process for post production applications |
JP3501024B2 (en) * | 1998-08-31 | 2004-02-23 | 富士ゼロックス株式会社 | Image reading apparatus and image reading method |
JP2000125120A (en) * | 1998-10-12 | 2000-04-28 | Ricoh Co Ltd | Image reader |
JP2000266995A (en) * | 1999-03-18 | 2000-09-29 | Hitachi Denshi Ltd | Microscope focusing point detecting method |
JP3846670B2 (en) * | 1999-04-20 | 2006-11-15 | 株式会社リコー | Image reading device |
JP2001268355A (en) * | 2000-03-21 | 2001-09-28 | Ricoh Co Ltd | Image scanning apparatus |
-
2001
- 2001-08-29 JP JP2002523859A patent/JP3642060B2/en not_active Expired - Fee Related
- 2001-08-29 WO PCT/JP2001/007440 patent/WO2002019695A1/en active Application Filing
-
2002
- 2002-04-25 US US10/131,471 patent/US7170651B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US20020171879A1 (en) | 2002-11-21 |
WO2002019695A1 (en) | 2002-03-07 |
US7170651B2 (en) | 2007-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4974930B2 (en) | Timing signal generator and image reading apparatus having the same | |
US5784178A (en) | High performance contact image sensor | |
US5452001A (en) | Serial pixel readout scheme for butted sensor chips in multi-chip input scanner | |
US6924840B1 (en) | Color image capturing device and image reader using the color image capturing device | |
JP3642060B2 (en) | Image reading device | |
US6818878B2 (en) | Multi-resolution charge-coupled device sensing device | |
JP2001016399A (en) | Image reader | |
TWI230542B (en) | Image sensing apparatus and reading apparatus | |
JP3619082B2 (en) | Image reading apparatus and illumination driving method thereof | |
JPH1132166A (en) | Image sensor and image reader | |
US20020018247A1 (en) | Image processing apparatus and processing method therefor | |
JP3804447B2 (en) | Image reading device | |
JP3800619B2 (en) | Image reading device | |
JP2001245111A (en) | Image reader and method | |
JP5585121B2 (en) | Image reading device | |
JP3649569B2 (en) | Image reading device | |
JP2003219172A (en) | Image processing apparatus and image forming apparatus | |
JP3116539B2 (en) | Image reading apparatus and method | |
JP2004289289A (en) | Image reading apparatus and image forming apparatus | |
JP4050641B2 (en) | Image forming apparatus | |
KR100408265B1 (en) | Color image scanner | |
JP3944200B2 (en) | Linear image sensor and image reading apparatus | |
JP2003244453A (en) | Image reader | |
JP3122582B2 (en) | Image sensor and image reading device using the same | |
JPH11164088A (en) | Solid-state imaging device and image reader provided with the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20031219 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041007 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041118 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050104 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050117 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3642060 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080204 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130204 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130204 Year of fee payment: 8 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |