KR100243364B1

KR100243364B1 - 동기 발생 ic를 이용한 더블 스캔 컨버터 회로

Info

Publication number: KR100243364B1
Application number: KR1019940028100A
Authority: KR
Inventors: 이호형
Original assignee: 유무성; 삼성항공산업주식회사
Priority date: 1994-10-29
Filing date: 1994-10-29
Publication date: 2000-02-01
Also published as: KR960016398A

Abstract

본 발명은 동기발생 IC를 이용한 더블 스캔 컨버터회로에 관한 것이다.

본 발명은 R,G,B 아날노그 신호를 수신하여 디지탈 데이타로 변환하는 A/D 컨버터부와, 상기 A/D 컨버터부로부터의 비디오 데이타를 2중으로 스캔하는 더블 스캔 컨버터부와, 상기 더블 스캔 컨버터부를 거친 비디오 데이타를 다시 아날로그 신호로 변환하는 D/A 컨버터부와, 외부의 비디오 신호를 받아 동기 분리하는 동기분리부와, 외부 비디오 신호에 대응되는 동기신호를 발생하는 동기발생부와, 상기 동기분리부에서 입력된 복합동기신호로부터 수평드라이브신호를 분리하고 상기 동기발생부를 거쳐 입력된 내부의 수평드라이브신호와 비교하여 위상비교신호를 출력하는 외부동기제어부를 구비하고 있다.

이러한 본 발명은 더블 스캔용의 IC로 범용 IC를 사용하므로 회로구현이 용이하고, 복합동기 비디오 신호를 사용하여 로킹시킬 수 있으므로 다양한 회로에 응용할 수 있는 장점이 있다.

Description

동기 발생 IC를 이용한 더블 스캔 컨버터 회로

제1도는 종래 인터레이스 주사방식의 TV 시스템에 있어서, 2개의 필드의 합성으로 1개의 프레임이 이루어지는 것을 나타내 보인 설명도.

제2도는 종래 더블 스캔 방식의 TV 시스템에 있어서, 더블 스캔된 화면의 상태를 나타내 보인 설명도.

제3도는 종래 더블 스캔 커버터 회로 시스템의 일예에 대한 개략적인 시스템 구성도.

제4도는 본 발명에 따른 동기발생IC를 이용한 더블 스캔 컨버터 회로의 회로구성도.

〈도면의 주요부분에 대한 부호의 설명〉

31a,31b,31c,41a,41b,41c : A/D컨버터 33,43 : D/A컨버터

32a,32b,32c,42a,42b,42c : 더블 스캔 컨버터 34 : 타이밍 블록

44 : 동기분리IC 45 : 동기발생IC

46 : 외부동기제어IC 47 : 디/플립플롭(D/FF)

48a,48b : 멀티바이블레이터IC

본 발명은 동기 발생 IC를 이용한 더블 스캔 컨버터(double scan converter)회로에 관한 것으로서, 특히 전용 IC를 사용하지 않고 일반적인 동기 발생 IC를 사용하여 내,외부 동기 겸용으로 더블 스캔을 할 수 있을 뿐만 아니라, 회로의 구현이 용이하여 다양한 회로에 응용할 수 있고 제품의 소형화를 가능하게 하는 동기 발생 IC를 이용한 더블 스캔 컨버터 회로에 관한 것이다.

일반적으로, 더블 스캔은 인터레이스(interlace) 방식으로 입력되는 화면중 1필드(field)의 1라인(line)을 두번 씩 주사하여, 즉 2라인으로 만들어 1필드마다 화면의 풀 라인(full line)을 주사할 수 있게 하는 방식을 말한다.

통상 TV 시스템의 화면 주사방식은 인터레이스 방식으로 1초에 60개의 화면을 주사한다. 이때, 각각의 화면을 필드라 하며, 제1도에 도시된 것과 같이 인터레이스 방식에서는 2개의 필드(예컨대, 262.5 line)가 합성되어 1프레임(1frame:525 line)을 이루게 된다. 그런데, 이와 같은 인터레이스 주사 방식에서는 1화면당의 수직방향의 화소밀도(주사선수)가 작아지므로 주사가 거칠어지고, 주사선(line)과 주사선 사이의 틈이 보이게 된다. 이것은 화면이 커질수록 현저해지고, 따라서 화질이 저하되고 만다. 또한 1/30초만에 완벽한 한 화면이 나오기 때문에 화면에 떨림현상이 나타난다. 이러한 문제를 극복하기 위하여 제시된 방안이 더블 스캔 방식이다. 즉, 더블 스캔을 하면 제2도에 도시된 것처럼 1필드마다 525개의 풀 라인을 주사하기 때문에 화면의 떨림현상이 줄어들고, 특히 수직방향의 화소밀도가 높아지므로 대형화면에서도 좋은 화질을 얻을 수 있게 된다.

첨부 도면의 제3도에는 종래 더블 스캔 컨버터회로 시스템의 일예가 개략적으로 도시되어 있다.

일반적인 더블 스캔 컨버터 회로는 R, G, B 또는 R-Y, B-Y Y의 3가지 신호를 더블 스캔한다.

이 제3도의 더블 스캔 시스템도 R, G, B의 3가지 신호를 더블 스캔하는데, 시스템의 작동관계를 도면을 참조하면서 간략히 설명해 보면 다음과 같다.

아날로그의 R, G, B 신호는 각각 A/D컨버터(31a,31b,31c)를 통해 다지탈 데이타로 변환된다. 이때, A/D컨버터(31a,31b,31c)의 기준 클럭(CLK)과 더블 스캔 컨버터(32a,32b,32c)의 "write"클럭은 록킹(locking)된 동일 클럭을 사용하고, D/A컨버터(33)와 더블 스캔 컨버터(32a,32b,32c)의 리드(read) 클럭은 록킹된 주파수가 2배인 2클럭 신호를 사용한다. 따라서, A/D컨버터(31a,31b,31c)를 통해 출력된 비디오 데이타가 더블 스캔 컨버터(32a,32b,32c)에 1번 사용되는 동안 2클럭에 의해 2번 판독되어 더블 스캔이 이루어지고, 이 신호는 다시 D/A컨버터(33)를 거쳐 A/D컨버터(31a,31b,31c)에 입력된 신호보다 2배의 주파수 성분을 가지게 된다.

그런데, 이와 같은 종래 더블 스캔 시스템은 더블 스캔을 위해 전용 IC(CXK 1201P)를 사용하였고, 타이밍 블록(timing block)은 다수개(약 8개)의 IC를 사용하여 컨트롤 신호를 만들어 냈다. 또, 타이밍의 기준 신호는 HSYNC(수평동기신호)를 사용하였다. 따라서, 전용 IC가 확보되지 않는 경우에 일반적인 라인 메모리(line memory)로 대체가 어려운 문제가 있다.

본 발명은 상기와 같은 문제점을 감안하여 창출된 것으로서, 전용 IC를 사용하지 않고 일반적인 동기 발생 IC를 사용하여 내,외부 동기 겸용으로 더블 스캔을 할 수 있는 동기 발생 IC를 이용한 더블 스캔 컨버터 회로를 제공함에 그 목적이 있다.

상기의 목적을 달성하기 위하여 본 발명에 따른 동기 발생 IC를 이용한 더블 스캔 컨버터 회로는, R,G,B 아날로그 신호를 수신하여 디지탈 데이타로 데이타로 변환하는 A/D컨버터부와, 상기 A/D 컨버터부로부터의 비디오 데이타를 2중으로 스캔하는 더블 스캔 컨버터부와, 상기 더블 스캔 컨버터부를 거친 비디오 데이타를 다시 아날로그 신호로 변환하는 D/A 컨버터부와, 외부의 비디오 신호를 받아 동기 분리하는 동기분리부와, 외부 비디오 신호에 대응되는 동기신호를 발생하는 동기발생부와, 상기 동기분리부에서 입력된 복합동기신호로부터 수평드라이브신호를 분리하고 상기 동기발생부를 거쳐 입력된 내부의 수평드라이브신호와 비교하여 위상비교신호를 출력하는 외부동기제어부를 구비하여 된 점에 그 특징이 있다.

이와 같이 전용 IC가 아닌 일반 동기발생 IC를 사용하므로 내,외부 동기 겸용으로 더블 스캔을 할 수 있을 뿐만 아니라, 회로의 구현이 용이하여 다양한 회로에 응용할 수 있고 제품의 소형화가 가능해 진다.

이하 첨부된 도면을 참조하면서 본 발명의 실시예를 상세히 설명한다.

제4도에 본 발명에 따른 동기발생 IC를 이용한 더블 스캔 컨버터 회로의 회로구성도이다.

이를 참조하면, 본 발명에 따른 동기발생 IC를 이용한 더블 스캔 컨버터 회로는 R,G,B 아날로그 신호를 각각 수신하여 디지탈 데이타로 변환하는 A/D컨버터(41a,41b,41c)가 마련되고, 그 A/D컨버터(41a,41b,41c)로부터의 비디오 데이타를 2중으로 스캔하는 더블 스캔 컨버터(42a,42b,42c)가 A/D컨버터(41a,41b,41c)에 각각 대응하여 설치된다. 그리고, 더블 스캔 컨버터(42a,42b,42c)를 거친 비디오 데이타를 다시 아날로그 신호로 변환하는 D/A컨버터(43)가 마련되며, 외부의 비디오 신호를 받아 동기 분리하는 동기분리IC(44) 및 외부 비디오 신호에 대응되는 동기신호를 발생하는 동기발생IC(45)가 설치된다. 여기서, 이 동기발생IC(45)는 더블 스캔용의 전용 IC가 아니라 일반적인 범용 IC가 사용된다.

또한, 상기 동기분리IC(44)에서 입력된 복합동기신호로부터 수평 드라이브신호를 분리하고, 그 분리된 수평드라이브신호와 상기 동기발생IC(45) 및 멀티바이브레이터IC(48a,48b)를 거쳐 입력된 내부의 수평드라이브신호를 비교하여 위상비교신호를 출력하는 외부동기제어IC(46)가 설치된다. 부호 47은 디/플립플롭(D/FF)이다.

그러면, 이와 같이 구성된 본 발명의 동기발생IC를 이용한 더블 스캔 컨버터 회로의 작동관계에 대해 간략히 설명해 보기로 한다.

R, G, B의 아날로그 신호는 각각 A/D컨버터(41a,41b,41c)를 통해 디지탈 데이타로 변환된다. 변환된 디지탈 데이타는 더블 스캔 컨버터(42a,42b,42c)를 거쳐 D/A컨버터(43)로 입력되며, 여기서 디지탈 데이타는 다시 아날로그 신호로 변환된다. 이와 같은 일련의 과정에서, 상기 A/D컨버터(41a,41b,41c)의 기준 클럭과 라인 메모리IC의 "write" 클럭은 4fsc(14.318MHz)를 사용하고, D/A컨버터(43)의 기준클럭과 라인 메모리의 리드(read) 클럭은 8fsc(14.318MHz)를 사용한다. 따라서, 1번 사용된 데이타를 같은 시간에 2번 판독함으로써 더블 스캔이 이루어지게 된다.

한편, 비디오 신호는 동기분리IC(44)로 입력되고, 동기분리IC(44)로부터 출력된 복합동기신호는 외부동기제어IC(46)로 입력된다. 그러면 외부동기제어IC(46)는 입력된 복합동기신호로부터 수평드라이브신호를 분리하고, 그 분리된 수평드라이브신호와 동기발생IC(45) 및 멀티바이브레이터(48a,48b)를 거쳐 입력된 내부의 수평드라이브신호를 비교하여 위상비교신호를 출력하게 된다. 이 위상비교신호는 PLL(Phase Locked Loop) 및 VCXO회로로 입력되고, 이에 따라 외부 비디오 신호에 록킹된 28.636MHz의 클록이 발생된다. 이 28.636MHz의 클록은 디/플립플롭(47)으로 입력되며, 디/플립플롭(47)에서는 다시 14.318MHz의 클록이 발생된다. 이 14.318MHz의 클록은 동기발생IC(45)를 구동하는 기준클록이 된다. 따라서, 동기발생IC(45)에서 출력된 여러 타이밍 신호들은 외부에서 입력된 비디오 신호에 록킹된다. 이것은 결구 다양한 회로에 응용할 수 있음을 의미한다.

이상의 설명에서와 같이 본 발명에 따른 동기발생IC를 이용한 더블 스캔 컨버터회로는 더블 스캔용의 IC로 범용 IC를 사용하므로 회로구현이 용이하고, 복합동기 비디오 신호를 사용하여 록킹시킬 수 있으므로 다양한 회로에 응용할 수 있는 장점이 있다.

Claims

R,G,B 아날로그 신호를 수신하여 디지탈 데이타로 변환하는 A/D 컨버터부와, 상기 A/D 컨버터부로부터의 비디오 데이타를 2중으로 스캔하는 더블 스캔 컨버터부와, 상기 더블 스캔 컨버터부를 거친 비디오 데이타를 다시 아날로그 신호로 변환하는 D/A 컨버터부와, 외부의 비디오 신호를 받아 동기 분리하는 동기분리부와, 외부 비디오 신호에 대응되는 동기신호를 발생하는 동기발생부와, 상기 동기분리부에서 입력된 복합동기신호로부터 수평드라이브신호와 비교하여 위상비교신호를 출력하는 외부동기제어부를 구비하여 된 것을 특징으로 하는 동기발생 IC를 이용한 더블 스캔 컨버터회로.
제1항에 있어서, 상기 외부동기제어부와 동기발생부 사이에 VCXO 및 D/FF 회로를 더 구비하여 된 것을 특징으로 하는 동기발생 IC를 이용한 더블 스캔 컨버터회로.
제1항에 있어서, 상기 외부동기제어부와 동기발생부 사이에 멀티바이브레이터IC를 더 구비하여 된 것을 특징으로 하는 동기발생 IC를 이용한 더블 스캔 컨버터회로.