KR100345327B1 - 주사 변환 회로 - Google Patents

주사 변환 회로 Download PDF

Info

Publication number
KR100345327B1
KR100345327B1 KR1019950052224A KR19950052224A KR100345327B1 KR 100345327 B1 KR100345327 B1 KR 100345327B1 KR 1019950052224 A KR1019950052224 A KR 1019950052224A KR 19950052224 A KR19950052224 A KR 19950052224A KR 100345327 B1 KR100345327 B1 KR 100345327B1
Authority
KR
South Korea
Prior art keywords
digital
analog
video signal
dual port
conversion circuit
Prior art date
Application number
KR1019950052224A
Other languages
English (en)
Other versions
KR970056796A (ko
Inventor
김정세
Original Assignee
삼성탈레스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성탈레스 주식회사 filed Critical 삼성탈레스 주식회사
Priority to KR1019950052224A priority Critical patent/KR100345327B1/ko
Publication of KR970056796A publication Critical patent/KR970056796A/ko
Application granted granted Critical
Publication of KR100345327B1 publication Critical patent/KR100345327B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/22—Arrangements affording multiple use of the transmission path using time-division multiplexing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25431—Dual Port memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

복수의 병렬로 입력되는 영상 신호를 시분할 다중화시켜 1개의 영상 신호로 출력하는 주사 변환 회로가 개시된다.
본 발명에 따른 주사 변환 회로는 입력되는 영상 신호의 개수에 상응하는 개수의 아날로그 디지털 변환기를 구비하며 입력되는 영상 신호를 디지털 영상 신호로 변환시켜 주는 아날로그 디지털 변환부; 입력되는 영상 신호의 개수에 상응하는 개수의 듀얼 포트 메모리를 구비하며 상기 아날로그 디지털 변환부에서 출력되는 디지털 영상 신호를 저장하였다가, 시분할로 출력하는 듀얼 포트 메모리부; 상기 듀얼 포트 메모리부에서 시분할로 출력되는 디지털 영상 신호를 래치하고 상기 아날로그 디지털 변환부에 입력되는 영상 신호의 주기에 따라 출력하는 래치부; 및 상기 래치부에서 출력되는 디지털 영상 신호를 아날로그 변환시켜 출력하는 디지털 아날로그 변환부를 포함함을 특징으로 한다.
본 발명에 따른 주사 변환 회로는 종래의 주사 변환 회로에 비해 그 구성이 간단하게 되는 것으로써 잡음에 강인한 특성을 갖는다.

Description

주사 변환 회로
본 발명은 복수의 병렬로 입력되는 영상 신호를 시분할 다중화시켜 1개의 영상 신호로 재배열하여 출력하는 주사 변환 회로에 관한 것이다.
RS-170 규격에 따른 영상 신호는 한 수평 주사선의 주사 주기가 63.492㎲이고, 블랭크 기간을 제외한 50㎲ 내의 기간에 유효 영상 신호가 표함되는 5개의 영상 신호가 시분할 다중화된 신호이다.
복수의 영상 신호를 입력하고, 이들을 시분할 다중화시켜 RS-170 규격을 만족시키는 영상 신호로 변환시키기 위하여 주사 변환 회로가 사용된다.
종래의 RS-170 규격에 의한 영상 신호를 발생하는 주사 변환 회로가 제1도에 도시된다. 제2도에 도시된 장치는 5개의 영상 신호를 병렬로 입력하여 RS-170 규격에 따르는 영상 신호를 출력하는 예를 보이는 것이다.
제1도에 도시된 장치는 아날로그 디지털 변환부(10), 스위치부(12), 뱅크 메모리부(14), 래치부(16), 멀티플렉싱부(18), 그리고 디지털 아날로그 변환부(19)를 구비한다.
아날로그 디지털 변환부(10)는 입력되는 영상 신호를 디지털 영상 신호로 변환시켜 주는 것으로서 각각의 입력 영상 신호를 처리하는 5개의 아날로그 디지털 변환기(이하 A/D변환기라 함)(10a, 10b, 10c, 10d, 10e)을 구비한다.
뱅크 메모리부(14)는 아날로그 디지털 변환부(10)에서 출력되는 디지털 영상 신호를 저장 및 독출하는 것으로서 각각의 디지털 영상 신호를 처리하는 5개의 뱅크 메모리(14a, 14b, 14c, 14d, 14e)를 구비한다. 여기서, 각각의 뱅크 메모리는 교번적으로 동작하는 두 개의 메모리(140, 142)를 구비한다.
스위치부(12)는 A/D변환기(10a, 10b, 10c, 10d, 10e)에서 출력되는 디지털 영상 신호를 수평 주기마다 교번적으로 메모리(140, 142)에 제공하는 것으로서 A/D변환기(10a, 10b, 10c, 10d, 10e)에서 출력되는 디지털 영상 신호를 각각 처리하는 5개의 스위치(12a, 12b, 12c, 12d, 12e)를 구비한다.
래치부(16)는 뱅크 메모리부(14)에서 출력되는 디지털 영상 신호를 래치하는 것으로서 각각의 디지털 영상 신호를 처리하는 래치(16a, 16b, 16c, 16d, 16e)를 구비한다.
멀티플렉서부(18)는 각각의 래치(16a, 16b, 16c, 16d, 16e)에서 시분할로 출력되는 디지털 영상 신호를 멀티플렉싱하는 것이다.
디지털 아날로그 변환부(19)는 래치부(14)에서 출력되는 멀티플렉싱된 디지털 영상 신호를 아날로그 변환시켜 RS-170 규격에 따르는 영상 신호를 출력한다.
제1도에 도시된 바와 같은 종래의 주사 변환 회로는 그 구성이 복잡하여 잡음에 민감하다는 단점이 있다.
또한, 하드웨어 비용의 상승 및 장치의 레이아웃(layout)이 커지는 등의 문제점도 있다.
본 발명은 상기의 문제점을 해결하기 위하여 안출된 것으로서 잡음에 대하여 강인한 특성을 갖는 주사 변환 회로를 제공하는 것에 있다.
본 발명의 다른 목적은 비용이 저렴하고 장치의 레이아웃이 적어진 주사 변환 회로를 제공하는 것에 있다.
상기의 목적을 달성하는 본 발명에 따른 주사 변환 회로는
복수의 영상 신호를 시분할 다중화하여 하나의 영상 신호로 변환시켜 출력하는 주사 변환 회로에 있어서,
입력되는 영상 신호의 개수에 상응하는 개수의 아날로그 디지털 변환기를 구비하며 입력되는 영상 신호를 디지털 영상 신호로 변환시켜 주는 아날로그 디지털 변환부;
입력되는 영상 신호의 개수에 상응하는 개수의 듀얼 포트 메모리를 구비하며 상기 아날로그 디지털 변환부에서 출력되는 디지털 영상 신호를 저장하였다가, 시분할로 출력하는 듀얼 포트 메모리부;
상기 듀얼 포트 메모리부에서 시분할로 출력되는 디지털 영상 신호를 래치하고 상기 아날로그 디지털 변환부에 입력되는 영상 신호의 주기에 따라 출력하는 래치부; 및
상기 래치부에서 출력되는 디지털 영상 신호를 아날로그 변환시켜 출력하는 디지털 아날로그 변환부를 포함함을 특징으로 한다. 이하 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제2도는 본 발명에 따른 주사 변환 회로의 일 실시 예를 보이는 것이다. 제2도에 도시된 장치는 5개의 영상 신호를 병렬로 입력하여 RS-170 규격에 따르는 영상 신호를 출력하는 예를 보이는 것이다.
제2도에 도시된 장치는 아날로그 디지털 변환부(20), 듀얼 포트 메모리부 (22), 래치부(24), 그리고 디지털 아날로그 변환부(26)를 구비한다.
아날로그 디지털 변환부(20)는 입력되는 영상 신호를 디지털 영상 신호로 변환시켜 주는 것으로서 각각의 입력 영상 신호를 처리하는 5개의 아날로그 디지털 변환기(이하 A/D변환기라 함)(20a, 20b, 20c, 20d, 20e)을 구비한다.
듀얼 포트 메모리부(22)는 아날로그 디지털 변환부(20)에서 출력되는 디지털 영상 신호를 저장 및 독출하는 것으로서 각각의 디지털 영상 신호를 처리하는 5개의 듀얼 포트 메모리(22a, 22b, 22c, 22d, 22e)를 구비한다.
래치부(24)는 듀얼 포트 메모리부(22)에서 시분할로 출력되는 디지털 영상 신호를 래치하고, 이를 출력하는 것이다.
디지털 아날로그 변환부(26)는 래치부(24)에서 출력되는 멀티플렉싱된 디지털 영상 신호를 아날로그 변환시켜 RS-170 규격에 따르는 영상 신호를 출력한다.
제2도에 도시된 장치의 동작을 상세히 설명한다. A/D변환기(20a, 20b, 20c, 20d, 20e)에는 동기된 아날로그 영상 신호들이 각각 입력된다.
입력된 아날로그 영상 신호들은 A/D변환기(20a, 20b, 20c, 20d, 20e)를 통하여 디지털 영상 신호로 변환되어 듀얼 포트 메모리(22a, 22b, 22c, 22d, 22e)에 제공된다.
주지하는 바와 같이 듀얼 포트 메모리(dual port memory)는 각각 입력 및 출력에 제공되는 두 개의 포트를 구비하며 독립적인 입출력이 가능한 메모리이다. 따라서, 듀얼 포트 메모리는 동시에 기입 및 독출하는 것이 가능하다.
A/D변환기(20a, 20b, 20c, 20d, 20e)에서 제공되는 디지털 영상 신호는 각각의 대응되는 듀얼 포트 메모리(22a, 22b, 22c, 22d, 22e)에 기록된다. 이때 듀얼 포트 메모리(22a, 22b, 22c, 22d, 22e)의 기록 주기는 입력 영상 신호의 주기와 같다.
듀얼 포트 메모리(22a, 22b, 22c, 22d, 22e)에 기록된 신호는 순차적으로 독출되어 래치부(24)에 제공된다. 이때 각각의 듀얼 포트 메모리(22a, 22b, 22c, 22d, 22e)에 저장된 내용은 입력 영상 신호의 유효 영상 신호 구간을 1/5로 분할한 기간에 순차적으로 독출된다.
따라서, 래치부(24)에 기록되는 영상 신호는 입력 영상 신호의 수평 주사기간 동안 5개의 영상 신호가 들어가 있는 신호가 된다.
디지털 아날로그 변환부(26)는 래치부(24)로부터 독출되는 디지털 영상 신호를 아날로그 신호로 변환시켜 출력한다. 이때 래치부(24)의 독출 주기는 입력 영상신호의 주기와 동일하다.
제3도는 제2도에 도시된 장치에 있어서 입출력 영상 신호, 듀얼 포트 메모리 (22a, 22b, 22c, 22d, 22e)의 리드 신호 및 라이트 신호의 동기 관계를 보이는 도면이다. 제3A도에 도시된 것은 입력 영상 신호이고, 제3B도에 도시된 것은 아날로그 디지털 변환부의 샘플링 및 듀얼 포트 메모리의 기록 동작을 제어하는 신호이고, 제3C도에 도시된 것은 RS-170규격에 따른 출력 영상 신호이고, 제3D도에 도시된 것은 듀얼 포트 메모리의 독출 동작을 제어하는 신호이다.
상술한 바와 같이 본 발명에 따른 주사 변환 회로는 종래의 주사 변환 회로에 비해 그 구성이 간단하게 되는 것으로써 잡음에 강인한 특성을 갖는다.
또한, 본 발명에 따른 주사 변환 회로는 장치의 레이아웃이 적어지므로 설치 공간을 유효하게 사용할 수 있게 하는 효과를 갖는다.
제1도는 종래의 주사 변환 회로의 구성을 보이는 블록도이다.
제2도는 본 발명에 따른 주사 변환 회로의 구성을 보이는 블록도이다.
제3도는 제2도에 도시된 장치에 있어서 입출력 영상 신호, 리드 신호, 라이트 신호의 동기 관계를 보이는 도면이다.

Claims (1)

  1. 복수의 영상 신호를 시분할 다중화하여 하나의 영상 신호로 변환시켜 출력하는 주사 변환 회로에 있어서,
    입력되는 영상 신호의 개수에 상응하는 개수의 아날로그 디지털 변환기를 구비하며 입력되는 영상 신호를 디지털 영상 신호로 변환시켜 주는 아날로그 디지털 변환부;
    입력되는 영상 신호의 개수에 상응하는 개수의 듀얼 포트 메모리를 구비하며 상기 아날로그 디지털 변환부에서 출력되는 디지털 영상 신호를 저장하였다가, 시분할로 출력하는 듀얼 포트 메모리부;
    상기 듀얼 포트 메모리부에서 시분할로 출력되는 디지털 영상 신호를 래치하고 상기 아날로그 디지털 변환부에 입력되는 영상 신호의 주기에 따라 출력하는 래치부; 및
    상기 래치부에서 출력되는 디지털 영상 신호를 아날로그 변환시켜 출력하는 디지털 아날로그 변환부를 포함하는 주사 변환 회로.
KR1019950052224A 1995-12-19 1995-12-19 주사 변환 회로 KR100345327B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950052224A KR100345327B1 (ko) 1995-12-19 1995-12-19 주사 변환 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950052224A KR100345327B1 (ko) 1995-12-19 1995-12-19 주사 변환 회로

Publications (2)

Publication Number Publication Date
KR970056796A KR970056796A (ko) 1997-07-31
KR100345327B1 true KR100345327B1 (ko) 2002-12-16

Family

ID=37488560

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950052224A KR100345327B1 (ko) 1995-12-19 1995-12-19 주사 변환 회로

Country Status (1)

Country Link
KR (1) KR100345327B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100004822A (ko) * 2008-07-04 2010-01-13 서정일 누룽지 제조 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910006159A (ko) * 1989-09-25 1991-04-27 나까하라 쯔네오 광파이버용 고순도석영 모재제조용 가열로
JPH06292239A (ja) * 1993-03-31 1994-10-18 Toshiba Corp テレビジョン信号処理装置
JPH06292078A (ja) * 1993-03-31 1994-10-18 Sanyo Electric Co Ltd 分割動画モニタ装置
KR940023195A (ko) * 1993-03-31 1994-10-22 정석 멀티비젼 시스템의 화상처리 메모리 회로
KR100243364B1 (ko) * 1994-10-29 2000-02-01 유무성 동기 발생 ic를 이용한 더블 스캔 컨버터 회로
KR100273786B1 (ko) * 1992-10-06 2000-12-15 야스카와 히데아키 화상처리장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910006159A (ko) * 1989-09-25 1991-04-27 나까하라 쯔네오 광파이버용 고순도석영 모재제조용 가열로
KR100273786B1 (ko) * 1992-10-06 2000-12-15 야스카와 히데아키 화상처리장치
JPH06292239A (ja) * 1993-03-31 1994-10-18 Toshiba Corp テレビジョン信号処理装置
JPH06292078A (ja) * 1993-03-31 1994-10-18 Sanyo Electric Co Ltd 分割動画モニタ装置
KR940023195A (ko) * 1993-03-31 1994-10-22 정석 멀티비젼 시스템의 화상처리 메모리 회로
KR100243364B1 (ko) * 1994-10-29 2000-02-01 유무성 동기 발생 ic를 이용한 더블 스캔 컨버터 회로

Also Published As

Publication number Publication date
KR970056796A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
US6684275B1 (en) Serial-to-parallel/parallel-to-serial conversion engine
GB2221368A (en) Frame converter using a dual-port random access memory
KR940006361B1 (ko) 반도체 기억장치 및 그 제어방법
KR100345327B1 (ko) 주사 변환 회로
JPH05100946A (ja) 半導体記憶装置
KR970022794A (ko) 다중 채널 공유 회로 데이터 처리 시스템내의 데이터 지연을 감소시키기 위한 방법 및 장치
KR890702153A (ko) 2x2 윈도우 구조를 가진 병렬파이프라인 영상처리기
US4632001A (en) Polyphonic electronic musical instrument performing D/A conversion of tone waveshape data
US4500986A (en) Asymmetrical time division matrix apparatus
KR0120934Y1 (ko) 디지탈 영상메모리의 병렬직렬 변환 출력장치
JPH0334799Y2 (ko)
KR970057687A (ko) 피디피 티브이(pdp tv)의 메모리 장치
KR850008075A (ko) 통신 시스템
KR100222065B1 (ko) 디지탈 신호 확장방법
KR900702662A (ko) 엔코더의 내삽회로
KR970003104B1 (ko) 움직임 보상 회로
KR910009064A (ko) 모자이크 효과 발생 장치
KR920008328B1 (ko) Tv 수상기에서의 2중 주사장치
JPH06121121A (ja) 画像読み取り装置
SU1377888A1 (ru) Устройство дл приема и воспроизведени телеизмерений
KR890017954A (ko) 텔리비젼이나 비디오 테이프 레코오더의 자화면 확대 및 축소 회로와 방법
JP2871688B2 (ja) ディジタル信号の多重化回路と多重分離回路
KR100188678B1 (ko) 매크로 블록 컨버터 및 그에 적합한 어드레싱 방법
JPH02210979A (ja) 映像水平サイズ変換回路
KR930018465A (ko) 비디오 메모리의 데이타리드장치 및 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050704

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee