KR950003393B1 - 티유(tu) 단위 스위칭을 위한 티디엠(tdm) 버스형 시분할 스위치 - Google Patents

티유(tu) 단위 스위칭을 위한 티디엠(tdm) 버스형 시분할 스위치 Download PDF

Info

Publication number
KR950003393B1
KR950003393B1 KR1019920026092A KR920026092A KR950003393B1 KR 950003393 B1 KR950003393 B1 KR 950003393B1 KR 1019920026092 A KR1019920026092 A KR 1019920026092A KR 920026092 A KR920026092 A KR 920026092A KR 950003393 B1 KR950003393 B1 KR 950003393B1
Authority
KR
South Korea
Prior art keywords
time division
switching
tdm bus
address
time
Prior art date
Application number
KR1019920026092A
Other languages
English (en)
Other versions
KR940016223A (ko
Inventor
엄두섭
김재근
Original Assignee
재단법인 한국전자통신연구소
양승택
한국전기통신공사
조백제
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인 한국전자통신연구소, 양승택, 한국전기통신공사, 조백제 filed Critical 재단법인 한국전자통신연구소
Priority to KR1019920026092A priority Critical patent/KR950003393B1/ko
Publication of KR940016223A publication Critical patent/KR940016223A/ko
Application granted granted Critical
Publication of KR950003393B1 publication Critical patent/KR950003393B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/08—Time only switching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13299—Bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

내용 없음.

Description

티유(TU) 단위 스위칭을 위한 티디엠(TDM) 버스형 시분할 스위치
제 1 도는 본 발명에 의한 시분할 스위치의 일실시예 구성 블럭도.
* 도면의 주요부분에 대한 부호의 설명
10 : 멀티플렉서 20 : 연결 메모리
30 : 타입슬롯 카운터 40 : 디코더
50 : 데이타 레지스터 51 내지 53 : 8비트 데이타 레지스터
본 발명은 동기식 다중 계위(SDH : Synchronous Digital Hierachy)에서 사용되는 신호인 TU11(TU 포인터+VC11) 및 TU12(TU 포인터+VC12) 신호의 스위칭을 위한 시분할 스위치에 관한 것이다.
종래의 경우, 대부분의 시부할 스위치(Time Division Switch)는 TMD(Time Division Multiplexing) 데이타를 데이타 메모리(Data Memory)에 저장한 후, 읽어가는 방식을 채용하고 있다.
따라서, 상기 데이타 메모리에 상기 데이타를 저장하고 인출하는 데에는 통상적으로 한 프레임 이상의 스위칭시간이 소요되어 전송지연이 발생되는 문제점을 내포하고 있었다.
본 발명은 상기 종래의 문제점을 배제시키기 위해 안출된 것으로서, 티디엠(TMD) 버스 상태에서 직접 채널을 래치하여 티유(TU)단위 스위칭에 필요한 시간을 최소화하는 티디엠(TDM) 버스형 시부할 스위치를 제공함에 그 목적을 두고 있다.
본 발명은 상기 목적을 달성하기 위하여, 동기식 다중 계위(SDH)에서 사용되는 신호의 스위칭을 위한 티유(TU) 단위 스위칭을 위한 티디엠(TDM) 버스형 시분할 스위치에 있어서, 다수의 채널로 부터 티유(TU) 신호를 입력하여 시분할 다중화하는 시분할 다중화 수단 ; 중앙처리장치 인터페이스(도시되지 않음)에 연결되어 있으며, 상기 각 채널에 대해 각각 소정크기의 메모리 영역과 어드레스를 할당하고 있는 연결 메모리 수단 ; 프레임 주기로 생성한 채널 번호를 상기 연결 메모리 수단의 읽기 어드레스로 제공하는 타임슬롯 카운터 수단 ; 타임슬롯 마다 읽혀진 어드레스를 입력으로 하여, 상기 채널 수만큼 타임슬롯 단위의 제어신호를 출력하는 디코딩 수단 ; 및 상기 시분할 다중화 수단의 출력단에 공통 접속되어 있고, 상기 디코딩 수단의 각 채널을 위해 할당되어 있는 각각의 출력라인에 각각 하나씩 연결되는 다수의 8비트 데이타 래치수단을 포함하고 있는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
제 1 도는 본 발명에 의한 시분할 스위치의 일실시예 구성 블럭도로서, 도면에서 10은 멀티플렉서, 20은 연결 메모리, 30은 타임슬롯 카운터, 40은 디코더, 50을 데이타 레지스터, 51 내지 53은 8비트 데이타 레지스터를 각각 나타낸 것이다.
본 발명에 의한 티유(TU) 단위 스위칭을 위한 티디엠(TDM) 버스형 시분할 스위치는 도면에 도시한 바와 같이, 다수의 채널로 부터 티유(TU) 신호를 입력하열 다중화하는 멀티플렉서(10)와, 중앙처리장치(CPU) 인터페이스(도시되지 않음)에 연결되어 있으며, 상기 각 채널에 대해 각각 소정크기의 메모리 영역과 어드레스를 할당하고 있는 연결 메모리(Connect Memory)(20)와, 프레임 주기로 생성한 채널 번호를 상기 연결 메모리(20)의 읽기 어드레스로 제공하는 타임슬롯 카운터(Time Slot Counter)(30)와, 타임슬롯마다 읽혀진 어드레스를 입력으로 하여, 구비된 8비트 데이타 레지스터에 대응하는 타임슬롯 단위의 제어신호(Dec O-Dec N)를 출력하는 디코더(40)와, 상기 멀티플렉서(10) 출력단에 공통 접속되어 있고, 상기 디코더(40)의 각 채널을 위해 할당되어 있는 각각의 출력라인에 각각 하나씩 연결되는 다수의 8비트 데이타 레지스터(50)를 구비하고 있다.
본 발명의 일실시예에서 사용한 TDM 버스의 속도는 25.056Mb/s로서, 프레임 상에 존재하는 오버헤드를 제외한 경우, TU11 신호(216Kb/s)일때에는 초대 112채널을, TU12 신호(288Kb/s)일때에는 최대 84채널을 스위칭할 수 있다. 그리고 본 발명에서는 일반적인 CPU 인터페이스를 통하여 상기 연결 메모리(Connect Memory)(20)에 입력 TU 단위 채널들이 래치될 8비트 데이타 레지스터(50)의 어드레스를 쓴다.
또한, 타임슬롯 카운터(30)에서 프레임 주기로 생성한 채널 번호를 연결 메모리의 읽기 어드레스로 사용하여, TDM 버스에 존재하는 각각의 입력 TU 단위 채널들이 상기 어드레스에 따라 지정된 특정 8비트 데이타 레지스터(51 내지 53)에 래치되도록 한다. 그리고, 타임슬롯마다 읽혀진 8비트 데이타 레지스터(51 내지 53)의 어드레스를 상기 디코더(40)의 입력으로 하여, 해당 8비트 데이타 레지스터에 대응하는 제어신호(Dec O~Dec N)를 타임슬롯 단위로 출력할 수 있도록 한다. 따라서, 종래의 경우 필수적으로 요구되던 데이타 메모리를 배재한 상태에서 용이하게 스위칭 동작을 수행할 수 있게 한다.
따라서, 상술한 바와 같이 구성 및 동작되는 본 발명은, 종래의 데이타 메모리를 사용하는 넌블럭킹 스위칭시에, 적어도 한 프레임의 스위칭 시간이 불가피하게 필요하던 것에 반해, TDM 버스형 시분할 스위치를 채택함으로써 티유(TU) 단위 스위칭을 위해 필요한 시간을 극소화하는 효과를 갖는다.

Claims (1)

  1. 동기식 다중 계위(SDH)에서 사용되는 신호의 스위칭을 위한 티유(TU) 단위 스위칭을 위한 티디엠(TDM) 버스형 시분할 스위치에 있어서, 다수의 채널로 부터 티유(TU) 신호를 입력하여 시분할 다중화하는 시분할 다중화 수단(10) ; 중앙처리장치 인터페이스(도시되지 않음)에 연결되어 있으며, 상기 각 채널에 대해 각각 소정크기의 메모리 영역과 어드레스를 할당하고 있는 연결 메모리 수단(20) ; 프레임 주기로 생성한 채널 번호를 상기 연결 메모리 수단(20)의 읽기 어드레스로 제공하는 타임슬롯 카운트 수단(30) ; 타임슬롯마다 읽혀진 어드레스를 입력으로 하여, 상기 채널수 만큼 타임슬롯 단위의 제어신호(Dec O~Dec N)를 출력하는 디코딩 수단(40) ; 및 상기 시분할 다중화 수단(10)의 출력단에 공통 접속되어 있고, 상기 디코딩 수단(40)의 각 채널을 위해 할당되어 있는 각각의 출력라인에 각각 하나씩 연결되는 다수의 8비트 데이타 래치수단(50) ; 을 포함하고 있는 것을 특징으로 하는 티유(TU) 단위 스위칭을 위한 티디엠(TDM) 버스형 시분할 스위치.
KR1019920026092A 1992-12-29 1992-12-29 티유(tu) 단위 스위칭을 위한 티디엠(tdm) 버스형 시분할 스위치 KR950003393B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920026092A KR950003393B1 (ko) 1992-12-29 1992-12-29 티유(tu) 단위 스위칭을 위한 티디엠(tdm) 버스형 시분할 스위치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920026092A KR950003393B1 (ko) 1992-12-29 1992-12-29 티유(tu) 단위 스위칭을 위한 티디엠(tdm) 버스형 시분할 스위치

Publications (2)

Publication Number Publication Date
KR940016223A KR940016223A (ko) 1994-07-22
KR950003393B1 true KR950003393B1 (ko) 1995-04-12

Family

ID=19347224

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920026092A KR950003393B1 (ko) 1992-12-29 1992-12-29 티유(tu) 단위 스위칭을 위한 티디엠(tdm) 버스형 시분할 스위치

Country Status (1)

Country Link
KR (1) KR950003393B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100366790B1 (ko) * 2000-08-26 2003-01-09 엘지전자 주식회사 동기식 전송장치의 계위단위 스위치

Also Published As

Publication number Publication date
KR940016223A (ko) 1994-07-22

Similar Documents

Publication Publication Date Title
US4206322A (en) Time-division switching system for multirate data
US4771419A (en) Method of and switch for switching information
US4603416A (en) (Time division multiplex) switching system for routing trains of constant length data packets
US3678205A (en) Modular switching network
KR850000160A (ko) 시분할 다중화 스위칭 시스템 및 그 방법
CA1216677A (en) Data format converter
US4485468A (en) Control word generation method and source facilities for multirate data time division switching
CA1251582A (en) Method and device for converting digital channel multiframes into packet multiframes
US4178483A (en) Time-division switching telephone exchange comprising a service signal sender
KR950003393B1 (ko) 티유(tu) 단위 스위칭을 위한 티디엠(tdm) 버스형 시분할 스위치
US4833670A (en) Cross-point bit-switch for communication
US6680939B1 (en) Expandable router
GB1370319A (en) Time switch for time-division multiplex systems
US4101737A (en) Control arrangement in a time-space-time (t-s-t) time division multiple (t.d.m.) telecommunication switching system
US5363378A (en) Channel data transmission system
US5892760A (en) Device for binary data transfer between a time-division multiplex and a memory
KR950005573B1 (ko) 티디엠(tdm) 버스형 시분할 스위치의 브로드캐스팅 회로
KR100248395B1 (ko) 디지털 통신용 채널 부호기 설계방법
US3809819A (en) Tdm switching apparatus
US4158108A (en) Digital data resynchronization device
US3657698A (en) Signalling supervision unit
US4218588A (en) Digital signal switching system
GB1369685A (en) Time-division multiplex switching circuitry
KR100246999B1 (ko) Ds-1e급 신호의 다중화를 위한 프레임 발생장치
DE3374256D1 (en) Shift register arrangement and data transmission system comprising such an arrangement

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030408

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee