KR950005573B1 - 티디엠(tdm) 버스형 시분할 스위치의 브로드캐스팅 회로 - Google Patents
티디엠(tdm) 버스형 시분할 스위치의 브로드캐스팅 회로 Download PDFInfo
- Publication number
- KR950005573B1 KR950005573B1 KR1019920026121A KR920026121A KR950005573B1 KR 950005573 B1 KR950005573 B1 KR 950005573B1 KR 1019920026121 A KR1019920026121 A KR 1019920026121A KR 920026121 A KR920026121 A KR 920026121A KR 950005573 B1 KR950005573 B1 KR 950005573B1
- Authority
- KR
- South Korea
- Prior art keywords
- division switch
- type time
- input
- tdm bus
- time division
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
내용 없음.
Description
제1도는 본 발명이 적용되는 시분할 스위치의 일실시예 구성 블럭도.
제2도는 본 발명에 의한 티디엠(TDM) 버스형 시분할 스위치의 브로드캐스팅 회로의 일실시예 구성을 도시한 개략도.
* 도면의 주요부분에 대한 부호의 설명
10 : 멀티플렉서 20 : 연결 메모리
30 : 타임슬롯 카운터 40 : 디코더
50 : 데이타 레지스터 60 : 브로드캐스팅 회로
51 내지 53 : 8비트 데이타 레지스터 61 내지 63 : Ex-NOR 게이트
64 : OR 게이트 65 : AND 게이트
66 : 멀티플렉서
본 발명은 SDH(Synchronous Digital Hierachy)에서 사용되는 신호인 TU11(TU 포인터+VC11) 및 TU12(TU 포인터+V12)신호를 스위칭하기 위한 티디엠(TDM)버스형 시분할 스위치(Time Division Switch)의 브로드캐스팅 회로에 관한 것이다.
종래의 경우, 대부분의 시분할 스위치(Time Division Switch)는 TDM(Time Division Multiplexing)데이타를 데이타 메모리(Data Memory)에 저장한 후, 읽어가는 방식을 채용하고 있었다. 따라서, 상기 데이타 메모리에 상기 데이타를 저장하고 인출하는 데에는 통상적으로 적어도 한 프레임 이상의 스위칭시간이 소요되고 전송 지연이 발생되었다. 그래서 이를 보완하게 위한 방안으로, 티디엠(TDM) 버스 상태에서 직접 채널을 래치하여 티유(TU) 단위 스위칭에 필요한 시간을 최소화하는 티디엠(TDM) 버스형 시분할 스위치에 대한 연구가 활발히 이루어지고 있다.
본원 출원인은 상기 스위칭시간이 소요되는 문제점을 해결하기 위한 방안으로 제1도의 티디엠(TDM) 버스형 시분할 스위치를 제안한 바 있다. 제1도는 본 발명이 적용되는 시분할 스위치의 일실시예 구성 블럭도로서, 도면에서 10은 멀티플렉서, 20은 연결 메모리, 30은 타임슬롯 카운터, 40은 디코더, 50은 데이타 레지스터, 51 내지 53은 8비트 데이타 레지스터를 각각 나타낸 것이다.
이는 도면에 도시한 바와 같이, 다수의 채널로부터 티유(TU)신호를 입력하여 다중화하는 멀티플렉서(10)와, 중앙처리장치(CPU)인터페이스(도시되지 않음)에 연결되어 있으며, 상기 각 채널에 대해 각각 소정크기의 메모리 영역과 어드레스를 할당하고 있는 연결 메모리(Connect Memory)(20)와, 프레임 주기로 생성한 채널 번호를 상기 연결 메모리(20)의 읽기 어드레스로 제공하는 타임 슬롯 카운터(Time Slot Counter)(30)와, 타임슬롯 마다 읽혀진 어드레스를 입력으로 하여, 구비된 8비트 데이타 레지스터에 대응하는 타임슬롯 단위의 제어신호(Dec O∼Dec N)를 출력하는 디코더(40)와, 상기 멀티플렉서(10)출력단에 공통 접속되어 있고, 상기 디코더(40)의 각 채널을 위해 할당되어 있는 각각의 출력라인에 각각 하나씩 연결되는 다수의 8비트 데이타 레지스터(50)를 구비하고 있다.
여기에서 사용된 TDM 버스의 속도는 25.056 Mb/s로서, 프레임상에 존재하는 오버헤드를 제외한 경우, TU11 신호(216 Kb/s)일때에는 최대 112 채널을, TU12 신호(288 Kb/s)일때에는 최대 84 채널을 스위칭할 수 있는 것이다. 그리고 여기에서는 일반적인 CPU 인터페이스를 통하여 상기 연결 메모리(Connect Memory)(20)에 입력 TU단위 채널들이 래치될 8비트 데이타 레지스터(50)의 어드레스를 쓰도록 하고 있다. 또한, 타임 슬롯 카운터(30)에서 프레임 주기로 생성한 채널 번호를 연결 메모리의 읽기 어드레스로 사용하여, TDM 버스에 존재하는 각각의 입력 TU 단위 채널들이 상기 어드레스에 따라 지정된 특정 8비트 데이타 레지스터(51 내지 53)에 래치되도록 한다. 그리고, 타임슬롯 마다 읽혀진 8비트 데이타 레지스터(51 내지 53)의 어드레스를 상기 디코더(40)의 입력으로 하여, 해당 8비트 데이타 레지스터에 대응하는 제어신호(Dec O∼Dec N)를 타임슬롯 단위로 출력할 수 있도록 한다. 따라서 별도의 데이타 메모리를 배제한 상태에서도 용이하게 스위칭 동작을 수행할 수 있게 한다.
그리고, 기존의 경우(시분할 스위치가 TDM 데이타를 데이타에 저장한 후 읽어가는 방식을 사용)에는 특정 채널을 브로드캐스팅하기 위한 특별한 노력이 필요치 않았다. 예를들어 채널 2를 1, 7 및 채널 9로 브로드캐스팅(Broadcasting)하고저 한다면, 연결 메모리의 어드레스 1, 어드레스 7 및 어드레스 9에 모두 "2"값을 쓰기하면 되었다.
그러나, 상기한 바와 같은 TDM 버스형 시분할 스위치에서는 입력 TDM 데이타가 데이타 메모리에 저장되지 않기 때문에, 특정 채널을 브로드캐스팅하기 위해서는 부가적인 회로가 반드시 필요하다.
본 발명은 상기의 요구에 따라 안출된 것으로서, 티디엠(TDM)버스 상태에서 직접 채널을 래치하여 티유(TU) 단위 스위칭에 필요한 시간을 최소화하는 티디엠(TDM) 버스형 시분할 스위치가 모든 채널에 대해 브로드캐스팅(Broadcasting) 할 수 있도록 하기 위하여, 간단한 구조로 구성하는 티디엠(TDM) 버스형 시분할 스위치의 브로드캐스팅 회로를 제공함에 그 목적을 두고 있다.
본 발명은 상기 목적을 달성하기 위하여, 연결 메모리를 구비하고 있는 티디엠(TDM) 버스형 시분할 스위치의 모든 채널에 대해 브로드캐스팅(Broadcasting)할 수 있도록, 상기 티디엠(TDM) 버스형 시분할 스위치의 채널 수 만큼 구비되며, 디코더의 어느 한 출력단 및 해당 채널의 어느 한 8비트 데이타 레지스터 입력단간에 연결되는 브로드캐스팅 회로에 있어서, 상기 연결 메모리의 3비트 출력단에 각각 하나의 입력단이 연결되고, 각각의 다른 한 입력단으로는 해당 채널의 인식자(ID)를 입력하도록 연결된 제1 내지 제3배타적 부논리곱(EX-NOR) 수단; 상기 연결 메모리의 인에이블 출력단에 한 입력단이 연결되고, 상기 제1 내지 제3배타적 부논리곱(EX-NOR) 수단의 각 출력단에 세 입력단이 연결된 논리곱(AND)수단; 상기 연결 메모리의 3비트 출력단에 입력단이 연결된 논리합(OR)수단; 및 상기 디코더의 한 출력단과 상기 논리곱 수단의 출력단에 입력단이 연결되고 상기 논리합 출력단에 선택제어신호 입력단이 연결되며 그 출력단은 상기 티디엠(TDM) 버스형 시분할 스위치에 구비된 어느 한 데이타 레지스터에 연결되는 멀티플렉싱 수단을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
제2도는 본 발명에 의한 티디엠(TDM)버스형 시분할 스위치의 브로드캐스팅 회로의 일실시예 구성을 도시한 개략도로서, 도면에서 61 내지 63은 배타적 부논리곱(EX-NOR) 게이트, 64는 논리합(OR) 게이트, 65는 논리곱(AND) 게이트, 66은 멀티플렉서를 각각 나타낸 것이다.
도면에 도시된 바와 같이, 본 발명에 의한 티디엠(TDM)버스형 시분할 스위치의 브로드캐스팅 회로는 아래와 같은 구조로 동일하게 구성되며, 상기 티디엠(TDM) 버스형 시분할 스위치의 채널 수만큼 구비되며, 디코더(40)의 각 출력단 및 8비트 데이타 레지스터(50)간에 각각 연결되는 것이다. 이제 각 채널에 할당하는 구조를 살펴보면, 연결 메모리(20)의 3비트 출력단(D8, D9, D10) 에 각각 하나의 입력단이 연결되고, 각각은 다른 한 입력단으로는 해당 채널의 인식자(ID)를 입력하도록 연결된 3개의 배타적 부논리곱(EX-NOR) 게이트(61 내지 63)와, 상기 연결 메모리(20)의 인에이블 출력단(D7)에 한 입력단이 연결되고 상기 배타적 부논리곱(EX-NOR) 게이트(61 내지 63)의 각 출력단에 세 입력단이 연결된 논리곱(AND)게이트(65)와, 상기 연결 메모리(20)의 3비트 출력단(D8, D9, D10)에 입력단이 연결된 3입력 논리합(OR) 게이트(64)와, 상기 디코더(40)의 어느 한 출력단과 상기 논리합(OR) 게이트(64) 및 논리곱(AND) 게이트(65)의 출력단에 입력단이 연결되고 그 출력단은 상기 티디엠(TDM) 버스형 시분할 스위치에 구비된 어느 한 데이타 레지스터(50)에 연결되는 멀티플렉서(66)를 포함하여 구성된다.
본 발명이 적용된 TDM 버스형 시분할 스위치(제1도 참조)에서는 다음과 같이 동작한다.
예를들어, 입력 채널 1을 채널 112로 스위칭 하려면, CPU 인터페이스를 통하여 연결 메모리의 어드레스 1에 "112"(십진수)를 써야만 한다. 타임슬롯 1에 해당하는 시간에 타임슬롯 카운터 "1"값을 출력하고, 이 값이 연결 메모리의 읽기 어드레스로 사용되어 연결 메모리의 어드레스의 1에 있는 값 "112"(십진수)값이 출력된다. 그러면, 디코더에서는 타임슬롯 "1"인 시간에 디코더 출력중 Dec 112 단자만 "1"이 되고, 나머지 디코더 출력은 "0"이 되어, 입력 채널 1이 채널 112에 해당하는 8비트 데이타 레지스터에 래치되어 스위칭이 이루어진다. 따라서, 제1도에 있는 디코더가 일반적인 디코더 회로로만 구성된다면, 특정 채널을 브로드캐스팅 할 수 없다.
본 발명에서는 제1도의 디코더(40) 대신에 도면에서와 같이 구성하여, TDM 버스형 시분할 스위칭에서 특정 채널에 대한 브로드캐스팅 기능을 수행할 수 있도록 하였다.
제2도에서 D0∼D10 입력은 연결 메모리에서 매 타임슬롯 마다 출력되는 값을 나타낸 것이다. 그리고, ch#1 ID∼ch#112 ID 신호는 112개 신호 모두 3비트로 구성된다. 이 신호역시 연결 메모리에서 출력되나, 매 타임슬롯 마다 출력되는 값이 아니라, CPU인터페이스를 통하여 연결 메모리에 한번 쓰여지면, 다음에 새로이 쓸때까지 변하지 않고 남아 있는다.
앞서 데이타 메모리를 쓰는 시분할 스위치에서 예를 든것처럼 입력 채널 2를 채널 1, 채널 2 및 채널 9로 브로드캐스팅 하고저 한다면, 연결 메모리의 어드레스 2에 "0"∼"7"까지의 값중 "0"이 아닌 임의의 값을 D8∼D9 비트에 쓰고, 이와 동일한 값을 어드레스 1, 7, 9의 각각 ch#11 ID, ch#7 ID, ch#9 ID에 쓰면, Dec 1에 할당된 회로에서는 D8∼D10에 해당하는 값이 "0"이 아니기 때문에, OR 게이트(64)의 값이 "1"이 되어 2 : 1 멀티플렉서(MUX)(66)의 S 입력 단자가 "1"이 되어, B 입력 단자에 입력되는 값이 출력된다. 그리고, EX-NOR 게이트(61, 62, 63) 출력은 D8∼D10에 해당하는 ch#1 인식자(ID) 값이 동일하기 때문에 모두 "1"이 된다.
따라서 D7의 값이 "1"일 때 AND게이트(65)의 출력이 "1"이 된다. 마찬가지로, Dec 7, Dec 9에 해당하는 회로에는 동일한 동작을 하므로, 타임슬롯 2에서 동시에 Dec 1, Dec 7, Dec 9 값이 모두 "1"로 출력된다. 따라서, 입력 채널 2가 채널 1, 채널 7 및 채널 9에 할당된 8비트 레지스터 모두에 동시에 래치됨으로 브로드 캐스팅이 수행되는 것이다. 그러나, 특정 채널에 대한 브로드캐스팅을 하지 않을 때는 해당 채널의 연결 메모리 어드레스 D8∼D10에 해당하는 값을 "0"으로 하면, 상기 2 : 1 멀티플렉서(MUX)(66)가 7 : 112디코더(40)의 출력을 선택함으로 브로드 캐스팅 대신 단순 스위칭 기능을 수행하는 것이다.
본 실시예에서는 브로드캐스팅을 위해 브로드캐스팅 소스(source) ID(D8∼D10) 3비트, 브로드 캐스팅 데스티네이션(Destination) ID(ch# ID) 3비트를 할당하여서 "0"인 값은 사용하지 못하기 때문에 최대 7 채널에 대해서만 브로드캐스팅이 가능하지만 비트수를 할당을 크게 확장하면 모든 채널에 대한 브로드 캐스팅이 가능하다.
따라서, 상술한 바와 같은 본 발명은 티유(TU) 단위 스위칭을 위해 필요한 시간을 극소화하는 TDM버스형 시분할 스위치의 경우에도 모든 채널에 대해 브로드캐스팅(Broadcasting)을 용이하게 수행할 수 있도록 효과를 갖는다.
Claims (1)
- 연결 메모리(20)를 구비하고 있는 티디엠(TDM) 버스형 시분할 스위치의 모든 채널에 대해 브로드캐스팅(Broadcasting) 할 수 있도록, 상기 티디엠(TDM) 버스형 시분할 스위치의 채널 수 만큼 구비되며, 디코더(40)의 어느 한 출력단 및 해당 채널의 어느 한 8비트 데이타 레지스터(50) 입력단 간에 연결되는 브로드캐스팅 회로에 있어서, 상기 연결 메모리(20)의 3비트 출력단(D8, D9, D10)에 각각 하나의 입력단이 연결되고, 각각의 다른 한 입력단으로는 해당 채널의 인식자(ID)를 입력하도록 연결된 제1 내지 제3배타적 부논리곱(EX-NOR) 수단(61 내지 63); 상기 연결 메모리(20)의 인에이블 출력단(D7)에 한 입력단이 연결되고, 상기 제1 내지 제3배타적 부논리곱(EX-NOR) 수단(61 내지 63)의 각 출력단에 세 입력단이 연결된 논리곱(AND)수단(65); 상기 연결 메모리(20)의 3비트 출력단(D8, D9, D10)에 입력단이 연결된 논리합(OR) 수단(64); 및 상기 디코더(40)의 어느 한 출력단과 상기 논리곱(AND) 수단(65)의 출력단에 데이타 입력단이 연결되고 상기 논리합(OR) 수단의 출력단에 선택제어신호 입력단이 연결되고 그 출력단은 상기 티디엠(TDM) 버스형 시분할 스위치에 구비된 어느 한 데이타가 레지스터(50)에 연결되는 멀티플렉싱 수단(66); 을 포함하는 것을 특징으로 하는 티디엠(TDM) 버스형 시분할 스위치의 브로드캐스팅 회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920026121A KR950005573B1 (ko) | 1992-12-29 | 1992-12-29 | 티디엠(tdm) 버스형 시분할 스위치의 브로드캐스팅 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920026121A KR950005573B1 (ko) | 1992-12-29 | 1992-12-29 | 티디엠(tdm) 버스형 시분할 스위치의 브로드캐스팅 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940016245A KR940016245A (ko) | 1994-07-22 |
| KR950005573B1 true KR950005573B1 (ko) | 1995-05-25 |
Family
ID=19347262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920026121A KR950005573B1 (ko) | 1992-12-29 | 1992-12-29 | 티디엠(tdm) 버스형 시분할 스위치의 브로드캐스팅 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950005573B1 (ko) |
-
1992
- 1992-12-29 KR KR1019920026121A patent/KR950005573B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940016245A (ko) | 1994-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4218756A (en) | Control circuit for modifying contents of packet switch random access memory | |
| US3786436A (en) | Memory expansion arrangement in a central processor | |
| US5596578A (en) | Time division multiplexing data transfer system for digital audio data distribution | |
| KR100229305B1 (ko) | 일련의 통신 시스템에 사용하기 위한 타임 슬롯 지정기 및 타임 슬롯 방법 | |
| KR850003459A (ko) | 영상 처리 계통(映傷處理系統) | |
| US5450552A (en) | Expanded address bus system for providing address signals to expanding devices | |
| KR950005573B1 (ko) | 티디엠(tdm) 버스형 시분할 스위치의 브로드캐스팅 회로 | |
| US4020470A (en) | Simultaneous addressing of different locations in a storage unit | |
| US4967410A (en) | Method of multiplexing digital signals and apparatus therefor | |
| US4833670A (en) | Cross-point bit-switch for communication | |
| US6680939B1 (en) | Expandable router | |
| KR950003393B1 (ko) | 티유(tu) 단위 스위칭을 위한 티디엠(tdm) 버스형 시분할 스위치 | |
| US6870856B1 (en) | Circuit for transmitting plesiochronous signals in a SDH system | |
| US5506747A (en) | Provision of FIFO buffer in RAM | |
| US6081869A (en) | Bit-field peripheral | |
| US4726016A (en) | Conference system | |
| US4482995A (en) | Time division multiplex switching network unit | |
| US4158108A (en) | Digital data resynchronization device | |
| US4081610A (en) | Fast access antiphase control memory for digital data switches | |
| GB1409197A (en) | Systems for transferring bits between a plurality of asynchronous channels and a synchronous channel | |
| US4218588A (en) | Digital signal switching system | |
| JP2582461B2 (ja) | セルスイッチ | |
| JPH0614003A (ja) | データ処理回路 | |
| KR930003415B1 (ko) | 병렬 데이타 출력회로 | |
| JPH10312356A (ja) | データ転送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030430 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |